專利名稱：一種減小兩級運算放大器輸入失調電壓的電路結構的制作方法
技術領域：
本發明屬于微電子學與固體電子學技術領域，涉及一種集成電路的運算放大器電 路，具體涉及一種減小兩級運算放大器輸入失調電壓的電路結構。
背景技術：
運算放大器廣泛應用于模擬電路及數模混合電路中。由于CMOS技術已經成為集 成電路的主流技術，與傳統雙極型電路相比，CMOS運算放大器電路在成本和開發周期上具 有顯著優勢。現有減小運放失調電壓電路設計思路為采用斬波技術和自動調零技術實現， 但斬波技術需要將輸入信號和開關型方波信號耦合，再經同步解調和低通濾波后得到非線 性小的信號，電路復雜度增加，會明顯增加電路面積；自動調零技術要將失調存儲在電容 中，主要有輸入失調存儲和輸出失調存儲，主要適用于開關電容等離散信號電路。因此設 計出工藝與CMOS工藝相兼容且不降低運放其他性能的減小失調的電路結構具有重要的意 義。
發明內容
本發明的目的是提供一種減小運算放大器輸入失調電壓的電路結構，以減小現有 CMOS集成運放輸入失調電壓。本發明所采用的技術方案是，一種減小兩級運算放大器輸入失調電壓的電路結 構，包括交換控制電路、第一級差分放大電路、第二級共源放大電路以及補償網絡；交換控 制電路的輸出端與第一級差分放大電路的輸入端連接，第一級差分放大電路的輸出端與第 二級共源放大電路的輸入端連接，第二級共源放大電路的輸入端與輸出端之間還連接有補 償網絡。其中，交換控制電路由4個PMOS管構成，分別為第七PMOS管、第八PMOS管、第九 PMOS管和第十PMOS管；第七PMOS管和第八PMOS管的源端接輸入信號inl，第九PMOS管 和第十PMOS管的源端接輸入信號in2 ；第八PMOS管和第九PMOS管的柵極分別接控制信號 ckl，第七PMOS管和第十PMOS管的柵極分別接控制信號ck2 ；第八PMOS管和第十PMOS管 的漏端相連接，其輸出信號為eal ；第七PMOS管和第九PMOS管的漏端相連接，其輸出信號 為 ea20其中，第一級差分放大電路包括第一 NMOS管、第二 NMOS管、第三NMOS管、第四 匪OS管、第五匪OS管、第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管 和第六PMOS管；第二級共源放大電路包括第七PMOS管；補償網絡包括串聯的消零電阻和 補償電容；第一PMOS管、第二 PMOS管和第七PMOS管三者的源端相連接并接工作電壓；第一 PMOS管和第二 PMOS管的柵極連接；第一 PMOS管的漏端經過輸出端outl與第一 NMOS管的 源端連接，第二 PMOS管的漏端經過輸出端out2與第二 NMOS管的源端連接；第一 NMOS管和 第二 NMOS管的柵極分別接交換控制電路的輸出信號eal和交換控制電路的輸出信號ea2， 第一 NMOS管和第二 NMOS管的漏端連接并同時與第三NMOS管的源端連接；第三NMOS管、第五NMOS管和第四NMOS管的柵極連接，第三NMOS管、第五NMOS管和第四NMOS管的漏端連 接并接地；第五NMOS管的源端與柵極連接，并同時接工作電壓；第三PMOS管和第四PMOS管 的源端分別接第一 PMOS管與第二 PMOS管的柵極，第三PMOS管和第四PMOS管的柵極分別 接控制信號ck2和控制信號ckl，其漏端分別接輸出端outl和輸出端out2 ’第五PMOS管和 第六PMOS管的源端分別接輸出端outl和輸出端out2，其柵極分別接控制信號ckl和控制 信號ck2，第五PMOS管和第六PMOS管的漏端相連接并接輸出端out* ；輸出端out*分別與消 零電阻的一端和第七PMOS管的柵極連接；第七PMOS管的漏端與第四NMOS管的源端連接； 消零電阻的另一端通過補償電容輸出電壓，補償網絡還通過電容接地。本發明的有益效果是，采用MOS開關管控制交換運放正負輸入端信號和輸出端信 號來減小運放的失調，由于電路中只增加了 MOS開關管，它們只需要很小的面積，極低的功 耗，該電路在降低運算放大器輸入失調電壓的同時，不影響運放的增益，相位裕量，電源電 壓抑制比(PSRR)，共模輸入范圍等性能指標，可應用于主流CMOS電路系統中。
圖1是傳統兩級運算放大器的電路結構圖；圖2是本發明兩級運算放大器的結構框圖；圖3是本發明電路中交換控制電路的電路圖；圖4是本發明的電路中兩級運放的電路圖；圖5是傳統兩級運算放大器電路與本發明運放電路的開環頻率響應的仿真曲線 對比圖(a是傳統的兩級運算放大器電路的開環頻率響應的仿真曲線圖，b是采用本發明的 運放電路的開環頻率響應的仿真曲線圖)；圖6是傳統的兩級運算放大器電路和采用本發明的運放電路的電源電壓抑制比 PSRR頻率響應的仿真曲線對比圖(a是傳統兩級運算放大器電路的電源電壓抑制比PSRR 頻率響應的仿真曲線圖，b是本發明運放電路的電源電壓抑制比PSRR頻率響應的仿真曲線 圖)；圖7是傳統兩級運算放大器電路和本發明運放電路的共模輸入范圍ICMR的仿真 曲線對比圖(a是傳統兩級運算放大器電路的共模輸入范圍ICMR的仿真曲線圖，b是本發 明運放電路的共模輸入范圍ICMR的仿真曲線圖)；圖8是傳統兩級運算放大器電路和本發明運放電路失調電壓的仿真曲線對比圖； (a是傳統兩級運算放大器電路的失調電壓的仿真曲線圖，b是本發明運放電路失調電壓的 仿真曲線圖)。圖中，1.交換控制電路，2.第一級差分放大電路，3.第二級共源放大電路，4.補 償網絡，ml.第一 NMOS 管，m2.第二 NMOS 管，m3.第一 PMOS 管，m4.第二 PMOS 管，m5.第三 NMOS管，m6.第七PMOS管，m7.第四NMOS管，m8.第五NMOS管，m9.第三PMOS管，mlO.第 四PMOS管，mil.第五PMOS管，ml2.第六PMOS管，ml3.第七PMOS管，ml4.第八PMOS管， ml5.第九PMOS管，ml6.第十PMOS管，Rz.消零電阻，C。.補償電容，Cl.電容；
具體實施例方式下面結合附圖和具體實施方式
對本發明進行詳細說明。
如圖1所示，傳統的兩級運算放大器電路包括第一級普通差分放大電路、第二級 共源放大電路和補償網絡；第一級普通差分放大電路由第一 NMOS管ml、第二 NMOS管m2、第 三NMOS管m5和第一 PMOS管m3、第二 PMOS管m4組成，第二級共源放大電路由第四NMOS管 m7和第七PMOS管m6組成，補償網絡包括串聯的消零電阻民和補償電容C。。除此之外，參 考電流源Iref和第五NMOS管m8為第三NMOS管m5和第四NMOS管m7提供鏡像電流。其中， 第一 PMOS管m3、第二 PMOS管m4和第七PMOS管m6三者的源端相連接并接工作電壓VDD ； 第一 PMOS管m3和第二 PMOS管m4的柵極連接；第一 PMOS管m3的漏端與其柵極連接，還與 第一 NMOS管ml的源端連接；第二 PMOS管m4的漏端分別與第二 NMOS管m2的源端、第七 PMOS管m6的柵極和消零電阻Rz的一端連接，消零電阻Rz的另一端通過補償電容C。輸出 電壓OUT，補償網絡還通過電容Cl接地；第七PMOS管m6的漏端與第四NMOS管m7的源端 連接；第一 NMOS管ml和第二 NMOS管m2的柵極分別接集成運放的輸入信號inl和in2，第 一 NMOS管ml和第二 NMOS管m2的漏端連接并同時接第三NMOS管m5的源端；第三NMOS管 m5、第五NMOS管m8和第四NMOS管m7的柵極連接，第三NMOS管m5、第五NMOS管m8和第四 NMOS管m7的漏端連接并接地 ’第五NMOS管m8的源端與柵極連接，并接工作電壓VDD。第 一級普通差分放大電路將差模輸入電壓轉換為差模電流，這個差模電流作用在由第一 PMOS 管m3和第二 PMOS管m4組成的電流鏡負載上恢復成放大的單端電壓輸出，第二級共源放大 電路中第七PMOS管m6為共源接法，第四NMOS管m7作為負載管，構成輸出級放大電路，輸 出電壓OUT，補償網絡起到頻率補償的作用。在傳統的兩級運算放大電路中往往由于工藝偏 差等原因導致兩個差分輸入管特性存在不對稱現象，這會使得在輸入信號為0時，輸出仍 然存在輸出，帶來運算放大器的輸入失調電壓。如圖2所示，本發明公開了一種減小兩級運算放大器輸入失調電壓的電路結構， 包括交換控制電路1、帶輸出交換功能的第一級差分放大電路2、第二級共源放大電路3以 及補償網絡4 ；交換控制電路1的輸出端與第一級差分放大電路2的輸入端連接，第一級差 分放大電路2的輸出端與第二級共源放大電路3的輸入端連接，第二級共源放大電路3的 輸入端與輸出端之間還連接有補償網絡4。交換控制電路1的輸入信號連接集成運放的輸 入信號inl和in2，整個集成運放的輸入信號inl和in2不是直接連接第一級差分放大電路 2的輸入，而是作為交換控制電路1的輸入信號；交換控制電路1的輸出信號eal和ea2作 為第一級差分放大電路2的輸入，第一級差分放大電路2的輸出信號out*連接第二級共源 放大電路3的輸入，第二級共源放大電路3的輸出端輸出電壓OUT，在輸出端OUT和第二級 共源放大器3的輸入之間接入補償網絡4。集成運放的失調電壓主要是由于工藝偏差使得差分輸入級電路很難做到完全對 稱引起的，本發明采用控制信號交換差分放大器的兩個輸入端來消除差分輸入端不對稱引 起的失調，為了不改變運放的輸出電壓和輸入電壓的相位關系，同時在差分放大器的輸出 端也通過控制信號進行相應的交換。如圖3所示，本發明交換控制電路1主要由4個PMOS管組成，分別為第七PMOS管 ml3、第八PMOS管ml4、第九PMOS管ml5和第十PMOS管ml6 ；第七PMOS管ml3和第八PMOS 管ml4的源端接輸入信號inl，第九PMOS管ml5和第十PMOS管ml6的源端接輸入信號in2 ； 第八PMOS管ml4和第九PMOS管ml5的柵極分別接控制信號ckl，第七PMOS管ml3和第十 PMOS管ml6的柵極分別接控制信號ck2 ；第八PMOS管ml4和第十PMOS管ml6的漏端相連接，其輸出信號為eal ；第七PMOS管ml3和第九PMOS管ml5的漏端相連接，其輸出信號為 ea2。控制信號ckl和控制信號ck2為兩個相位相反的占空比為50%的某一頻率的控制信 號。當ckl為高電平，ck2為低電平時，輸入信號inl通過第七PMOS管ml3連接到ea2，in2 通過第十PMOS管ml6連接到eal ；當ckl為低電平，ck2為高電平時，輸入信號inl通過第 八PMOS管ml4連接到eal，in2通過第九PMOS管ml5連接到ea2。可見，通過ckl和ck2的 控制，可以實現輸入端信號inl和in2的交換。本發明中的第一級差分放大電路2、第二級源極放大電路3以及補償網絡4如圖4 所示，第一級差分放大電路2在傳統的單端輸出差分放大器的基礎上增加了由ckl和ck2 控制的4個PMOS管m9 ml2，其作用是根據交換控制電路1中輸入信號的輸入端不同選擇 差分放大器的輸出outl或者out2作為第二級共源放大的輸入信號out*，以保證差分運放 的輸出電壓與輸入電壓之間的相位關系固定。其具體結構為第一級差分放大電路2包括第一 NMOS管ml、第二 NMOS管m2、第三 匪OS管m5、第四匪OS管m7、第五匪OS管m8、第一 PMOS管m3、第二 PMOS管m4、第三PMOS 管m9、第四PMOS管mlO、第五PMOS管mil和第六PMOS管ml2 ；第二級共源放大電路3包括 第七PMOS管m6 ；補償網絡4包括串聯的消零電阻Rz和補償電容C。。第一 PMOS管m3、第二 PMOS管m4和第七PMOS管m6三者的源端相連接并接工作電壓VDD ；第一 PMOS管m3和第二 PMOS管m4的柵極連接；第一 PMOS管m3的漏端經過輸出端outl與第一 NMOS管ml的源端 連接，第二 PMOS管m4的漏端經過輸出端out2與第二 NMOS管m2的源端連接；第一 NMOS管 ml和第二 NMOS管m2的柵極分別接信號eal和信號ea2，第一 NMOS管ml和第二 NMOS管m2 的漏端連接并同時接第三NMOS管m5的源端；第三NMOS管m5、第五NMOS管m8和第四NMOS 管m7的柵極連接，第三NMOS管m5、第五NMOS管m8和第四NMOS管m7的漏端連接并接地； 第五NMOS管m8的源端與柵極連接，并接工作電壓VDD ；第三PMOS管m9和第四PMOS管mlO 的源端分別接第一 PMOS管m3與第二 PMOS管m4的柵極，第三PMOS管m9和第四PMOS管 mlO的柵極分別接控制信號ck2和控制信號ckl，其漏端分別接輸出端outl和輸出端out2 ； 第五PMOS管ml 1和第六PMOS管ml2的源端分別接輸出端outl和輸出端out2，其柵極分別 接控制信號ckl和控制信號ck2，第五PMOS管ml 1和第六PMOS管ml2的漏端相連接并接輸 出端out* ；輸出端out*分別與消零電阻Rz的一端和第七PMOS管m6的柵極連接；第七PMOS 管m6的漏端與第四NMOS管m7的源端連接；消零電阻Rz的另一端通過補償電容C。輸出電 壓0UT，補償網絡4還通過電容Cl接地。當ckl為高電平，ck2為低電平時，第三PMOS管m9和第六PMOS管ml2導通，第四 PMOS管mlO和第五PMOS管mil截止，第三PMOS管m9的導通使得第二 PMOS管m4和第一 PMOS管m3構成鏡像電流源作為差分放大器的負載，第二 PMOS管m4復制第一 PMOS管m3的 電流，第六PMOS管ml2的導通使得out2端接通輸出端out* ；當ckl為低電平，ck2為高電 平時，第四PMOS管mlO和第五PMOS管mil導通，第三PMOS管m9和第六PMOS管ml2截止， 第四PMOS管mlO的導通使得第一 PMOS管m3和第二 PMOS管m4構成鏡像電流源作為差分 放大器的負載，第一 PMOS管m3復制第二 PMOS管m4的電流，第五PMOS管mil的導通使得 outl端接通輸出端out*。out*端后面連接的是第二級共源放大電路3(第七PMOS管m6)以 及補償網絡4。整個減小兩級運算放大器輸入失調電壓電路結構的工作原理是當ckl為高電平，ck2為低電平時，第三PMOS管m9、第六PMOS管ml2、第七PMOS管ml3和第十PMOS管ml6 導通，第四PMOS管mlO、第五PMOS管mil，第八PMOS管ml4和第九PMOS管ml5截止，差分 輸入的正端ea2的值為輸入信號inl，eal的值為in2，差分的輸出節點為out2。反之，當 ckl為低電平，ck2為高電平時，第三PMOS管m9、第六PMOS管ml2、第七PMOS管ml3和第十 PMOS管ml6截止，第四PMOS管mlO、第五PMOS管mil，第八PMOS管ml4和第九PMOS管ml5 導通，差分輸入的正端ea2的值為輸入信號in2，eal的值為inl，差分的輸出節點為outl。采用HSPICE基于0. 5um混合信號模型對電路進行仿真，如圖5所示，是傳統兩級 運放電路和本發明兩級運放電路的開環頻率響應，由a圖可以看出，傳統兩級運放電路的 增益為84dB，相位裕度為76° ；由b圖可以看出，本發明運放電路的增益為84dB，相位裕度 為60° ；說明本發明運放電路的穩定性更好。如圖6所示，是傳統兩級運放電路和本發明兩級運放電路的電源電壓抑制比的仿 真曲線，由a圖可以看出，傳統兩級運放電路的PSRR為89. 2dB,由b圖可以看出，本發明運 放電路的PSRR為90. 88dB，說明本發明運放電路的電源抑制比略有提高，電源電壓波動時 對輸出電壓的影響很小。如圖7所示，是傳統兩級運放電路和本發明兩級運放電路的共模輸入范圍(ICMR) 的仿真曲線，由a圖可以看出，傳統兩級運放電路的ICMR為1. 3 2. 9V ；由b圖可以看出， 本發明運放電路的ICMR為1. 2 2. 9V。說明與傳統兩級運放電路相比，本發明運放電路的 最小共模輸入電壓減小了，即增大了共模輸入范圍。圖8是傳統兩級運放電路和本發明兩級運放電路的輸入失調電壓V。s的仿真曲 線，其值是通過設置差動輸入為零來測量的。由a圖可以看出，傳統兩級運放電路的V。s為 621. IlmV;由b圖可以看出，本發明運放電路的V。s約為417mV，圖中的尖峰是由于開關的切 換產生的。說明采用本發明的運放的輸入失調電壓減小了 204mV。
權利要求
1.一種減小兩級運算放大器輸入失調電壓的電路結構，其特征在于，包括交換控制電 路(1)、第一級差分放大電路O)、第二級共源放大電路(3)以及補償網絡；交換控制電 路(1)的輸出端與第一級差分放大電路O)的輸入端連接，第一級差分放大電路O)的輸 出端與第二級共源放大電路(3)的輸入端連接，第二級共源放大電路(3)的輸入端與輸出 端之間還連接有補償網絡G)。
2.根據權利要求1所述的減小兩級運算放大器輸入失調電壓的電路，其特征在于所 述的交換控制電路(1)由4個PMOS管構成，分別為第七PMOS管(ml3)、第八PMOS管(ml4)、 第九PMOS管(mM)和第十PMOS管(ml6)；第七PMOS管(ml； )和第八PMOS管(ml4)的源 端接輸入信號inl，第九PMOS管(mK)和第十PMOS管(ml6)的源端接輸入信號in2 ；第八 PMOS管(ml4)和第九PMOS管(ml5)的柵極分別接控制信號ckl，第七PMOS管(ml3)和第 十PMOS管(ml6)的柵極分別接控制信號ck2 ；第八PMOS管(ml4)和第十PMOS管(ml6)的 漏端相連接，其輸出信號為eal ；第七PMOS管(mU)和第九PMOS管(ml5)的漏端相連接， 其輸出信號為ea2。
3.根據權利要求1所述的減小兩級運算放大器輸入失調電壓的電路，其特征在于 所述第一級差分放大電路( 包括第一 NMOS管(ml)、第二 NMOS管(π )、第三NMOS管(m5)、第四 NMOS 管(m7)、第五 NMOS 管(m8)、第一 PMOS 管(m3)、第二 PMOS 管(m4)、第三 PMOS 管(m9)、第四 PMOS 管(mlO)、第五 PMOS 管(mil)和第六 PMOS 管(ml2)； 所述第二級共源放大電路C3)包括第七PMOS管(m6)； 所述補償網絡⑷包括串聯的消零電阻(Rz)和補償電容(C。)； 第一 PMOS管Ο )、第二 PMOS管(m4)和第七PMOS管(m6)三者的源端相連接并接工作 電壓；第一 PMOS管(m3)和第二 PMOS管(m4)的柵極連接；第一 PMOS管(m3)的漏端經過輸 出端outl與第一 NMOS管(ml)的源端連接，第二 PMOS管(m4)的漏端經過輸出端out2與 第二 NMOS管(π )的源端連接；第一 NMOS管(ml)和第二 NMOS管(π )的柵極分別接交換 控制電路(1)的輸出信號eal和交換控制電路(1)的輸出信號ea2，第一 NMOS管(ml)和第 二 NMOS管(m2)的漏端連接并同時與第三NMOS管(m5)的源端連接；第三NMOS管(m5)、第 五NMOS管(m8)和第四NMOS管(m7)的柵極連接，第三NMOS管(m5)、第五NMOS管(m8)和 第四NMOS管(m7)的漏端連接并接地；第五NMOS管(m8)的源端與柵極連接，并同時接工作 電壓；第三PMOS管(m9)和第四PMOS管(mlO)的源端分別接第一 PMOS管(ι )與第二 PMOS 管(m4)的柵極，第三PMOS管(m9)和第四PMOS管(mlO)的柵極分別接控制信號ck2和控 制信號ckl，其漏端分別接輸出端outl和輸出端out2;第五PMOS管(mil)和第六PMOS管 (ml2)的源端分別接輸出端outl和輸出端out2，其柵極分別接控制信號ckl和控制信號 ck2，第五PMOS管(mil)和第六PMOS管(ml2)的漏端相連接并接輸出端out* ；輸出端out* 分別與消零電阻OO的一端和第七PMOS管(m6)的柵極連接；第七PMOS管(m6)的漏端與 第四NMOS管(m7)的源端連接；消零電阻(Rz)的另一端通過補償電容(C。)輸出電壓，補償 網絡⑷還通過電容(Cl)接地。
全文摘要
本發明提供一種減小兩級運算放大器輸入失調電壓的電路結構，包括交換控制電路、第一級差分放大電路、第二級共源放大電路以及補償網絡；交換控制電路的輸出端與第一級差分放大電路的輸入端連接，第一級差分放大電路的輸出端與第二級共源放大電路的輸入端連接，第二級共源放大電路的輸入端與輸出端之間還連接有補償網絡。其有益效果是，采用MOS開關管控制交換運放正負輸入端信號和輸出端信號來減小運放的失調，由于電路中只增加了MOS開關管，它們只需要很小的面積，極低的功耗，該電路在降低運算放大器輸入失調電壓的同時，不影響運放的增益，相位裕量，電源電壓抑制比，共模輸入范圍等性能指標，可應用于主流CMOS電路系統中。
文檔編號H03F3/45GK102130659SQ201110009728
公開日2011年7月20日 申請日期2011年1月20日 優先權日2011年1月20日
發明者楊媛, 楊曉菲 申請人:西安理工大學