頻率合成器的頻率校正裝置及其方法

專利名稱：頻率合成器的頻率校正裝置及其方法
技術領域：
本發明涉及一種具有振蕩器的頻率校正功能的頻率合成器及其控制方法，特別涉及一種去除在開環控制時用于選擇Vref作為輸入的環路交換機，并在開環時使充電泵直接輸出GND或VDD而減少相位噪聲，當選擇相應于設定頻率的記憶庫時，根據GND或VDD模式來進行偏移值大小的記憶庫補償而成為鎖相環的頻率合成器的頻率校正裝置及其控制方法。
背景技術：
在一般情況下，鎖相環(PLL Phase Locked Loop)對輸入頻率信號的相位與被反饋的頻率信號的相位進行比較后，通過進行升/降壓式充電的方式來控制鎖頻。圖1為現有的鎖相環電路的鎖頻控制電路圖，如圖所示，包括對被輸入的信號頻率進行調節的參考頻率分頻器1 ；對參考頻率分頻器1的頻率信號與反饋的頻率信號的相位進行比較的相位檢測器2 ；根據所述相位檢測器2的相位差，發生升/降壓的充電泵 (Charge Pump)3 ；在閉環中選擇所述充電泵3的升/降壓信號，在開環中選擇Vref電壓信號的環路(LOOP)選擇開關4 ；用于去除由所述環路選擇開關4選擇出控制電壓噪聲的環路濾波器5 ；通過所述環路濾波器5的輸出電壓，控制振蕩頻率的電壓控制振蕩器(VCO) 6 ；用于設定所述電壓控制振蕩器6的振蕩頻率的VCO記憶庫7 ；將由所述電壓控制振蕩器6所振蕩的頻率信號分頻為整數倍的預分頻器8;為輸入由所述預分頻器8所分頻的頻率信號， 在電壓控制振蕩器中以目標頻率進行振蕩，從而分頻為已計算的值，并反饋到所述相位檢測器2的程序分頻器9 ；將所述預分頻器8所輸出的頻率與目標頻率進行比較的頻率比較器10 ；根據所述頻率比較器10的輸出信號，選擇出所述VCO記憶庫7的記憶庫選擇器11。如上所述現有的鎖相環電路(PLL電路)在初始開環校正中，由環路交換機4輸入 Vref (例如，VDD/2)，并通過環路濾波器5輸入至電壓控制振蕩器6，電壓控制振蕩器6的輸出與輸入電壓Vref成正比的頻率振蕩，此頻率被頻率比較器10與目標頻率進行比較后由記憶庫選擇器11選擇出最接近近似值的記憶庫，由相應的記憶庫值來控制振蕩而發生頻率時，程序分頻器9中分頻出能以目標頻率進行振蕩的計算值，并反饋至相位檢測器2。其中，記憶庫7能利用形成于電壓控制振蕩器6的電容器陣列，或是沒有記憶庫結構的鎖相環系統。無線收發系統中所被使用的鎖相環在一般情況下，為在具有較寬的頻帶，并具有較好的相位噪聲下有效地進行鎖住，電壓控制振蕩器的增益(Kvco)值以較小為宜。為了減少增益(Kvco)值，在電壓控制振蕩器(VCO)內會具備電容器陣列(capacitor array)，形成記憶庫結構。相位檢測器2對參考頻率分頻器1的輸出信號與所述程序分頻器9的反饋信號的相位差進行檢測，并通過充電泵3發出相應于所述相位差大小的升/降控制電壓(Vc)。這時，環路交換機4選擇充電泵3的輸出，并通過環路濾波器5，載入為電壓控制振蕩器6的控制電壓。電壓控制振蕩器6則與輸入的相位差所相應的控制電壓(Vc)成正比地，對振蕩頻率進行控制，進行頻率振蕩。通過這樣的方式，根據相位差而對頻率振蕩進行控制并選擇記憶庫，通過最終選出的記憶庫來實現鎖頻。現有的鎖相環電路中鎖住新頻率時，在環路交換機選擇Vref而固定Vc后，使電壓控制振蕩器進行振蕩，并且通過記憶庫選擇器，選擇所需的記憶庫(Bank)，再轉換為閉環而最終實現鎖相環鎖(PLL lock)。但是，現有的鎖相環電路具備環路交換機，并通過環路交換機將電壓控制值輸入到電壓控制振蕩器，因此出現因使用CMOS開關的環路交換機而發生相位噪聲的缺點。另外，還有個缺點就是開環需要能發生Vref電壓的電路。

發明內容
為了解決如上所述的選擇開環與閉環而使用的現有的鎖相環電路的問題，本發明的目的在于，提供一種去除發生噪聲影響的環路交換機，設置升/降處理器(up/down processor)，在開環時使充電泵輸出GND或VDD電壓，在閉環時使充電泵輸出根據相位差變化的升/降壓，從而能防止環路交換機引起的相位噪聲，亦無需為開環設置Vref電壓發生電路的頻率合成器的頻率校正裝置及其控制方法。另外，本發明在開環中將GND或VDD電壓輸入至電壓控制振蕩器的情況下，對所選擇出來的記憶庫值加上偏移值后，選擇最終的閉環記憶庫值。由于現有的環路交換機為電壓端，因此直接會受到作為環路交換機的CMOS所發生的噪聲影響。但是如本發明具備升/降處理器時，由于升/降處理器為數字信號端，因此只要能區分0或1信號即可。從而，使用升/降處理器時，不會受到因升/降處理器引起的附加噪聲影響。為了達到上述目的，根據本發明的頻率合成器的頻率校正裝置，通過相位差檢測器而對通過參考頻率分頻器輸入的輸入頻率信號與從程序分頻器反饋的反饋頻率信號進行相位差的檢測，并由充電泵發生出升/降壓后通過環路濾波器而輸入至電壓控制振蕩器，通過程序分頻器將電壓控制振蕩器的輸出頻率進行反饋的同時，通過頻率比較器來對頻率進行計數后，為達到目標頻率計數值，使記憶庫選擇器選擇所述電壓控制振蕩器的VCO 記憶庫的鎖相環電路。在所述相位檢測器與所述充電泵之間設置升/降處理器，在開環時使GND或VDD電壓，在閉環時則使根據相位差變化的升/降壓，通過環路濾波器輸出至所述電壓控制振蕩器；在輸出所述GND或VDD電壓的開環時，由所述記憶庫選擇器對頻率進行比較而選擇的記憶庫值，加上偏移值后，選擇最終的記憶庫值。并且，根據本發明的頻率合成器的頻率校正控制方法在開環時將GND或VDD電壓輸入至電壓控制振蕩器，并對電壓控制振蕩器所輸出的目前頻率與目標頻率進行比較后， 使其選擇電壓控制振蕩器的VCO記憶庫的頻率合成器的頻率校正控制方法，包括下列工序
開環校正過程，通過對在開環控制時電壓控制振蕩器所輸出的頻率與目標頻率之間的比較，對所述電壓控制振蕩器的VCO記憶庫進行更新，從而選擇出能使其頻率成為最接近于目標頻率的記憶庫；
偏移補償過程，所述開環校正過程所選擇的VCO記憶庫，進行預先設定偏移值大小的記憶庫補償；
記憶庫逆轉偏移補償過程，在所述偏移補償過程中對根據記憶庫更新而變化的目前頻率與以前頻率進行比較后，判斷是否發生記憶庫逆轉，當發生記憶庫逆轉時，一直更新記憶庫順序，直到找出能發出與發生記憶庫逆轉的記憶庫頻率相同頻率的下一順序的記憶庫， 從而對記憶庫逆轉偏移進行補償后，再返回所述偏移補償過程。如上所述，本發明在頻率合成器中不使用選擇開環與閉環的環路交換機，從而可以減少相位噪聲，并對作為開環時的控制電壓使用GND或VDD時所發生的偏移值進行補償， 由此可得到與使用Vref的情況時相同的結果，但在發生逆向變化時可對其進行補償，從而做到對VCO記憶庫的寄生電容的補償，由此可以快速準確地實現鎖頻。


圖1為現有的鎖相環電路的方框圖； 圖2為根據本發明的鎖相環電路的方框圖3為根據本發明的升/降處理器的詳細構成圖4為用于說明本發明的VCO記憶庫的示意圖5為根據本發明的鎖相環電路的開環記憶庫的選擇控制流程圖6為根據本發明的開環校正過程流程圖7為根據本發明的偏移補償過程流程圖8為根據本發明的記憶庫逆轉偏移補償過程流程圖9為根據本發明的GND模式與VDD模式下的偏移補償說明圖。
具體實施例方式下面結合附圖對本發明的實施例如下進行詳細的說明。圖2為根據本發明的鎖相環電路圖，如圖所示的一種頻率合成器電路，包括對所輸入的信號頻率進行調節的參考頻率分頻器1 ；將參考頻率分頻器1的頻率信號與反饋的頻率信號的相位進行比較的相位檢測器2 ；根據所述相位檢測器2的相位差，發生升/降壓的充電泵3 ；用于去除升/降壓噪聲的環路濾波器5 ；根據所述環路濾波器5的輸出電壓，控制振蕩頻率的電壓控制振蕩器(VC0)6 ；用于設定所述電壓控制振蕩器6的振蕩頻率的VCO 記憶庫7 ；將所述電壓控制振蕩器6所振蕩的頻率信號分頻為整數倍，從而降低頻率的預分頻器8 ；通過所述預分頻器8輸入振蕩頻率后，將其分頻為參考頻率，并反饋到所述相位檢測器2的程序分頻器9。頻率合成器的頻率校正裝置，包括根據用于選擇開環與閉環的控制信號，在開環時由GND或VDD輸出升/降壓，在閉環時則根據所述相位檢測器2的相位差發生升/降壓， 由此控制充電泵3的升/降處理器100 ；根據所述預分頻器8所輸出的振蕩頻率輸入，對目前頻率與目標頻率進行比較的頻率比較器10 ；通過由所述頻率比較器10對目前頻率與目標頻率的比較，選擇所發生的頻率最接近目標頻率的所述VCO記憶庫7中的記憶庫的記憶庫選擇器11。根據GND或VDD模式而設定的偏移值大小，對開環時記憶庫選擇器中所決定的記憶庫值進行補償后，將補償后的VCO記憶庫作為最終的VCO記憶庫值。圖3為根據本發明的升/降處理器的構成圖，如圖所示，由第1多路復用器 MUX) 110與第2多路復用器MUX) 120構成，所述第1多路復用器MUX) 110，根據記憶庫選擇器11的開環控制信號(0pen_imder)，在開環時選擇用于選擇GND或VDD的模式控制信號(cp_p0larity)，而在閉環時選擇根據相位檢測器2的相位差而變化的升控制信號 (up_pre)，并給充電泵3輸入升控制信號(up-post)，所述第2多路復用器MUX) 120， 根據記憶庫選擇器11的開環控制信號(operuimder)，在開環時選擇用于選擇GND或VDD的模式控制信號(cp_p0larity)，而在閉環時選擇根據相位檢測器2的相位差而變化的降控制信號(d0wn_pre)，并給充電泵3輸入降控制信號(down-post)。所述充電泵3被輸入所述模式控制信號(cp_p0larity)時，根據相應的模式控制信號，將GND或VDD電壓作為電壓控制振蕩器(VCO) 6的控制電壓輸出。如上構成的根據本發明的鎖相環電路與現有的鎖相環電路進行比較時，在硬件上去除了現有的鎖相環電路的環路交換機4，并以插入升/降處理器100來進行代替。升/降處理器100如圖3所示，是由根據模式選擇信號(cp_p0larity)或相位檢測器2的相位差來選擇出升/降控制信號的第1，第2多路復用器110、120構成，第1，第 2多路復用器110、120根據記憶庫選擇器11的開環控制信號，在開環時選擇所述模式選擇信號(cp_p0larity)，在閉環時選擇依據相位差的升/降控制信號。模式選擇信號(cp_ polarity)為根據終端或頻帶的特性，預先設定好的控制值，例如在模式選擇信號(cp_ polarity) =0時被設定為Vcp GND模式，在模式選擇信號(cp_p0larity) =1時被設定為Vcp VDD模式。由此，充電泵3被設置如下根據模式選擇信號(cp_p0larity)而輸出升/降控制電壓時，將GND或VDD電壓作為開環時的控制電壓，即電壓控制振蕩器的控制電壓而發出ο因此，在本發明中的開環下根據已設定的模式選擇信號，使GND或VDD電壓作為控制電壓而從充電泵3輸出，從而在電壓控制振蕩器(VC0)6中進行振蕩。這時，電壓控制振蕩器6上連接能使寬頻以低相位噪聲來工作的VCO記憶庫7，并根據目標頻率而選擇VCO記憶庫7來控制鎖頻。VCO記憶庫選擇器11根據頻率比較器10的頻率比較結果所決定的控制信號來選擇記憶庫，作為示例所述頻率比較器10可以使用N計數器，在N計數器中對目前頻率進行計數，并對目前的計數值與對目標頻率的計數值進行比較，從而成為與目標頻率相同或最接近的頻率，由此實現對選擇記憶庫的控制。但是，VCO記憶庫7由于設計時的容量與由實際產品所體現的容量之間的差異，有可能會發生記憶庫逆轉現象，因此需要控制記憶庫的選擇。圖4為一般的VCO記憶庫說明圖。如圖所示，假設VCO記憶庫7依次被設計成 Bank
= IOOf， Bank[l] = 200f, Bank[3] = 400f, Bank[4] = 800f, Bank[5]=
1600f,......時，實際制造出來的產品可能為 Bank
= 150f，Bank[l] = 250f，Bank[3]
=450f, Bank[4] = 850f, Bank[5] = 1650f，...等，設計容量與實際制造出的產品容量之間可能存在差異。雖然通過設計模型能預測到一定程度的寄生電容，但與實際制作的電路進行比較時明顯存在差異。在一般情況下，記憶庫增加時電容也會一直增加，但由于電容預測有限制，可能會發生在記憶庫增加時電容減少的記憶庫逆轉現象。由于記憶庫逆轉現象，在記憶庫的選擇上存在困在。所述記憶庫選擇器，通過對目標頻率與目前頻率的比較，選擇出其發生最接近的頻率的記憶庫。記憶庫的選擇方法是通過線性檢索或二進位檢索等來實現的，而本發明也
7使用同樣的方法。圖5為根據本發明的記憶庫選擇控制方法的流程圖，如圖所示，將電壓控制振蕩器所輸出的目前頻率與目標頻率進行比較，并選擇出電壓控制振蕩器的VCO記憶庫的頻率合成器的頻率校正控制方法，包括
作為電壓控制振蕩器的控制電壓，在開環時輸入GND或VDD電壓，在閉環時輸入根據相位差而變化的升/降控制電壓的環路控制過程Sl ；
開環控制時，通過對電壓控制振蕩器所輸出的頻率與目標頻率進行比較，對所述電壓控制振蕩器的VCO記憶庫進行更新，從而選擇出所發生的頻率最接近目標頻率的記憶庫的開環校正過程SlO ；
對所述開環校正過程S20中所選擇出來的VCO記憶庫，進行已定的偏移值大小補償的偏移補償過程S30 ；
將所述偏移補償過程S30中根據記憶庫，更新的目前頻率與以前頻率進行比較后判斷是否發生記憶庫逆轉，當發生記憶庫逆轉時，更新記憶庫順序，直到找出能發生出與發生記憶庫逆轉的記憶庫頻率相同頻率的下一順序的記憶庫，從而對記憶庫逆轉偏移進行補償后，再返回到所述偏移補償過程S30的記憶庫逆轉偏移補償過程S40。所述環路控制過程10具備升/降處理器100，從而控制在開環時將GND或VDD電壓輸入到電壓控制振蕩器6，這與參照所述圖2對開環時的控制電壓的選擇所進行的說明是一樣的。圖6為根據本發明的開環校正過程的詳細流程圖。 如圖所示，開環校正過程首先執行初始化階段Sl 1，對用于選擇記憶庫的參數值進行初始化。在初始化階段Sll如下設置低記憶庫(LowBank)=最小記憶庫(MINBANK)， 高記憶庫(HighBank)=最大記憶庫(MAXBANK)，補償參數(comjiiag) = 0，以前計數值 (Ncount_pre)=最大計數值(MAX NC0UNT)或最小計數值(MIN NC0UNT)。其中低/高記憶庫是用于搜索記憶庫的參數，最小記憶庫是指記憶庫值中具有最小容量的記憶庫選擇號碼，最大記憶庫是指記憶庫值中具有最大容量的記憶庫選擇號碼， 在本發明中選擇GND模式或VDD模式來控制開環，因此在GND模式下設定為以前計數值 (Ncount_pre)=最大計數值(MAX NC0UNT)，在VDD模式下設定為以前計數值(Ncount_pre) =最小計數值(MIN NC0UNT)。最大計數值或最小計數值是指，在一定時間期間對頻率進行計數的值中，計數器所允許的最大計數值或最小計數值。如上所示，在初始化階段Sll對用于開環的記憶庫校正的參數進行初始化，根據 GND模式或VDD模式而設定以前計數值的初始值。之后，由記憶庫選擇器11向升/降處理器100輸出開環控制信號，并執行開環控制過程時，第1，第2多路復用器110、120會選擇GND模式或VDD模式控制信號后輸出至充電泵3，而充電泵3根據相應模式，將GND或VDD電壓通過環路濾波器5輸出到電壓控制振蕩器6。電壓控制振蕩器6根據輸入的控制電壓(GND或VDD)來控制振蕩頻率進行輸出， 這時根據VCO記憶庫7所選擇的記憶庫對頻率進行控制。選擇記憶庫并進行設定后，即結束開環的校正。之后，進行根據相位差的閉環控制，并進行鎖頻。在所述初始化階段Sll設定參數后，在記憶庫更新階段S12中所要選擇的目前記憶庫(BANK) = {低記憶庫(LowBank) +高記憶庫(HighBank) / 2}即，目前記憶庫首先選擇可設定的記憶庫中最小記憶庫與最大記憶庫的中間記憶庫。這時，當不能一分為二的時候，根據舍入模式的設定進行舍或入的控制，當低記憶庫與高記憶庫之差為1時，目前記憶庫在記憶庫的確認方向對原有的記憶庫值進行1的增減后，更新為目前記憶庫、低記憶庫、 高記憶庫值。執行頻率檢測階段S13，對所述記憶庫更新階段S12中所被選擇的目前記憶庫進行振蕩頻率進行檢測。頻率檢測階段S13是將N計數器作為頻率比較器10使用的情況作為示例進行說明，對所輸入的頻率進行一定時間的計數，相應的計數值會作為目前記憶庫的頻率值被檢測出來。在下面的實施例說明，將以由N計數器作為頻率比較器來使用，并對頻率進行計數的情況作為示例來進行說明。記憶庫確認階段S14，通過所述記憶庫更新階段S12所選擇的記憶庫，電壓控制振蕩器6進行振蕩的控制而輸出頻率時，在頻率比較器10中對目前頻率與目標頻率進行比較后進行記憶庫選擇的控制。作為頻率比較器10而使用N計數器的情況下，在已設定的期間內對頻率進行計數，并將目標頻率與已設定的N計數值進行比較。確認記憶庫時，當目前計數值(Ncount)大于目標計數值(Ntarget)時，將低記憶庫(LowBank)設為目前記憶庫(BANK)，當目前計數值(Ncoimt)小于等于目標計數值 (Ntarget)時，將高記憶庫(HighBank)設為目前記憶庫(BANK)。判斷結束開環階段S15，在所述記憶庫確認階段S14根據對目前計數值與目標計數值之間的比較，將目前記憶庫更新為低記憶庫或高記憶庫，并比較低記憶庫與高記憶庫是否相同，當低記憶庫與高記憶庫為相同的記憶庫時，結束開環校正，在低記憶庫與高記憶庫不同時，返回到所述記憶庫更新階段S12，更新記憶庫并重新對計數值進行比較。最終，開環校正過程S10，初期選擇最小記憶庫與最大記憶庫的中間記憶庫作為目前記憶庫，并將目前計數值與目標計數值進行比較，當目前計數值大于目標計數值時，將低記憶庫更新為目前記憶庫。當小于等于目標計數值時，將高記憶庫更新為目前記憶庫，再判斷低記憶庫與高記憶庫是否相同，當低記憶庫與高記憶庫不同時，重新選擇已更新的低記憶庫與高記憶庫的中間記憶庫并重復執行，當低記憶庫與高記憶庫相同時結束開環校正過程。所述開環校正過程SlO結束后，需要執行偏移補償過程S20。由于以GND模式或 VDD模式，輸入到電壓控制振蕩器6的開環電壓為GND或VDD，因此需要補償已設定的偏移值。記憶庫(BANK)與頻率(Freq)存在反比例的關系，如圖4所示，記憶庫根據容量按順序被排列設置，由此與頻率成反比。即，最小記憶庫(例如，BANK1)時的頻率最大，最大記憶庫時的頻率最小，且隨著記憶庫容量與頻率成反比。假設，目標頻率為Π的情況下，執行開環校正過程SlO時，會選擇最接近于目標頻率fl的記憶庫。但實際在閉環下以GND或VDD作為控制電壓時不能穩定地鎖住，因此為了從開環轉換為閉環，需要將Vcp變更為GND與VDD的中間值。這兩個之間存在一定的記憶庫差異，將此稱之為Vcp偏移。
因此本發明進行Vcp偏移的補償，從而使其成為閉環中穩定的鎖。圖9為根據本發明的偏移補償的示例圖，(a)為GND模式下的偏移補償的示例圖， (b)為VDD模式下的偏移補償的示例圖。在GND模式下的偏移補償是向著增加記憶庫號碼的方向，實現偏移補償，在VDD模式下的偏移補償是向著減少記憶庫號碼的方向，實現偏移補償。這相對于作為偏移補償參考的Vref的波形相比，在GND模式下相同記憶庫的頻率低，而在VDD模式下相同記憶庫的頻率高，因此在記憶庫偏移補償時的GND模式下記憶庫號碼增加，在VDD模式下記憶庫號碼減小。圖7為根據本發明的偏移補償過程的詳細流程圖。偏移補償過程S20如下。執行偏移補償判斷階段S21，判斷是否對記憶庫進行已設定的Vcp偏移值大小的更新而結束了偏移補償。在初始狀態下依次對偏移補償值(comp_ mag)進行更新，將偏移補償值(compjnag)與已設定的Vcp偏移值(VCP_0FFSET)進行比較后，當結果相同時，結束偏移補償。當結果不同時，通過接下來的階段來執行記憶庫的更新。在偏移補償判斷階段S21偏移補償值與Vcp偏移值不一致時，執行對記憶庫進行更新的記憶庫更新階段S22。記憶庫更新階段S22，如圖9的(a)GND模式與(b)VDD模式的示例圖，根據模式而增加或減少記憶庫號碼。執行記憶庫更新階段S22后，執行對以前計數值與目前計數值進行比較的記憶庫逆轉判斷階段S24，如果不是記憶庫逆轉時，返回到所述偏移補償判斷階段S21，如果是記憶庫逆轉時執行記憶庫逆轉偏移補償過程S30。記憶庫逆轉判斷階段S24，在GND模式下，當以前計數值(Ncoimt)小于目前計數值 (Ncount)時判斷為記憶庫逆轉，而在VDD模式下，當以前計數值(Ncoimt)大于目前計數值 (Ncount)時判斷為記憶庫逆轉。從而，當不構成記憶庫逆轉時，對記憶庫號碼進行已設的偏移大小的更新后，將完成了偏移補償的記憶庫設置為開環校正結束的記憶庫，并終結開環控制。當記憶庫逆轉時， 再執行記憶庫逆轉偏移補償過程S30后，結束最終的偏移補償后，再進行開環記憶庫的設定。記憶庫逆轉如圖10的(a)及(b)所示，記憶庫與頻率之間的關系來說，由于記憶庫是根據容量來依次進行設置的，因此頻率與記憶庫順序號碼具有反比關系的是正常的記憶庫。但是，寄生電容或其他制造商的原因，會發生按順序排列的記憶庫號碼與頻率不成反比的逆轉現象。例如，如圖10的(a)GND模式下的記憶庫逆轉偏移補償說明圖，對記憶庫15至記憶庫16的部分進行比較時，頻率在減少的過程中出現了記憶庫16的頻率大于記憶庫15的頻率的現象。這種現象即為記憶庫逆轉。因此，原本需要在記憶庫14執行偏移補償過程S20，從而補償偏移值=2并設置為記憶庫16，但在這情況下會發生離目標頻率具有較大距離的高頻率。從而，為防止由于如上述的記憶庫逆轉引起的錯誤，如圖8所示，本發明還包括執行記憶庫逆轉偏移補償過程 S30。圖8為根據本發明的記憶庫逆轉偏移補償過程流程圖。其特征在于，執行如下階段根據選擇的GND/VDD模式，將目前記憶庫值與考慮目前記憶庫所允許的記憶庫逆轉大小的記憶庫值，分別設為低記憶庫與高記憶庫的記憶庫逆轉偏移初始化階段S31 ；
將低記憶庫與高記憶庫的中間記憶庫設為目前記憶庫(BANK = {LowBank + HighBank)/2})的記憶庫更新階段S32 ；
目前記憶庫被設定后，選擇相應的記憶庫，對電壓控制振蕩器所輸出的頻率進行檢測的頻率檢測階段S33 ；
對所述頻率檢測階段S33所檢測到的目前頻率與，開始發生記憶庫逆轉的記憶庫的頻率進行比較后，將所述低記憶庫或所述高記憶庫設為目前記憶庫的記憶庫確認階段S34 ；
記憶庫確認結束后，執行記憶庫逆轉偏移補償結束判斷階段S35 判斷低記憶庫與高記憶庫是否相同，當低記憶庫與高記憶庫相同時，可判斷記憶庫逆轉偏移補償結束而返回到所述偏移補償過程S20，在低記憶庫與高記憶庫不同時，返回到所述記憶庫更新階段S32 并反復執行的。首先，當發生記憶庫逆轉時，執行記憶庫逆轉偏移初始化階段S31，將用于記憶庫逆轉偏移補償的參數進行初始化。GND模式下如下進行初始化高記憶庫(HighBank)=目前記憶庫(BANK) +偏移檢索值(off_search_rng)、低記憶庫(LowBank)=目前記憶庫(BANK)。VDD模式下如下進行初始化高記憶庫(HighBank)=目前記憶庫(BANK)、低記憶庫(LowBank)=目前記憶庫(BANK) +偏移檢索值(0fT_searCh_rng)。其中，所述偏移檢索值(off_search_rng)是指最大程度被允許的記憶庫逆轉大小，其為預先設置好的常數， 當超出該值時判斷為產品本身的不良。并且，對逆轉開始記憶庫(ReWtartBank)進行設定。之后，執行記憶庫更新階段S32，記憶庫更新是將所述記憶庫逆轉偏移初始化階段 S31中所設定的低記憶庫與高記憶庫中間的記憶庫，設為目前記憶庫。{BANK = {LowBank + HighBank)/2}這時不能除于2的情況下，根據舍入模式的設定，進行舍入的控制。假設低記憶庫與高記憶庫之差為1時，目前記憶庫會在原有的記憶庫值上以記憶庫確認方向直接增減1后，將此更新為目前記憶庫、低記憶庫、高記憶庫值。目前記憶庫被設定后，執行頻率檢測階段S33 選擇相應的記憶庫后，對電壓控制振蕩器所發生的目前頻率進行檢測。頻率檢測在頻率比較器10為N計數器的情況下，進行頻率計數。頻率檢測階段S33中的頻率檢測結束后，執行記憶庫確認階段S34 對目前頻率與開始記憶庫逆轉的記憶庫下的頻率進行比較后，對高記憶庫值與低記憶庫值進行更新。目前計數值(Ncoimt)大于目標計數值(Ntarget)時，將低記憶庫(LowBank)設定為目前記憶庫(BANK) (LowBank = Bank)，當目前計數值(Ncoimt)小于等于目標計數值 (Ntarget)時，將高記憶庫(HighBank)設定為目前記憶庫BANK (S卩，HighBank = Bank)。當記憶庫確認結束后，執行記憶庫逆轉偏移補償結束判斷階段S35 判斷低記憶庫與高記憶庫是否相同，當被判斷出相同時，可以判斷記憶庫逆轉偏移補償結束，并返回到所述偏移補償過程S20，當低記憶庫與高記憶庫不同時，返回到所述記憶庫更新階段S32并反復執行。如上所述執行記憶庫逆轉偏移補償過程S30后，在Vcp偏移補償過程S20中對記憶庫進行其余偏移值大小的更新而實現補償，并且最終決定為結束了偏移補償的記憶庫。圖10的(a)為在GND模式下的用于說明記憶庫逆轉偏移補償過程的示例圖，說明的是如下情況。在開環校正過程SlO中找到相應于目標頻率的記憶庫14時，在記憶庫14 執行偏移補償過程S20。在偏移補償過程S20執行記憶庫更新，變成記憶庫15，再從記憶庫 15變成記憶庫16時發生了頻率大幅度增加的記憶庫逆轉。從而，從記憶庫15更新至記憶庫16后，因判斷出記憶庫逆轉，執行記憶庫逆轉偏移補償過程S30。記憶庫逆轉偏移補償過程S30中尋找一記憶庫，是與發生記憶庫逆轉的記憶庫(ReWtartBank)的計數值相同的起點上的記憶庫，因此如圖10的(a)所示，會尋找發生記憶庫逆轉的記憶庫15的計數值與目前計數值相同的起點上的記憶庫22。找到記憶庫 22時，從新返回到偏移補償過程S20，并再進行其余偏移值大小的補償，由于在記憶庫23與目標頻率相同，因此將記憶庫23選定為結束偏移補償的記憶庫，并結束開環。圖10的(b)為，用于說明在VDD模式下的記憶庫逆轉偏移補償過程的示例圖，說明的是如下情況。當在開環校正過程SlO中找到相應于目標頻率的記憶庫17時，在記憶庫 16執行偏移補償過程S20。在偏移補償過程S20中執行記憶庫更新而變成記憶庫16 (偏移值b)，再從記憶庫16變成記憶庫15時發生了頻率大幅度減少的記憶庫逆轉。因此，如圖10的(b)所示，尋找發生記憶庫逆轉的記憶庫16的計數值與目前計數值相同的起點上的記憶庫9。當找到記憶庫9時，重新返回到偏移補償過程S20，再進行其余偏移值a大小的偏移補償，使得記憶庫8與目標頻率相同，因此將記憶庫8選定為結束偏移補償的記憶庫，并終結開環。如上所述，本發明去除了在開環中用于輸入Vref的環路交換機，通過升/降處理器的控制，由充電泵將GND或VDD作為開環電壓而進行提供，從而不需要單獨的Vref發生手段，并且去除因環路交換機，發生相位噪聲的原因。而且，以GND模式或VDD模式進行開環的本發明為在閉環上的最終的鎖頻而進行偏移補償過程。而且，在選擇記憶庫時，為了解決記憶庫的實際制造的容量上的錯誤，從而判斷記憶庫逆轉，并在發生記憶庫逆轉時，還要執行記憶庫逆轉偏移補償而進行偏移補償，從而還可以解決設計的記憶庫與實際制造的記憶庫的容量上的錯誤，因此可以減少記憶庫選擇的錯誤，可以實現較快的鎖頻。
權利要求
1.一種頻率合成器的頻率校正裝置，相位差檢測器對輸入頻率信號與由程序分頻器所反饋的反饋頻率信號進行相位差的檢測，由充電泵發生升/降壓后通過環路濾波器而輸入至電壓控制振蕩器，通過程序分頻器將電壓控制振蕩器的輸出頻率進行反饋的同時，通過頻率比較器來對頻率進行比較后，為達到目標頻率而使記憶庫選擇器選擇所述電壓控制振蕩器的VCO記憶庫，其特征在于在所述相位檢測器與所述充電泵之間設置升/降處理器， 從而在開環時由充電泵輸出GND或VDD電壓，在閉環時輸出根據相位差而變化的升/降壓， 并對開環時輸出所述GND或VDD電壓的記憶庫選擇器的記憶庫選擇結果上，再加上偏移值后決定為最終VCO記憶庫值。
2.如權利要求1所述的頻率合成器的頻率校正裝置，其特征在于所述升/降處理器包括根據記憶庫選擇器的開環控制信號而在開環時選擇用于選擇GND或VDD的模式控制信號，而在閉環時選擇根據相位檢測器的相位差而變化的升控制信號后，作為升控制信號 (up-post)而輸入至充電泵的第1多路復用器；以及根據記憶庫選擇器的開環控制信號而在開環時選擇用于選擇GND或VDD的模式控制信號，而在閉環時選擇根據相位檢測器的相位差而變化的降控制信號后，作為降控制信號而輸入至充電泵的第2多路復用器，所述充電泵在輸入所述模式控制信號時，根據相應的模式控制信號而將GND或VDD電壓作為電壓控制振蕩器(VCO)的控制電壓而輸出。
3.一種頻率合成器的頻率校正控制方法，在開環時將GND或VDD電壓輸入至電壓控制振蕩器，并對電壓控制振蕩器所輸出的目前頻率與目標頻率進行比較后，選擇出電壓控制振蕩器的VCO記憶庫，其特征在于包括將開環控制時電壓控制振蕩器所輸出的頻率與目標頻率進行比較，由此對所述電壓控制振蕩器的VCO記憶庫進行更新，并選擇出其頻率能達到最接近目標頻率的記憶庫的開環校正過程；對所述開環校正過程中所選擇的VCO記憶庫，進行已設的偏移值大小的記憶庫補償的偏移補償過程；以及將所述偏移補償過程中根據記憶庫而更新的目前頻率與以前頻率進行比較后判斷是否發生記憶庫逆轉，當發生縮呢個記憶庫逆轉時，更新記憶庫順序，直到找出能發生出與發生了記憶庫逆轉的記憶庫頻率相同頻率的下一順序的記憶庫，從而對記憶庫逆轉偏移進行補償后，再返回到所述偏移補償過程的記憶庫逆轉偏移補償過程。
4.如權利要求3所述的頻率合成器的頻率校正控制方法，其特征在于所述開環校正過程包括將最小記憶庫初始化為低記憶庫，將最大記憶庫初始化為高記憶庫的初始化階段；將低記憶庫與高記憶庫的中間記憶庫設定為目前記憶庫的記憶庫更新階段；對所述記憶庫更新階段所選擇的目前記憶庫的震蕩頻率進行檢測的頻率檢測階段；對所述頻率檢測階段所檢測到的頻率與目標頻率進行比較后，將所述低記憶庫或高記憶庫更新為目前記憶庫的記憶庫確認階段；對所述記憶庫確認階段中被更新的低記憶庫與高記憶庫進行比較來判斷是否相同，當低記憶庫與高記憶庫為相同的記憶庫時結束開環校正，當低記憶庫與高記憶庫不同時返回到所述記憶庫更新階段的判斷結束開環校正階段。
5.如權利要求3所述的頻率合成器的頻率校正控制方法，其特征在于偏移補償過程包括對所述開環校正過程中被選擇的記憶庫進行已設定的偏移值大小的記憶庫更新，從而判斷偏移補償是否結束的偏移補償判斷階段；偏移補償判斷階段的偏移補償沒有結束時，在GND模式下增加記憶庫號碼，而在VDD模式下減少記憶庫號碼，從而對目前記憶庫進行更新的記憶庫更新階段；將所述記憶庫更新階段中被更新的記憶庫選擇為目前記憶庫后，對電壓控制蕩器所輸出的頻率進行檢測的頻率檢測階段；以及通過對以前記憶庫值下的頻率與目前記憶庫值下的頻率進行比較，從而判斷是否為記憶庫逆轉，當不是記憶庫逆轉時，返回到所述偏移補償判斷階段，而在記憶庫逆轉時執行記憶庫逆轉偏移補償過程的記憶庫逆轉判斷階段。
6.如權利要求3所述的頻率合成器的頻率校正控制方法，其特征在于， 記憶庫逆轉偏移補償過程包括根據選擇的GND/VDD模式而變化的目前記憶庫值與，考慮了目前記憶庫所被允許的記憶庫逆轉大小的記憶庫值分別設定為低記憶庫與高記憶庫的記憶庫逆轉偏移初始化階段；將降低記憶庫與高記憶庫的中間記憶庫設定為目前記憶庫的記憶庫更新階段； 設定目前記憶庫后，選擇相應的記憶庫后對電壓控制振蕩器所輸出的頻率進行檢測的頻率檢測階段；將所述頻率檢測階段所檢測出來的目前頻率與，記憶庫逆轉起始記憶庫中的頻率進行比較后將所述低記憶庫或所述高記憶庫更新為目前記憶庫的記憶庫確認階段；以及記憶庫確認結束時，判斷低記憶庫與高記憶庫是否相同，并在低記憶庫與目前記憶庫相同時判斷為記憶庫逆轉偏移補償已結束，并返回到所述偏移補償過程，當低記憶庫與高記憶庫不同時，返回到所述記憶庫更新階段并重復執行的記憶庫逆轉偏移補償結束判斷階段。
全文摘要
一種頻率合成器(FrequencySynthesizer)的頻率校正(Frequency Calibration)裝置及其控制方法，現有的具有開環形式的自動頻率校正裝置的鎖相環(PhaseLockedLoop)電路在開環時，利用環路交換機來選擇Vref作為輸入，但存在相位噪聲所引起的問題。因此，本發明的特征在于，去除環路交換機，并設置用于控制在開環時將GND或VDD電壓，在閉環時將根據相位差而變化的升/降壓通過環路濾波器，輸出至所述電壓控制振蕩器的升/降處理器，在輸出所述GND或VDD電壓的開環時，通過所述記憶庫選擇器對頻率比較而選擇記憶庫值，并在其值追加偏移值后決定為鎖相環的最終VCO記憶庫值。
文檔編號H03L7/18GK102281065SQ20111000871
公開日2011年12月14日 申請日期2011年1月17日 優先權日2010年6月11日
發明者吳世昌, 康基燮, 林奎炫 申請人:芯光飛株式會社