專利名稱：切換無毛刺的時鐘分頻電路的制作方法
技術領域：
本發明涉及數字電路領域，特別是涉及一種切換無毛刺的時鐘分頻電路。
背景技術：
在芯片設計中，時鐘信號是最關鍵的信號之一。出于各種目的，比如增強性能，降低功耗等等，經常需要對時鐘的頻率進行動態調整。為此，在實際應用過程中，需要設計各種各樣的時鐘分頻電路。對于數字電路而言，時鐘信號必須保證在切換時沒有毛刺產生，否則很有可能引入時序問題，最終會導致數字電路邏輯錯誤。時鐘分頻電路有很多種。有些電路無法保證沒有毛刺產生，切換之后需要進行復位，流程控制復雜，而且很有局限性。有些電路為了保證沒有毛刺，電路復雜，使得電路的面積很大。
發明內容
本發明要解決的技術問題是提供一種切換無毛刺的時鐘分頻電路，能夠保證切換時沒有毛刺產生，同時電路結構簡單，實現的電路面積小且速度快。為解決上述技術問題，本發明的切換無毛刺的時鐘分頻電路，包括一預分頻電路，每隔設定的多個輸入時鐘周期，產生一個脈沖信號；與所述預分頻電路的輸出端相連接的二分頻器，每檢測到一個脈沖信號，輸出翻轉一次。本發明的時鐘分頻電路由預分頻電路和一個二分頻器連接而成，電路結構簡單，面積小，速度快；該時鐘分頻電路在輸出的時鐘脈沖信號頻率變換時，不會引入任何毛刺。采用本發明能夠根據實際的要求選擇不同的預分頻電路，可以適用不同的場合，比如，分頻范圍比較大，頻率非常高，時鐘脈沖信號占空比可變等等；從而可以適用很廣的應用范圍。
下面結合附圖與具體實施方式
對本發明作進一步詳細的說明圖1是時鐘分頻電路結構框圖；圖2是圖1中的預分頻電路一實施例結構框圖；圖3是圖2中的脈沖發生器一實施例結構框圖；圖4是同時支持多種分頻的時鐘分頻器電路結構框圖；圖5是分頻系數切換時的波形圖；圖6是占空比為40%的5分頻電路結構框圖；圖7是圖2中的脈沖發生器另一實施例結構框圖；圖8是同時支持4分頻和8分頻的時鐘分頻器電路結構框圖。
具體實施例方式參見圖1所示，在一實施例中，所述切換無毛刺的時鐘分頻電路由一個預分頻電路和一個二分頻器連接而成。預分頻電路每隔設定的多個時鐘周期，產生一個脈沖信號，與其輸出端相連接的二分頻器每檢測到一個脈沖信號，就翻轉一次，即進行二分頻。圖2是所述預分頻電路的一實施例結構框圖。所述預分頻電路的核心是一個可控的脈沖發生器，其一輸入端與分頻系數模塊相連接，另一輸入端輸入時鐘信號。所述分頻系數模塊載入種子值(或者說初始值，不同的種子值對應不同的分頻系數)。脈沖發生器受輸入時鐘信號控制，根據載入的種子值，每隔一定的輸入時鐘信號個數，就產生一個脈沖信號。脈沖發生器根據載入的不同種子值，將發出的不同間隔的脈沖信號，從而可以對輸入時鐘信號實現不同的分頻；因此，通過改變載入的種子值，進而控制分頻系數，調整脈沖發生器輸出的脈沖信號間隔(即頻率)，最終通過二分頻器達到調整分頻的目的。最重要的是，所述脈沖發生器輸出的脈沖信號既是后面二分頻器的激勵信號，也是脈沖發生器的載入端的控制信號，即控制脈沖發生器何時載入種子值，只有按照原有的分頻系數產生完整的時鐘脈沖信號之時，才會使新的種子值對應的分頻系數由分頻系數模塊輸入給脈沖發生器，這樣可以達到切換時無毛刺的目的。這是因為首先，分頻系數切換時，種子值立刻發生變化，但是脈沖發生器本身并不會立刻載入新的種子值。因此，產生出來的時鐘信號保持原來時鐘脈沖信號(切換前)寬度，可以避免產生過短的時鐘脈沖信號，而引入毛刺。其次，脈沖信號產生時，新的種子值載入。脈沖發生器以此為起點，按照新的分頻系數產生完整的時鐘脈沖信號，從而避免了產生過短的時鐘脈沖信號。由于預分頻電路的不同，本發明的時鐘分頻電路可以滿足不同的應用需求，下面就是幾個具體的實例。實施例1，如圖3所示，脈沖發生器由計數器和比較器構成。這種預分頻電路包括一分頻系數模塊、一計數器、一比較器(脈沖信號發生器)。分頻系數模塊的輸入端載入種子值。計數器的一輸入端與分頻系數模塊相連接，輸入分頻系數模塊輸出的分頻系數。比較器的輸入端與計數器的輸出端相連接，比較器的輸出端與計數器的載入端相連接。所述計數器可以載入種子值(即該種子值對應的分頻系數)，然后在輸入時鐘的驅動下進行計數。當計數到一定值時，比較器產生脈沖信號，該脈沖信號同時作為計數器的載入端的控制信號和二分頻器的激勵信號。圖4是本實施例的一個同時支持/2，/4，/8，/16的時鐘分頻器電路，分頻系數模塊選擇不同的種子值，比如，/2(2分頻)時選擇7，/4(4分頻)時選擇6，/8(8分頻)時選擇4，/16 (16分頻)時選擇0。種子值被載入計數器后，開始計數，當計數到7時，后面的脈沖信號發生器產生一個脈沖信號。當分頻系數為/2時，種子7被載入到計數器中，由于這個值和比較器(即圖4中的脈沖信號發生器)的設定值相同，因此，每當計數器對輸入時鐘信號計數到7時，脈沖信號發生器即產生一個脈沖信號。后面的二分頻器對該脈沖信號進行二分頻，整個電路就相當于二分頻器。當分頻系數為/4時，種子6被載入到計數器中，由于這個值和比較器的期待值相差1，所以比較器每隔一拍產生一個脈沖信號。那么后面的二分頻器每隔兩拍翻轉一次，因此整個電路相當于四分頻器。對于其他的分頻系數也可以進行類似如上所述的分析。當分頻系數變化時，比如從/4變成/8，即種子從6變成4 ；由于種子的載入并不是一切換時就發生分頻系數的改變，而是受比較器輸出的脈沖信號控制，因此不管分頻系數何時變化，計數器都要等到/4的完整時鐘脈沖信號產生完畢，才會載入新的種子，所以不會引入毛刺，具體的切換時的波形示意圖如圖5所示圖4的電路可以擴展到更大的分頻范圍。這種電路的優點是使用的寄存器數目最少，為Log2Nmax個，其中Nmax是最大的分頻系數。如/16只需要四個寄存器，是理論上的最小值。因此本電路特別適用于分頻系數比較大的場合，可以減小電路面積。同時由于寄存器的數目少，相應的輸入時鐘信號線的負載就小，電路可以工作在很高的頻率上。比如，Nmax =64時，在TSMC (臺積電)0. 18 μ m工藝下的工作頻率可達600MHz。由于這種電路的種子只受分頻系數的影響，因此只能產生占空比為50%的時鐘脈沖信號。如果需要占空比不是50%，或者分頻系數是奇數，比如5時，適當調整圖3所示的電路即可。圖6就是占空比為40%的5分頻電路的具體的實例。在占空比不為50%的情況下，由于時鐘脈沖信號的高低電平持續的拍數不同，所以決定高低電平持續時間的種子不能保持不變，而應該根據占空比的要求不斷變化。比如高低電平所對應的種子分別為O和1，比較器的設定值為2。那么低電平就持續兩拍，高電平就持續3拍，從而得到一個占空比是40%的時鐘脈沖信號。同樣，計數器的載入端的控制信號同時控制分頻系數模塊的種子切換，可以確保產生的時鐘無毛刺。實施例2，脈沖發生器由移位寄存器構成。由于計數器是執行數學加一的操作，邏輯深度較深，圖3所示的電路不能工作在頻率很高的場合。移位操作的邏輯深度淺的多，用移位寄存器作為脈沖發生器可以適用于頻率很高的工作場合。不過它的缺點是需要的寄存器數目多，是Nmax/2+l個。當分頻系數很大時，寄存器數目多，會使電路面積增大，輸入時鐘信號的負載也很重。圖7是這種電路的示意框圖。圖7所示電路的核心是移位寄存器。移位寄存器受輸入時鐘信號控制，每來一個輸入時鐘上升沿，移位寄存器中的數據就左移(或者右移)一位。移位寄存器可以載入種子。種子同樣由分頻系數決定。為了便于說明，結合圖8所示的同時支持4分頻和8分頻的例子進行具體說明當分頻系數為/4時，載入的種子值為0101。這個值在移位寄存器中移動時，移位寄存器的輸出每兩拍產生一個脈沖信號，再加上后面一個二分頻器，相當于一個四分頻器。當分頻系數為/8時，載入的種子值為0001。這個值在移位寄存器中移動時，移位寄存器的輸出每四拍產生一個脈沖，再加上后面一個二分頻器，相當于一個八分頻器。圖8所示的電路分頻系數切換可以避免產生毛刺，其原理如上所述，這里不再贅述。類似于圖4的電路，通過改變種子，圖7所示的電路也可以產生占空比不為50 %和奇數分頻的時鐘脈沖信號。這里不再贅述。 以上通過具體實施方式
和實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
權利要求
1.一種切換無毛刺的時鐘分頻電路，其特征在于，包括一預分頻電路，每隔設定的多個輸入時鐘周期，產生一個脈沖信號；與所述預分頻電路的輸出端相連接的二分頻器，每檢測到一個脈沖信號，輸出翻轉一次。
2.如權利要求1所述的時鐘分頻電路，其特征在于，所述預分頻電路包括一分頻系數模塊，其輸入端載入種子值，不同的種子值對應不同的分頻系數；一可控的脈沖發生器，其一輸入端與分頻系數模塊相連接，另一輸入端輸入時鐘信號，在輸入時鐘信號控制下，根據載入的種子，每隔設定的輸入時鐘信號周期，產生一個脈沖信號；所述可控的脈沖發生器輸出的脈沖信號既是后面二分頻器的激勵信號，也是可控的脈沖發生器的載入端的控制信號。
3.如權利要求1或2所述的時鐘分頻電路，其特征在于所述預分頻電路包括一分頻系數模塊、一計數器、一比較器；所述分頻系數模塊的輸入端載入種子值，不同的種子值對應不同的分頻系數；所述計數器的一輸入端與分頻系數模塊的輸出端相連接，另一輸入端輸入時鐘信號，對輸入時鐘信號進行計數；所述比較器的輸入端與計數器的輸出端相連接，比較器的輸出端與計數器的載入端相連接，比較器的比較輸入端輸入計數設定值；當計數器計數到計數設定值時，比較器產生脈沖信號，該脈沖信號同時作為計數器的載入端的控制信號。
4.如權利要求1或2所述的時鐘分頻電路，其特征在于所述預分頻電路包括一分頻系數模塊、一計數器、一比較器；所述分頻系數模塊的輸入端載入有“0”、“ 1，，兩種種子信號，“0”對應脈沖信號的高電平，“1”對應脈沖信號的低電平，兩種種子信號的切換由脈沖信號控制；所述計數器的一輸入端與分頻系數模塊的輸出端相連接，另一輸入端輸入時鐘信號，對輸入時鐘信號進行計數；所述比較器的輸入端與計數器的輸出端相連接，比較器的輸出端與計數器的載入端相連接，比較器的比較輸入端輸入計數設定值，當計數器計數到計數設定值時，比較器產生脈沖信號，該脈沖信號同時作為計數器的載入端的控制信號和分頻系數模塊控制信號。
5.如權利要求2所述的時鐘分頻電路，其特征在于所述可控的脈沖發生器為移位寄存器。
全文摘要
本發明公開了一種切換無毛刺的時鐘分頻電路。電路由一個預分頻電路和一個二分頻器連接而成。其中預分頻電路是一個可以載入初始種子的脈沖發生器。種子決定分頻的系數。脈沖發生器產生的脈沖同時作為種子載入控制信號和二分頻器的驅動信號。本發明能夠保證分頻系數切換時沒有毛刺產生，同時電路結構簡單，實現的電路面積小且速度快。
文檔編號H03K23/66GK102594336SQ20111000162
公開日2012年7月18日 申請日期2011年1月6日 優先權日2011年1月6日
發明者官志勇 申請人:上海華虹集成電路有限責任公司