專利名稱：用于可編程增益放大器的開關和可編程增益放大器的制作方法
技術領域：
本文中揭示的實施例涉及用于可編程增益放大器中的開關電路的領域。更明確地說，本發明的實施例涉及可處置高輸入擺動信號(包含負電壓)的可編程增益放大器。
背景技術：
在可編程增益放大器(PGA)的當前技術應用中(例如，在功率表和溫度傳感器中)，高輸入電壓擺動正變成常見情況。一般來說，已使用包含運算放大器(op-amp)、開關和電阻器的閉合環路PGA來處置此高輸入電壓擺動。開關用以選擇某一輸入信號所需的增益電平。需要PGA裝置的線性響應以便在廣泛輸入值內保持適當性能。在大多數情況下，用于現有技術的開關是基于晶體管的裝置，其可能因為晶體管內的漏電流而不能完全“斷開”。在一些情況下一些開關不能“斷開”可能會導致放大器的非線性響應，尤其在接收到高輸入擺動時。需要可針對可編程增益放大器中的寬輸入電壓擺動(包含負電壓)而完全“斷開”的開關電路。
發明內容
根據一些實施例的開關電路可包含:第一晶體管，其具有用以接受輸入信號的源極端子、用以提供輸出信號的漏極端子以及柵極；電力供應器，其提供第一柵極電壓；以及電路，其用以將開關信號耦合到所述柵極；其中當所述開關信號為‘低’時，所述電路針對所述輸入信號的所有值將所述第一晶體管‘斷開’。根據一 些實施例的可編程增益放大器可包含:輸入級，其具有用以耦合輸入信號的輸入節點，和用以提供門信號的輸出節點；至少一個第一增益級，其用以使用所述輸入信號提供增益信號，所述至少一個第一增益級包含用以激活所述增益級和使用開關信號來提供增益信號的電阻器和開關電路。可包含差分增益放大器以從所述增益信號提供輸出信號；且另外其中所述第一增益級中的所述電阻器可耦合到所述輸入級中的所述輸入節點。所述輸出節點中的所述門信號可耦合到所述第一增益級中的所述開關電路，使得當所述開關信號為‘低’時，所述開關電路針對所述輸入信號的所有值‘斷開’。一種用于使用處理器芯片來控制可編程增益放大器(PGA)中的開關的方法可包含與本文中描述的實施例一致的以下步驟:在所述PGA的所述輸入級處接收輸入信號；以及通過所述PGA從所述輸入信號產生門信號，所述PGA包含輸入級、包含開關和晶體管的至少一個增益級以及放大器。另外，可在一些實施例中包含以下步驟:通過所述處理器芯片而將迭代參數設置為‘一’；基于所述迭代參數而選擇增益級；以及將輸入信號提供到所述增益級。在一些實施例中還可包含以下步驟:確定用于所述選定增益級的開關信號為‘接通’還是‘斷開’；如果所述開關信號為‘斷開’，那么將門信號提供到所述選定增益級的所述開關中的所述晶體管以使所述開關‘斷開’，通過所述處理器將所述迭代參數增加一并選擇下一增益級直到已選擇所述PGA中的所有增益級為止。如果所述開關信號為‘接通’，那么在一些實施例中還可包含將增益信號從所述選定增益級提供到所述PGA電路中的所述放大器的步驟。下文將參看附圖進一步詳細描述這些和其它實施例。
圖1展示根據一些實施例的使用差分增益放大器和增益級的可編程增益放大器(PGA)。圖2展示根據一些實施例的可編程增益放大器的輸入波形。圖3展示根據一些實施例的用于PGA中的基于晶體管的開關。圖4展示根據一些實施例的基于晶體管的開關。圖5展示根據一些實施例的當開關信號為‘低’時用于基于晶體管的開關的輸入波形、內部波形和門信號波形。圖6展示根據一些 實施例的基于晶體管的開關。圖7展示根據一些實施例的使用差分增益放大器和基于晶體管的開關的PGA。圖8展示與根據圖1的PGA的總諧波失真(THD)相比的根據一些實施例的PGA的THD。圖9展示根據一些實施例的使用可編程增益放大器中的開關的方法的流程圖。只要可能，貫穿圖式使用相同參考數字來指代相同或相似元件。
具體實施例方式在當前應用中，可編程增益放大器(PGA)的線性為高度需要的特性。PGA的非線性行為的一個表現為來自PGA的輸出信號的頻譜分解中出現強高次諧波。較高次諧波可在較高頻率下產生干擾真實信號的信號偽影。較高次諧波還可通過將基音(主頻率分量)中的能量帶到較高諧波中而削弱基音中的真實信號。此可降低信號的檢測效率或產生效率。PGA的線性取決于到PGA的輸入信號的強度。在許多情況下，PGA的輸出可為線性的，只要輸入電壓(輸入‘擺動’)的范圍足夠小。然而，PGA的許多當前應用可將裝置置于具有大輸入電壓擺動的環境中，從而迫使裝置設計者包含額外電路以用于輸出信號的線性化。圖1展示使用差分增益放大器160和增益級180-1到180_n的可編程增益放大器(PGA) 170。PGA170中所使用的增益級的數目‘η’可根據裝置應用而變化。增益級180_i中的每一者包含電阻器150-1和開關輸入電壓100-1，其中‘i’表示I與η之間的任意級。可通過改變開關設置來對定義為V-172與Vin171之間的比率的PGA170的增益編程。舉例來說，當開關輸入100-1為‘高，且所有其它開關輸入為‘低’時，來自PGA170的增益為:
權利要求
1.一種開關電路，其包括: 第一晶體管，其具有用以接受輸入信號的源極端子、用以提供輸出信號的漏極端子以及柵極； 電力供應器，其提供第一柵極電壓；以及 電路，其用以將開關信號耦合到所述柵極，其中 當所述開關信號為‘低’時，所述電路針對所述輸入信號的所有值將所述第一晶體管‘斷開’。
2.根據權利要求1所述的電路，其中用以將所述開關信號耦合到所述柵極的所述電路包括: 第二晶體管，其將所述第一柵極電壓耦合到所述第一晶體管的所述柵極； 第三和第四晶體管，其耦合到輸入節點和輸出節點，其中: 所述輸入節點耦合到所述第一晶體管的所述源極和所述第三晶體管的漏極； 所述第三晶體管的柵極和源極以及所述第四晶體管的源極耦合到所述輸出節點； 所述第四晶體管的柵極耦合到所述輸入節點；且 所述第四晶體管的漏極耦合到接地； 第五晶體管，其將所述 第一晶體管的所述柵極耦合到所述輸出節點；以及第一反相器，其耦合到所述第二晶體管的柵極和所述第五晶體管的柵極，所述開關信號通過所述第一反相器而提供。
3.根據權利要求2所述的電路，其中提供第一柵極電壓的所述電力供應器耦合到所述第二晶體管的源極且所述第一晶體管的所述柵極耦合到所述第二晶體管的漏極。
4.根據權利要求2所述的電路，其中所述第一晶體管為NMOS晶體管。
5.根據權利要求2所述的電路，其中所述第二晶體管為PMOS晶體管。
6.根據權利要求2所述的電路，其中所述第三晶體管和所述第四晶體管為NMOS晶體管。
7.根據權利要求3所述的電路，其中所述第一和第五晶體管的襯底耦合到所述輸出節點且所述第二晶體管的襯底耦合到所述第二晶體管的所述源極。
8.根據權利要求7所述的電路，其中: 所述輸出節點通過第一電阻器耦合到接地，且通過第二電阻器耦合到所述第五晶體管的源極。
9.根據權利要求8所述的電路，其進一步包括第二反相器和第二電力供應器，其中: 所述第二反相器耦合到所述第五晶體管的所述柵極；且 所述第二電力供應器將第二柵極電壓提供到所述第五晶體管。
10.根據權利要求9所述的電路，其中所述第二柵極電壓低于所述第一柵極電壓。
11.一種可編程增益放大器，其包括: 輸入級，其具有用以耦合輸入信號的輸入節點，和用以提供門信號的輸出節點； 至少一第一增益級，其用以使用所述輸入信號提供增益信號，所述至少一第一增益級包含用以激活所述增益級和使用開關信號來提供增益信號的電阻器和開關電路；以及差分增益放大器，其用以從所述增益信號提供輸出信號；且另外其中: 所述第一增益級中的所述電阻器耦合到所述輸入級中的所述輸入節點且所述輸出節點中的所述門信號耦合到所述第一增益級中的所述開關電路，使得當所述開關信號為‘低’時，所述開關電路針對所述輸入信號的所有值‘斷開’。
12.根據權利要求11所述的可編程增益放大器，其包括多個增益級，所述增益級各自包含用以激活所述增益級和使用開關信號來提供增益信號的電阻器和開關電路；且 每一增益級中的所述電阻器耦合到前一增益級中的所述電阻器；且所述輸入級的所述輸出節點中的所述門信號耦合到每一增益級中的所述開關電路，使得當所述開關信號為‘低’時，所述開關電路針對所述輸入信號的所有值‘斷開’。
13.根據權利要求11所述的可編程增益放大器，其中所述開關電路包括: 第一晶體管，其具有用以接受所述輸入信號的源極端子、用以提供所述增益信號的漏極端子以及柵極； 電力供應器，其提供所述柵極電壓；以及 電路，其用以將所述開關信號和所述門信號耦合到所述第一晶體管的所述柵極。
14.根據權利要求11所述的可編程增益放大器，其中所述輸入級包括第一和第二晶體管，所述第一晶體管的漏極耦合到所述輸入節點且所述第二晶體管的漏極耦合到接地；且 所述第一晶體管的源極、所述第一晶體管的柵極和所述第二晶體管的源極耦合到所述輸出節點。
15.一種用于使用處理器芯片來控制可編程增益放大器PGA中的開關的方法，所述PGA包含一輸入級、包含開關和晶體管的至少一個增益級以及一放大器，所述方法包括以下步驟: 在所述PGA的所述輸入級處接收輸入信號； 通過所述PGA從所述輸入信號產生門信號； 通過所述處理器芯片而將迭代參數設置為一； 基于所述迭代參數而選擇所述PGA的增益級； 將輸入信號提供到所述PGA的所述至少一個增益級； 確定用于所述PGA的所述選定增益級的開關信號為‘接通’還是‘斷開’； 如果所述開關信號為‘斷開’，那么將門信號提供到所述PGA的所述選定增益級的所述開關中的所述晶體管以使所述開關‘斷開’，且通過所述處理器芯片將所述迭代參數增加一并選擇下一增益級直到已選擇所述PGA中的所有增益級為止； 如果所述開關信號為‘接通’，那么將增益信號從所述選定增益級提供到所述PGA電路中的所述放大器。
全文摘要
可編程增益放大器PGA(170)和用于PGA中的開關電路(300、400)。所述開關電路包含第一晶體管(350-1、350-2、350-n)，其具有用以接受輸入信號(171)的源極端子(130-1、130-2、130-n)、用以提供輸出信號的漏極端子(140-1、140-2、140-n)以及柵極(120-1、120-2、120-n)。電力供應器提供用于所述第一晶體管的柵極電壓。所述開關電路還可包含用以將開關信號(100-1、100-2、100-n)耦合到所述柵極的電路。當所述開關信號為‘低’時，所述電路針對所述輸入信號的所有值將所述第一晶體管‘斷開’。所述PGA包含輸入級，其具有用以耦合所述輸入信號的輸入節點，和用以提供門信號的輸出節點；以及至少一第一增益級，其包含電阻器和所述開關電路。可包含差分增益放大器(160)以從所述增益信號提供輸出電壓信號。
文檔編號H03G3/20GK103229415SQ201080069714
公開日2013年7月31日 申請日期2010年10月21日 優先權日2010年10月21日
發明者危長明, 張彧, 江立新, 陳金福, 杰弗里·G·巴羅 申請人:愛特梅爾公司