專利名稱：具有改進的輸入電阻和受控共模的放大器的制作方法
技術領域：
本發明的實施例涉及一種包含放大器的電路，且涉及一種用于控制共模電壓的方法。
背景技術：
射頻(RF)放大器是用于在例如無線接收器應用等若干應用中放大RF信號的裝置。RF放大器耦合在輸入電路(例如，低噪聲放大器(LNA))與混頻器之間以防止混頻器加載 LNA。實例RF放大器100 (下文稱為放大器100)在圖I (現有技術)中說明。LNA的輸出(Vin+和Vin-)經由電容器(例如，分別經由電容器125 (Cac)、電容器130 (Cac)、電容器 135 (Cac)和電容器HO(Cac))耦合到晶體管105、晶體管110、晶體管115和晶體管120的柵極。為了防止放大器100加載LNA且使質量因子降級，放大器100需要特定輸入電阻。等式(I)說明放大器100的輸入電阻。
Γ "沁〃=剛1Τλ-—-—
十 gni X Zo)X s X ( /，」 ⑴其中gm是放大器100的跨導，Zo是負載145的阻抗，s表示復合頻率且可確定為s = j*2*pi*f,其中f為頻率,且Cp(Cpp+Cpn)為晶體管105和晶體管110或晶體管115和晶體管120的等效寄生電容。晶體管105和晶體管110的寄生電容表不為寄生電容器150 (Cpp)和寄生電容器155 (Cpn)。晶體管115和晶體管120的寄生電容表示為寄生電容器160 (Cpp)和寄生電容器165 (Cpn)。寄生電容在存在負載145的情況下使放大器100的輸入電阻降級。當從輸入(Vin+和Vin-)到輸出(Vo+和Vo-)的相位延遲偏離180度時，放大器100的輸入電阻也降級。輸入電阻的降級加載LNA，且影響LNA的增益、頻率選擇性和噪聲性能。鑒于以上論述，需要防止對LNA的加載。此外，還需要將與放大器100的輸出相關聯的共模電壓維持在所要范圍內以改進線性。
發明內容
呈實例放大器形式的實施例包含界定第一輸出的第一對晶體管。第一對晶體管的每一晶體管具有耦合到第一輸入端子的柵極。放大器還包含界定第二輸出的第二對晶體管。第二對晶體管的每一晶體管具有耦合到第二輸入端子的柵極。放大器進一步包含使第一輸入端子處的輸入電阻的降級最小化的第一對電容器和使第二輸入端子處的輸入電阻的降級最小化的第二對電容器。第一對電容器中的第一電容器稱合到第二輸出端子且I禹合到第一對晶體管中的第一晶體管的柵極。第一對電容器中的第二電容器耦合到第二輸出端子且耦合到第一對晶體管中的第二晶體管的柵極。第二對電容器中的第三電容器耦合到第一輸出端子且耦合到第二對晶體管中的第三晶體管的柵極。第二對電容器中的第四電容器耦合到第一輸出端子且耦合到第二對晶體管中的第四晶體管的柵極。
一種用于控制與電路的輸出相關聯的共模電壓的控制電路的實例包含耦合到所述電路以將共模電壓與參考電壓進行比較的比較器。數/模轉換器(DAC)耦合到比較器。DAC響應于比較器輸出處的轉變以將DAC配置為對應于所述轉變的設定。偏置元件耦合到所述電路且耦合到DAC。偏置元件基于所述設定啟用所述電路的偏置，借此控制共模電壓。一種用于控制電路的共模電壓的方法的實例包含將共模電壓與參考電壓進行比較。所述方法還包含基于所述比較將數/模轉換器(DAC)配置為一設定。所述方法進一步包含基于所述設定對所述電路進行偏置。
圖I說明根據現有技術的放大器；圖2說明根據一個實施例的環境；圖3說明根據一個實施例的放大器； 圖4說明根據一個實施例的用于控制與電路的輸出相關聯的共模電壓的控制電路；圖5說明根據一個實施例的二級放大器的等效電路；圖6是說明根據一個實施例的等效寄生電容對輸入電阻的減少的影響的實例表示；圖7是說明根據一個實施例的等效校正電容對輸入電阻的增強的影響的實例表示；圖8是說明根據一個實施例的用于控制對輸入電路的加載的方法的流程圖；以及圖9是說明根據一個實施例的用于控制電路的共模電壓的方法的流程圖。
具體實施例方式圖2說明環境200，例如無線接收器。環境200包含輸入電路205、放大器230、混頻器235、濾波器240、模/數轉換器(ADC) 245和數字塊250。輸入電路205可包含低噪聲放大器(LNA) 210和調諧電路215。調諧電路215耦合到LNA 210的輸出，且包含以并聯連接耦合的電感器220和電容器225。調諧電路215提供頻帶內信號的電壓增益且拒絕頻帶外信號。放大器230 (例如，RF放大器)耦合在輸入電路205與混頻器235之間以防止對輸入電路205的加載。混頻器235可為乘法混頻器，其將來自振蕩器時鐘和來自放大器230的輸入相乘以提供輸出信號。來自混頻器235的輸出信號進一步發送到濾波器240。濾波器240可為將輸出信號轉換為中間頻率信號的中間頻率濾波器。中間頻率信號提供到ADC245，ADC 245將中間頻率信號轉換為數字輸出。數字塊250接收數字輸出以執行各種操作。數字塊250可包含時鐘電路和計數器。數字塊250進一步耦合到放大器230以接收輸入，且提供輸出來控制放大器230的共模電壓。在一些實施例中，輸入電路205可為提供到放大器230的輸入的多級放大器電路的若干級中的一個級。放大器230可因而稱為多級放大器電路的輸出級放大器，且輸入電路205和放大器230可統稱為多級放大器電路。輸入電路205可提供到放大器230的差分輸出。輸入電路205的差分輸出可稱為到放大器230的輸入。放大器230放大所述輸入且減小對輸入電路205的加載。為了防止放大器230加載輸入電路205且使質量因子降級，放大器230需要具有高輸入電阻。參看圖3，放大器230包含第一對晶體管305A。所述對305A響應于輸入(Vin+)以界定第一輸出端子310A處的第一輸出(Vo-)。所述對305A包含第一晶體管315A和第二晶體管320A。晶體管315A具有經由電容器335A (Cac)耦合到偏置電路325且耦合到第一輸入端子330A的柵極、耦合到電壓供應(VCC)的源極⑶和耦合到晶體管320A的漏極(D)的漏極(D)。晶體管320A具有經由電容器335B (Cac)耦合到偏置電路325且耦合到輸入端子330A的柵極，以及耦合到接地供應(GND)的源極(S)。晶體管315A和晶體管320A的寄生電容表示為寄生電容器340A(Cpp)和寄生電容器345A(Cpn)。放大器230還包含第二對晶體管305B。所述對305B響應于輸入(Vin_)以界定第二輸出端子310B處的第二輸出(Vo+)。所述對305B包含第三晶體管315B和第二晶體管320B(下文中稱為晶體管320B)。晶體管315B具有經由電容器335C(Cac)耦合到偏置電路325且耦合到第二輸入端子330B的柵極、耦合到電壓供應(VCC)的源極，和耦合到晶體管320B的漏極的漏極。晶體管320B具有經由電容器33 (Cac)耦合到偏置電路325且耦合 到輸入端子330B的柵極，以及耦合到接地供應(GND)的源極。晶體管315B和晶體管320B的寄生電容表示為寄生電容器340B(Cpp)和寄生電容器345B(Cpn)。放大器230進一步包含使輸入端子330A處的輸入電阻的降級最小化的第一對電容器。所述第一對電容器包含第一電容器350A(Cpc)(下文中稱為電容器350A)和第二電容器355A(Cnc)(下文中稱為電容器355A)。電容器350A的一個端子(負板)稱合到晶體管315A的柵極，且另一端子(正板)耦合到晶體管315B的漏極。電容器355A的一個端子(負板)耦合到晶體管320A的柵極，且另一端子(正板)耦合到晶體管320B的漏極。放大器230還包含使輸入端子330B處的輸入電阻的降級最小化的第二對電容器。所述第二對電容器包含第三電容器350B(Cpc)(下文中稱為電容器350B)和第四電容器355B (Cnc)(下文中稱為電容器355B)。電容器350B的一個端子(負板)I禹合到晶體管315A的漏極，且另一端子(正板)耦合到晶體管315B的柵極。電容器355B的一個端子(負板)耦合到晶體管320A的漏極，且另一端子(正板)耦合到晶體管320B的柵極。放大器230包含偏置電路325。偏置電路325可包含一對二極管,和一對稱合到二極管的電流源。二極管可為基于晶體管的二極管。電流源可包含至少一個數/模轉換器(DAC)，其控制與第一輸出(Vo-)和第二輸出(Vo+)相關聯的共模電壓。共模電壓([(Vo+)+ (Vo-)]/2)可確定為第一輸出與第二輸出的平均值。放大器230還可包含耦合到輸出端子310A和輸出端子310B的比較器。比較器將共模電壓與參考電壓進行比較。放大器230可經由輸出端子310A和輸出端子310B耦合到負載360 (Zo)。 在一些實施例中，電容器350A、電容器355A、電容器350B和電容器355B可在大小和電容上相同。電容器335A、電容器335B、電容器335C和電容器33 可為交流電(AC)耦合的電容器，且也可為相同的。在一些實施例中，電容器的組合(四個電容器)可經選擇使得電容器的校正電容滿足預定義準則。舉例來說，在一個方面中，電容器350B與電容器355B的校正電容的比率(Cpc/Cnc)等效于寄生電容器340B與寄生電容器345B的電容的比率(Cpp/Cpn)。類似地，電容器350B與電容器355B的校正電容的比率等效于寄生電容器340B與寄生電容器345B的電容的比率。在一些實施例中，晶體管315A和晶體管315B包含正金屬氧化物半導體(PMOS)型晶體管，且晶體管320A和晶體管320B包含負金屬氧化物半導體(NMOS)型晶體管。放大器230通過增強放大器230的輸入電阻而防止對輸入電路的加載的操作闡釋如下使用偏置電路325來對晶體管315A、晶體管320A、晶體管315B和晶體管320B進行偏置。輸入端子330A將正輸入電壓信號經由電容器335A提供到晶體管315A的柵極，且經由電容器335B提供到晶體管320A的柵極。晶體管315A和晶體管320A為有源的。類似地，輸入端子330B將負輸入電壓信號經由電容器335C提供到晶體管315B的柵 極，且經由電容器33 提供到晶體管320B的柵極。晶體管315B和晶體管320B變為有源的。正輸入電壓信號和負輸入電壓信號可為從輸入電路205發射的AC稱合的RF信號。對應于晶體管315A的寄生電容器340A的第一電流從輸入端子330A經由電容器335A、晶體管315A的柵極和寄生電容器340A朝向輸出端子310A流動。對應于晶體管320A的寄生電容器345A的第二電流從輸入端子330A經由電容器335B、晶體管320A的柵極和寄生電容器345A朝向輸出端子310A流動。對應于晶體管315B的寄生電容器340B的第三電流從輸入端子330B經由電容器335C、晶體管315B的柵極和寄生電容器340B朝向輸出端子310B流動。對應于晶體管320B的寄生電容器345B的第四電流從輸入端子330B經由電容器33 、晶體管320B的柵極和寄生電容器345B朝向輸出端子310B流動。每一晶體管的寄生電容使放大器230的性能降級。第一對電容器界定校正電流的路徑。所述校正電流與歸因于第一對晶體管305A的對應寄生電容而流動的電流的量值相等且極性相反。在一個實例中，電容器350A界定第一校正電流的路徑，所述第一校正電流與流經寄生電容器340A的第一電流的量值相等且極性相反。第一校正電流從輸出端子310B、電容器350A和晶體管315A的柵極流動以減少歸因于第一電流的性能降級。在另一實例中，電容器355A界定第二校正電流的路徑，所述第二校正電流與流經寄生電容器345A的第二電流的量值相等且極性相反。第二校正電流從輸出端子310B、電容器355A和晶體管320A的柵極流動以減少歸因于第二電流的性能降級。第二對電容器界定校正電流的路徑。所述校正電流與經由第二對晶體管305B的對應寄生電容而流動的電流的量值相等且極性相反。在一個實例中，電容器350B界定第三校正電流的路徑，所述第三校正電流與流經寄生電容器340B的第三電流的量值相等且極性相反。第三校正電流從輸出端子310A、電容器350B和晶體管315B的柵極流動以減少歸因于第三電流的性能降級。在另一實例中，電容器355B界定第四校正電流的路徑，所述第四校正電流與流經寄生電容器345B的第四電流的量值相等且極性相反。第四校正電流從輸出端子310A、電容器355B和晶體管320B的柵極流動以減少歸因于第四電流的性能降級。輸入電阻Rin通過等效校正電容(Ce)增強且確定為 .-((l + gwxZc^xsxQ^ + ai-g/wxZc^xsxfc)- (,)其中gm是放大器230的跨導，Zo是負載360的阻抗，Cp (Cpp+Cpn)為晶體管315A和晶體管320A或晶體管115和晶體管120的等效寄生電容，Ce (Cpc+Cnc)為電容器350A和電容器355A或電容器350B和電容器355B的等效校正電容，且s表示復合頻率且可確定為S = j*2*pi*f，其中f為頻率。輸入電阻的增強也可稱為輸入端子330A和輸入端子330B處的輸入電阻的降級的最小化或防止。在一些實施例中，當偏置電路325包含DAC以控制共模電壓時，則偏置電路可稱為控制電路。控制電路在圖4中闡釋。參看圖4，控制電路包含耦合到電路(例如，放大器230)的輸出端子(例如，輸出端子310A和輸出端子310B)的電路410。晶體管315A和晶體管320A界定輸出端子310A處的第一輸出(Vo-)。類似地，晶體管315B和晶體管320B界定輸出端子310B處的第二輸出(Vo+)。電路410耦合到比較器415。比較器415耦合到時鐘420。時鐘420耦合到計數器425，計數器425又耦合到電流源(例如，數/模轉換器(DAC) 430)。DAC 430包含一個或一個以上開關，例如開關455A、開關455B、開關455C、開關45 、開關455E和開關455F。DAC 430還包含一個或一個以上晶體管，例如晶體管460A、晶體管460B、晶體管460C、晶體管460D、晶體管460E和晶體管460F，其具有耦合到二極管445 (例如，晶體管二極管)的漏極和耦合到對應開關的源極，例如晶體管460F的源極耦合到開關455F。二極管445具有經由電阻器450B耦合到晶體管320A的柵極的柵極和耦合到接地供應(GND)的源極。二極管 440 (例如，晶體管二極管)具有經由電阻器450A耦合到晶體管315A的柵極的柵極和耦合到電壓供應(VCC)的源極。電流源435耦合在二極管440的漏極與接地供應之間。在一些實施例中，控制電路包含電路410、比較器415、時鐘420、計數器425、DAC430、二極管445、二極管440、電流源435、電阻器450A和電阻器450B。在一些實施例中，電路410包含一個或一個以上無源元件，例如多個電阻器。在一些實施例中，二極管445 (也稱為偏置元件)為NMOS型晶體管,且二極管440為PMOS型晶體管。電路410通過對第一輸出和第二輸出求平均來確定共模電壓。比較器415將共模電壓與參考電壓進行比較。比較器415基于所述比較將比較器輸出提供到時鐘420。比較器輸出包含當共模電壓跨越參考電壓時的轉變。時鐘420接收時鐘輸入(INPUT CLK)和比較器輸出，且產生針對計數器425的時鐘信號(COUNTER CLK)。計數器425通過控制開關而響應于時鐘信號來啟用DAC 430的配置。所述開關逐一閉合，且使用計數器425來觀察比較器輸出。計數器425可使用復位引腳(RST)來復位。開關控制DAC 430中電流的流動，DAC 430又控制晶體管320A的偏置。DAC 430結合二極管445防止晶體管320A的開始操作時間的偏離，且還適應歸因于晶體管315A的開始操作時間的偏離而發生的共模電壓變化。計數器425將DAC 430配置為當比較器輸出包含轉變時存在的設定。在一些實施例中，DAC 430為6位DAC。在一些實施例中，電流源435為用于對晶體管315A進行偏置的固定電流源。應注意，控制電路結合晶體管320A和晶體管315A而闡釋。類似或不同的控制電路可用于晶體管320B和晶體管315B。圖5說明二級放大器的等效電路。二級放大器包含在輸入級中的具有跨導gml的放大器505和在輸出級中的具有跨導gm2的放大器230。放大器505耦合到調諧電路510，調諧電路510與電感器515和電容器520并聯連接。放大器505提供經放大輸出作為到放大器230的輸入。歸因于輸出級中的放大器230的等效寄生電容(Cp)的電流的存在由歸因于等效校正電容(Ce)的校正電流通過增強輸入電阻(Rin)而無效化。Rin的增強改進頻率選擇性和放大器230的增益。
圖6是說明與現有技術相比，等效寄生電容(Cp)對輸入電阻(Rin)的減少的影響的實例表示。X軸表示等效寄生電容從10毫微微法拉(fF)變化為100fF。Y軸表示輸入電阻從0千歐變化為70千歐。波形605對應于放大器230的2. 5千兆赫(GHz)下的輸入電阻，且波形610對應于放大器230的5GHz下的輸入電阻。放大器230的輸入電阻增強輸入電路205的增益。波形615對應于現有技術的2. 5GHz下的輸入電阻，且波形620對應于現有技術的5GHz下的輸入電阻Rin。針對給定Cp值，對應于波形605的輸入電阻與對應于波形615的輸入電阻相比較高。類似地，針對給定Cp值，對應于波形610的輸入電阻與對應于波形620的輸入電阻相比較高。
圖7是說明針對實例性能范圍，等效校正電容(Ce)對輸入電阻(Rin)的增強的影響的實例表示。X軸表示等效校正電容從所需值變化-10%或+10%。所需值可近似等于等效寄生電容。波形705對應于與等效校正電容的變化對應的輸入電阻的變化。輸入電阻的增加與等效校正電容的增加成正比。圖8是說明用于控制對輸入電路(例如，低噪聲放大器)的加載的方法的流程圖。所述控制有助于實現所需增益，且改進頻率選擇性和噪聲性能。輸入電路的加載可使用耦合到輸入電路的輸出的放大器(例如，射頻(RF)放大器)來加以控制。放大器包含第一對晶體管(下文中稱為第一對)和第二對晶體管(下文中稱為第二對)。在步驟805處，第一對電容器跨越第一對耦合，且第二對電容器跨越第二對耦合。第一對響應于正輸入而界定第一輸出。第二對響應于負輸入而界定第二輸出。每一晶體管的柵極與漏極之間的寄生電容產生電流，所述電流又使放大器的輸入電阻降級。在步驟810處，使用第一對電容器和第二對電容器產生校正電流。為了減少放大器的輸入電阻的降級，產生校正電流。所述校正電流與第一輸出和第二輸出相關聯，且流經相應的電容器。在步驟815處,通過使用校正電流來減小所述電流,所述校正電流可與歸因于對應寄生電容的電流相等且相反。校正電流減小寄生電容的影響且增加輸入電阻。輸入電阻的增加改進放大器的增益且防止對輸入電路的加載。圖9說明用于控制電路的共模電壓的方法。所述電路(例如，放大器)包含兩對晶體管，例如第一對晶體管(下文中稱為第一對)和第二對晶體管(下文中稱為第二對)。第一對界定第一輸出，且第二對界定第二輸出。共模電壓可界定為第一輸出與第二輸出的平均值。在步驟905處，將共模電壓與參考電壓進行比較。比較器可用于將共模電壓與參考電壓進行比較。參考電壓可等于電壓供應的量值的一半。在步驟910處，基于所述比較將數/模轉換器(DAC)(例如，DAC 430)配置為一設定。所述設定對應于共模電壓對參考電壓的跨越。可例如通過使用比較器確定所述跨越。比較器輸出處的轉變可指示所述跨越。在一個實施例中，組合使用包含時鐘和計數器的數字塊以啟用DAC的配置。在另一實施例中，可使用軟件或固件來配置DAC。在步驟915處，基于所述設定對電路進行偏置。DAC在經設定之后用于對電路進行偏置以控制共模電壓。DAC的配置有助于控制經過DAC的電流，以及第一對和第二對的偏置。所述偏置又通過控制到DAC的輸入來控制共模電壓。 在此希望涵蓋具有在具有特征或步驟中的全部或僅一些的實例實施例的情境中所描述的此類特征或步驟中的一者或一者以上的不同組合的實施例。所屬領域的技術人員將了解，在所主張的本發明的范圍內，許多其它實施例和變化也是可能的。
權利要求
1.一種包含放大器的電路，其包括 界定第一輸出的第一對晶體管，所述第一對晶體管中的每一晶體管具有耦合到第一輸入端子的柵極； 界定第二輸出的第二對晶體管，所述第二對晶體管中的每一晶體管具有耦合到第二輸入端子的柵極； 使所述第一輸入端子處的輸入電阻的降級最小化的第一對電容器，所述第一對電容器中的第一電容器耦合到所述第二輸出端子且耦合到所述第一對晶體管中的第一晶體管的柵極，且所述第一對電容器中的第二電容器耦合到所述第二輸出端子且耦合到所述第一對晶體管中的第二晶體管的柵極；以及 使所述第二輸入端子處的輸入電阻的降級最小化的第二對電容器，所述第二對電容器中的第三電容器耦合到所述第一輸出端子且耦合到所述第二對晶體管的第三晶體管的柵極，且所述第二對電容器中的第四電容器耦合到所述第一輸出端子且耦合到所述第二對晶體管的第四晶體管的柵極。
2.根據權利要求I所述的電路，其中 所述第一對電容器界定校正電流的路徑，所述校正電流與歸因于所述第一對晶體管的對應寄生電容而流動的電流的量值相等且極性相反；且 所述第二對電容器界定校正電流的路徑，所述校正電流與歸因于所述第二對晶體管的對應寄生電容而流動的電流的量值相等且極性相反。
3.根據權利要求I所述的電路，其進一步包括偏置電路，所述偏置電路耦合到所述第一對晶體管和所述第二對晶體管，所述偏置電路對所述第一對晶體管和所述第二對晶體管進行偏置。
4.根據權利要求3所述的電路，其中所述偏置電路包括一對二極管，和一對耦合到所述對二極管的電流源。
5.根據權利要求4所述的電路，其中所述對電流源包括至少一個數/模轉換器，所述數/模轉換器控制與所述第一輸出和所述第二輸出相關聯的共模電壓。
6.根據權利要求5所述的電路，其進一步包括耦合到所述第一輸出端子和所述第二輸出端子的比較器，所述比較器將所述共模電壓與參考電壓進行比較。
7.根據權利要求I所述的電路，其中所述第一晶體管和所述第三晶體管包括正金屬氧化物半導體PMOS型晶體管，且其中所述第二晶體管和所述第四晶體管包括負金屬氧化物半導體NMOS型晶體管。
8.根據權利要求I所述的電路，其中所述放大器包括多級放大器電路的輸出級放大器。
9.根據權利要求I所述的電路，其中所述放大器耦合到輸入電路，所述放大器充當到所述輸入電路的負載且通過使用所述第一對電容器和所述第二對電容器產生校正電流來減小對所述輸入電路的加載。
10.一種包含用于控制與電路的輸出相關聯的共模電壓的控制電路的電路，所述控制電路包括 比較器，其耦合到所述電路以將所述共模電壓與參考電壓進行比較； 數/模轉換器DAC，其耦合到所述比較器且響應于比較器輸出處的轉變以將所述DAC配置為對應于所述轉變的設定；以及 偏置元件，其耦合到所述電路且耦合到所述DAC，所述偏置元件基于所述設定啟用所述電路的偏置，借此控制所述共模電壓。
11.根據權利要求10所述的電路，其中所述偏置元件為二極管。
12.根據權利要求11所述的電路，其進一步包括時鐘，其耦合到所述比較器且響應于所述比較器輸出和時鐘輸入以產生時鐘信號；以及計數器，其耦合到所述DAC和所述時鐘，響應于所述時鐘信號以配置所述DAC。
13.一種用于控制電路的共模電壓的方法，所述方法包括 將所述共模電壓與參考電壓進行比較； 基于所述比較將數/模轉換器DAC配置為一設定；以及 基于所述設定對所述電路進行偏置。
14.根據權利要求13所述的方法，其中配置所述DAC包括通過數字塊配置所述DAC，其中所述數字塊包括時鐘和計數器。
15.根據權利要求13所述的方法，其中配置所述DAC包括將所述DAC配置為對應于所述共模電壓對所述參考電壓的跨越的設定。
全文摘要
一種放大器(230)包含第一對晶體管(305A)，其界定第一輸出(Vo-)，所述第一對(305A)的每一晶體管(315A、320a)具有耦合到第一輸入端子(330A)的柵極；第二對晶體管(305B)，其界定第二輸出(Vo+)，所述第二對(305B)的每一晶體管(315B、320B)具有耦合到第二輸入端子(330b)的柵極；第一電容器(350A)，其耦合到第二輸出端子(310B)且耦合到所述第一對的第一晶體管(315a)的柵極；第二電容器(355A)，其耦合到所述第二輸出端子(310B)且耦合到所述第一對的第二晶體管(320A)的柵極；第三電容器(350B)，其耦合到第一輸出端子(310A)且耦合到所述第二對的第三晶體管(315B)的柵極；以及第四電容器(355B)，其耦合到所述第一輸出端子(310A)且耦合到所述第二對的第四晶體管(320B)的柵極。
文檔編號H03F1/26GK102783017SQ201080065063
公開日2012年11月14日 申請日期2010年12月13日 優先權日2010年1月7日
發明者吉里什·拉金德郎, 拉卡什·庫馬爾, 里圖·塞奇德夫·辛格 申請人:德州儀器公司