專利名稱：高壓開關配置的制作方法
技術領域：
本發明涉及一種高壓(HV)開關配置。本發明特別地但是并非排他地涉及一種將用于超聲裝置中的HV開關配置，并且僅僅為了解釋方便而參照申請的該領域做出以下說明。
背景技術：
眾所周知，通常借由能夠管理在其漏極和源極端子之間并且相對于襯底電勢的高電壓的高壓MOS或DMOS晶體管來實現高壓(HV)開關。然而高壓MOS或DMOS晶體管的柵極和源極端子之間的最高電壓值Vgs限于幾個伏特(3V或5V)。特別地，當高壓開關斷開時，其必須能夠獨立于在其端部的電壓電極中斷電流通路。然而，對于本體端子至源極端子的連接而言，在源極和漏極端子之間形成結，這防止了高壓開關上極性的反轉而沒有觸發由此形成的本征二極管中的電流通路，即使相應的溝道截斷時也是如此。為了克服這個缺點，由包括串聯布置的兩個MOS或DMOS晶體管的配置來實現高壓開關，從而相關的本征二極管反向串聯偏置，也即具有一對對應端子共用，例如相應的陽極共用，如圖1中所示，高壓開關配置標識為1。高壓開關配置1包括第一 DMOS晶體管和第二 DMOS晶體管，分別為DM 1和DM2， DMl和DM2串聯連接，其中對應的本征二極管反向串聯。以此方式，高壓開關配置1的至少一個本征二極管總是反向偏壓。兩個DMOS晶體管為N溝道HV晶體管并且具有共用的源極端子XI。此外，驅動器件或驅動器2提供為能夠遵循高壓開關配置1的導通/斷開指令，并且能夠當導通高壓開關配置1時在包含在高壓開關配置1中的晶體管的柵極和源極端子之間施加第一導通電壓值(例如等于5V)，并且當斷開高壓開關配置1時在晶體管的柵極和源極端子之間施加第二斷開電壓值(例如等于0V)。特別地，驅動器2在圖1中示意性表示為連接DMl和DM2晶體管的相應的共用源極端子Xl和柵極端子X2的發生器Ge。DMl和DM2晶體管也具有分別連接至高壓開關配置 1的輸出端子OUT和輸入端子IN的漏極端子。驅動器2應當為DMl和DM2晶體管向共用柵極端子X2提供合適的柵極電壓，該柵極電壓應當動態地跟隨施加至高壓開關配置1的輸入端子IN的輸入信號Vin，并且能夠正確地限定如上所述的高壓開關配置1的導通/斷開狀態。已觀察到圖1的高壓開關配置1具有非常好的動態特性。特別地，在超聲裝置中，使用多個高壓開關，向其輸入端子施加HV梯形波形信號 Vin0該HV輸入信號Vin通常介于-100V至+100V之間，并且具有從3000至10000V/ μ s 的非常快的上升和下降邊沿，例如如圖2所示。在用于超聲裝置的示例情形中，高壓開關配置1的輸出端子OUT連接至作為負載的壓電換能器PZ，輸出信號Vout施加至該PZ，并且輸入端子IN連接至脈沖輸入信號的發生器，脈沖輸入信號的發生器在圖1中標識為HV脈沖器并且能夠將HV梯形波形提供作為輸入信號Vin。根據在超聲領域中的示例應用，壓電換能器PZ的等效電容值Cload約等于15pF， 并且高壓開關配置1的DMl和DM2晶體管的相應的飽和電流Id_sat約等于35mA。在規定了這些值之后，高壓開關配置1的輸出端子OUT處以及因此的負載(也即壓電換能器PZ)端部之間的輸出信號Vout的最大斜率應當等于斜率(Slope)= Id_sat/Cload = 35mA/15pF = 2333ν/μ s,如圖2中虛線所示。從理論角度而言，根據圖3A中虛線所示的電流路徑P1，在輸入信號Vin的正半波期間，電流將在高壓開關配置1內流過第二晶體管DM2的溝道以及第一晶體管DMl的、直接偏置的本征本體-漏極二極管路徑。類似地，根據圖:3B中虛線所示的電流路徑P2，在輸入信號Vin的負半波期間，預期電流在高壓開關配置1內流過第一晶體管DMl的溝道以及第二晶體管DM2的、直接偏置的本征本體-漏極二極管路徑。在這兩個情形中，流入高壓開關配置1的電流值將由DMl和DM2晶體管之一的飽和電流Id_sat來限定，也即約為35mA。本發明的技術問題在于提供一種具有如下結構和功能性特征的高壓開關配置，該結構和功能特征允許克服仍影響根據現有技術實現的設備的限制。
發明內容
本發明的構思方案在于使用一種高壓開關配置，其實質上包括在其輸入和輸出端子之間反向串聯連接的兩個二極管，并且被合適地偏置用于導通結電荷并且自身觸發高壓開關配置。基于該構思方案，通過高壓開關配置來解決該技術問題，該高壓開關配置具有接收輸入信號的輸入端子以及發出輸出信號至負載的輸出端子，其特征在于高壓開關配置至少包括第一二極管和第二二極管，該第一二極管和第二二極管反向串聯地布置在所述輸入和輸出端子之間，并且具有對應于第一內部電路節點的一對共用的對應端子。有利地，根據本發明的一個方面，高壓開關配置進一步包括連接至所述第一內部電路節點并且對所述高壓開關配置提供觸發的觸發電路，以便在所述第一二極管和第二二極管中存儲電荷并且在施加所述輸入信號至所述高壓開關配置的所述輸入端子之前導通通過所述第一二極管和第二二極管的導電路徑。根據本發明的另一方面，所述觸發電路插入在電壓電源參考和所述第一內部電路節點之間，并且具有接收作為導通/斷開短脈沖的起始信號的觸發端子。根據本發明的這個方面，所述觸發電路包括在所述電壓電源參考和所述第一內部電路節點之間相互串聯插入的、第三DMOS晶體管、第三二極管以及電阻器的串聯，所述第三DMOS晶體管也具有連接至所述觸發端子的控制端子。此外，根據本發明的這個方面，所述第三DMOS晶體管具有與所述第三二極管反向串聯的本征本體-源極二極管，并且具有一對共用的對應端子。特別地，所述第三DMOS晶體管是P溝道高壓晶體管。
根據本發明的另一方面，所述起始信號為所述第三DMOS晶體管提供短脈沖，該短脈沖通過所述電阻器迫使在所述第二二極管中形成觸發電流導通所述高壓開關配置。此外，根據本發明的這個方面，所述起始信號提供所述第一二極管和第二二極管的結電荷，該結電荷的量足以在施加所述輸入信號至所述輸入端子以觸發所述高壓開關配置之前導通所述二極管。根據本發明的另一方面，所述電壓電源參考是低壓電源參考。此外，根據本發明的又一方面，所述輸出端子連接至作為負載的壓電換能器，并且所述輸入端子連接至脈沖輸入信號的發生器，脈沖輸入信號具體為HV梯形波。根據本發明的另一方面，所述第一二極管和第二二極管具有共用的陽極。最后，根據本發明的又一方面，所述第三DMOS晶體管的所述本征本體-源極二極管以及所述第三二極管具有共用的陽極。借由參照附圖的指示性和非限定性示例，由以下實施例說明書將明確根據本發明的高壓開關配置的特征和優點。
在這些附圖中圖1示意性顯示了根據現有技術實現的高壓開關配置；圖2示意性顯示了圖1的高壓開關配置的特性的理論結果；圖3A和圖:3B根據圖1的高壓開關配置的理論特性示意性顯示了圖1的高壓開關配置內電流路徑；圖4示意性顯示了關于圖1的高壓開關配置執行的仿真結果；以及圖5示意性顯示了根據本發明一個實施例實現的高壓開關配置。
具體實施例方式在以下的描述中，很多特定細節用于提供全面理解實施例。實施例可以不采用一個或多個特定細節來實施，或者采用其他方法、組件、材料等來實施。在其他示例中，未顯示或詳細描述已知的結構、材料或操作，例如晶體管和二極管的細節，以避免模糊實施例的方該說明書中全文中涉及的“一個實施例”或“一實施例”意味著與該實施例相關所述的特定特征、結構或特性包括在至少一個實施例中。因此，短語“在一個實施例中”、“根據一個實施例”或“在一個實施例中”以及類似短語在該說明書全文中多處出現并非必須涉及相同的實施例。此外，特定的特征、結構或特性可能以任何合適的方式組合在一個或多個實施例中。本發明源自如下觀察，圖1的已知高壓開關配置1的、施加至壓電負載PZ的輸出信號Vout實際上比通過高壓開關配置1的仿真驗證的理論結果要更尖銳，該仿真的結果在圖4中顯示，輸出信號Vout標識為虛線。換言之，如在超聲裝置的情形中，在輸入信號Vin具有非常快轉變的情況(具體是等于10000V/μ s)下，輸出信號Vout也以非預期的和非常合適的形式跟隨輸入信號Vin。這應當意味著在已知高壓開關配置1內流動的實際電流Ireal高于DMl和DM2晶體管的飽和電流Id_sat，并且具體地等于Ireal = 10000V/μ s*15pF = 150mA此外，輸出信號Vout的近距離觀察顯示，在輸入信號Vin的第一上升邊沿期間，輸出信號Vout實際上具有對應于理論值的斜率，也即等于IcLsat/Cload。這意味著圖3A中顯示的電流路徑P 1是正確的，并且輸出信號Vout因此受限于第二晶體管DM2的飽和電流 Id—sat ο然而，在輸入信號Vin的隨后的下降邊沿期間，這種輸出信號Vout并不受限于第一晶體管DMl的飽和電流Id_sat，并且因此不再遵循圖:3B的電流路徑P2。有利地，已經由此推斷出在輸入信號Vin的下降邊沿期間，在高壓開關配置1內的電流實際上流經第一晶體管DMl的本征本體-漏極二極管。實際上，這可以推導出在輸入信號Vin的之前的上升邊沿期間，第一晶體管DMl的這種本征本體-漏極二極管已存儲了直接或正向偏置的一定量的結電荷。以此方式，在輸入信號Vin的后續下降邊沿期間，第一晶體管DMl的、旁通了第一晶體管DMl的溝道的本征本體-漏極二極管根據恢復電荷機制釋放了該存儲的溝道電荷。對于第二晶體管DM2的本征本體-漏極二極管而言，該相同的情形在輸入信號Vin 的后續上升邊沿期間重復出現，該本征本體-漏極二極管已經在之前的下降邊沿期間被正向偏置，并且因此已以類似方式存儲了結電荷。有利地，也已經考慮到如果輸入信號Vin的頻率足夠高，并且特別是使得DMl和 DM2晶體管的本征二極管的恢復時間大于該輸入信號Vin的半周期，則導通通過之前已充電的本征二極管的替代電流路徑(也即在該輸入信號Vin的第一上升邊沿之后)，該替代的電流路徑在時間上是穩定的，直至輸入信號Vin施加至高壓開關配置1的輸入端子IN。根據以上觀察和推論，如圖5所示，已設計出根據本發明的、示意性標識為10的高壓開關配置。在根據本發明的高壓開關配置10的說明中，相同的參考標號將被用于配合如下細節和部件，該細節和部件具有與根據現有技術實現的圖1的高壓開關配置1中的那些相同的結構和類似細節的操作。根據本發明的一個實施例，高壓開關配置10基本上包括在高壓開關配置10的、分別為IN和OUT的輸入和輸出端子之間反向串聯布置的、分別為Dl和D2第一二極管和第二二極管，并且具有對應于第一內部電路節點Xcl的一對共用的對應端子(具體是相應的陽極)。輸入端子IN接收輸入信號Vin，并且輸出端子OUT發出輸出信號Vout。特別地，如圖5所示，系統30例如可以是超聲設備，系統30可以使用高壓開關配置10，輸出端子OUT連接至作為負載的壓電換能器PZ，輸出信號Vout施加至輸出端子，并且輸入端子IN連接至脈沖輸入信號的發生器，脈沖輸入信號的發生器標識為HV脈沖器并且能夠提供具體是HV梯形波形的輸入信號Vin。高壓開關配置10進一步包括觸發電路11，觸發電路11連接至第一內部電路節點 Xcl并且配置成對高壓開關配置10提供觸發，例如允許合適的溝道電荷儲存在二極管Dl和 D2中以便在施加輸入信號Vin至高壓開關配置10的輸入端子IN之前導通通過二極管Dl 和D2的導電路徑。更具體地，觸發電路11插入在例如為低壓電源參考LV_Vdd的電壓電源參考與第一內部電路節點Xcl之間，并且具有接收作為導通/斷開短脈沖的起始信號^r的觸發端子 Ttr。觸發電路11也包括在低壓電源參考LV_Vdd與第一內部電路節點Xcl之間相互串聯插入DMOS晶體管DM3、第三二極管D3和電阻器Rl的串聯，二極管D3和電阻器Rl對應與第二內部電路節點Xc2互連，并且第三二極管D3和DMOS晶體管DM3對應與第三內部電路節點Xc3互連。DMOS晶體管DM3也具有控制或柵極端子，該控制或柵極端子連接至觸發電路11的觸發端子Ttr并且從其接收起始信號Mr。特別地，DMOS晶體管DM3是P溝道高壓晶體管， 并且具有與第三二極管D3反向串聯的本征本體-源極二極管，也即DMOS晶體管DM3的本征本體-源極二極管與第三二極管D3具有一對共用的對應電極，具體是相應的陽極。特別地，起始信號Str為DMOS晶體管DM3提供短脈沖，該短脈沖通過電阻器Rl迫使在第二二極管D2中形成觸發電流，第二二極管D2因此由觸發電路11閉合。以此方式， 起始信號Str導通高壓開關配置10。響應于起始信號Mr，觸發電路11配置為在施加輸入信號Vin至輸入端子IN之前為第一二極管Dl和和第二二極管D2提供足夠量(也即導通二極管的電荷量)的結電荷，以便正確地觸發高壓開關配置10。例如，可能提供幾微妙的該信號Mr。相反地，通過不向觸發端子Ttr施加起始信號Mr，高壓開關配置10保持斷開。系統30包括負載控制器20，顯示為包括處理器P、存儲器M和離散電路22。負載控制器20的實施例可能包括離散電路、處理器和存儲器的各種組合。例如， 負載控制器20的一個實施例可能僅具有離散電路。負載控制器20配置成產生施加至高壓開關10的觸發電路11的信號Mr。如圖所示，負載控制器20配置成接收命令信號COMMAND并且基于所接收到的信號產生起始信號Mr。負載控制器20的實施例可以配置成產生命令信號，而不是接收該信號。可以通過負載控制器20接收其他信號，諸如所示的頻率信號FREQ，并且可以由負載控制器20使用其他信號來產生起始信號^r。高壓開關配置10實現了適合在使用具有非常快上升和下降邊沿的HV輸入信號 Vin的應用(如在超聲裝置的情形中)中使用的開關。本發明的又一實施例涉及一種用于交替地連接高壓信號源、HV脈沖器與例如為壓電換能器PZ的負載的方法。該方法包括如下步驟在高壓信號源HV脈沖器與負載PZ之間將第一二極管Dl和第二二極管D2反向串聯地耦合在一起；在觸發電路11中產生觸發信號；以及施加觸發信號至第一二極管Dl和第二二極管D2的共用節點kl，該觸發信號產生了第一二極管Dl和第二二極管D2之一的過電壓情形，以形成通過它們并且在高壓信號源 HV脈沖器以及負載PZ之間的導電路徑。實質上，已在如下方面提供高壓浮控開關結構僅取決于處理的信號(也即輸入信號Vin)而不鎖存至電壓參考Vdd和/或GND。高壓開關配置10具有非常簡單并且因此高度可靠的架構，并且在非常快速的轉換的情況下也能夠提供以非常合適的形式跟隨輸入信號的輸出信號。特別地，由于上述的電荷存儲機制，二極管Dl和D2能夠存儲高壓開關配置10的狀態(導通/斷開)。這種存儲的電荷也確保了適時地維持高壓開關配置10的導通狀態。明顯地，針對要滿足偶然和特定的需求，本領域技術人員將對上述結構做出多種修改，所有這些修改均在由以下權利要求所限定的本發明保護范圍內。可以組合上述各種實施例以提供進一步實施例。如果需要采用各種專利、申請和公開的概念以提供進一步實施例，實施例的特征可以修改。
權利要求
1.一種高壓開關配置(10)，具有接收輸入信號(Vin)以驅動負載的輸入端子(IN)，以及發出輸出信號(Vout)至所述負載的輸出端子(OUT)，其特征在于所述高壓開關配置至少包括第一二極管和第二二極管(Dl、D2)，所述第一二極管和第二二極管反向串聯地布置在所述輸入端子和輸出端子(IN、OUT)之間并且具有對應于第一內部電路節點(Xcl)的一對共用的對應端子。
2.根據權利要求1所述的高壓開關配置(10)，其特征在于所述高壓開關配置(10)進一步包括觸發電路(11)，所述觸發電路(11)連接至所述第一內部電路節點O(Cl)并且對所述高壓開關配置(10)提供觸發，以便在所述第一二極管和所述第二二極管(D1、D》中存儲電荷，并且在施加所述輸入信號(Vin)至所述高壓開關配置(10)的所述輸入端子(IN)之前導通通過所述第一二極管和第二二極管(D1、D2)的導電路徑。
3.根據權利要求2所述的高壓開關配置(10)，其特征在于所述觸發電路(11)插入在電壓電源參考(LV_Vdd)與所述第一內部電路節點O(Cl)之間，并且具有接收起始信號 (Str)的觸發端子(Ttr)，所述起始信號是導通/斷開短脈沖。
4.根據權利要求3所述的高壓開關配置(10)，其特征在于所述觸發電路(11)包括在所述電壓電源參考(LV_Vdd)與所述第一內部電路節點O(Cl)之間相互串聯地插入的DMOS 晶體管(DM3)、第三二極管(D3)和電阻器(Rl)的串聯，所述DMOS晶體管(DM3)也具有連接至所述觸發端子(Ttr)的控制端子。
5.根據權利要求4所述的高壓開關配置(10)，其特征在于所述DMOS晶體管(DM3)具有本征本體-源極二極管，所述本征本體-源極二極管與所述第三二極管(D!3)反向串聯并且具有一對共用的相應端子。
6.根據權利要求5所述的高壓開關配置(10)，其特征在于所述DMOS晶體管(DM3)是 P溝道高壓晶體管。
7.根據權利要求3所述的高壓開關配置(10)，其特征在于所述起始信號(Mr)為所述DMOS晶體管(DiO)提供短脈沖，所述短脈沖通過所述電阻器(Rl)迫使在所述第二二極管(擬)中形成觸發電流，從而導通所述高壓開關配置(10)。
8.根據權利要求7所述的高壓開關配置(10)，其特征在于所述起始信號(Str)以如下量提供所述第一二極管和所述第二二極管(D1、D》的結電荷，該量足以在施加所述輸入信號(Vin)至所述輸入端子(IN)以觸發所述高壓開關配置(10)之前導通所述二極管。
9.根據前述權利要求中任一項所述的高壓開關配置(10)，其特征在于所述電壓電源參考(LV_Vdd)是低壓電源參考。
10.根據前述權利要求中任一項所述的高壓開關配置(10)，其特征在于所述輸出端子(OUT)連接至作為負載的壓電換能器(PZ)，并且所述輸入端子(IN)連接至脈沖輸入信號的發生器，所述脈沖輸入信號具體是HV梯形波形。
11.根據前述權利要求中任一項所述的高壓開關配置(10)，其特征在于所述第一二極管和所述第二二極管(D1、D》具有共用的陽極。
12.根據權利要求5所述的高壓開關配置(10)，其特征在于所述DMOS晶體管(DM3) 的所述本征本體-源極二極管與所述第三二極管(D!3)具有共用的陽極。
13.—種系統(30)，包括根據前述權利要求中任一項所述的高壓開關配置(10)。
14.根據權利要求13所述的系統，進一步包括作為負載的壓電換能器(PZ)，耦合至所述高壓開關配置(10)的所述輸出端子(OUT)；以及脈沖輸入信號的發生器(HV脈沖器)，耦合至所述高壓開關配置(10)的所述輸入端子 (IN)并且配置成以產生脈沖HV梯形波形。
15.根據權利要求14所述的系統，進一步包括負載控制器(20)，耦合至所述觸發電路(11)并且配置成產生所述起始信號(Str)。
16.一種用于交替地連接高壓信號源(HV脈沖器)與負載(PZ)的方法，包括如下步驟 將第一二極管和第二二極管(Dl、擬)在所述高壓信號源(HV脈沖器)與所述負載(PZ)之間反向串聯地耦合在一起；在觸發電路(U)中產生觸發信號；以及施加所述觸發信號至所述第一二極管和所述第二二極管(D1、D》的共用節點(Xcl)， 所述觸發信號產生所述第一二極管和所述第二二極管(D1、D》之一的過電壓情形，以形成通過所述第一二極管和所述第二二極管(D1、D》并且在所述高壓信號源(HV脈沖器)和所述負載(PZ)之間的導電路徑。
全文摘要
本發明涉及一種高壓開關配置(10)，具有接收輸入信號(Vin)以驅動負載的輸入端子(IN)，以及發出輸出信號(Vout)至所述負載的輸出端子(OUT)。有利地，根據本發明，所述高壓開關配置(10)至少包括第一二極管和第二二極管(D1、D2)，所述第一和第二二極管反向串聯地布置在所述輸入端子和輸出端子(IN、OUT)之間，并且具有對應于第一內部電路節點(Xc1)的一對共用的相應端子。
文檔編號H03K17/74GK102577124SQ201080046818
公開日2012年7月11日 申請日期2010年10月18日 優先權日2009年10月16日
發明者G·里科蒂, P·博姆皮厄里, S·羅西 申請人:意法半導體股份有限公司