專利名稱：一種高軌衛(wèi)星集成測控專用電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種高軌衛(wèi)星集成測控專用電路，屬于航天電子技術(shù)領(lǐng)域。
背景技術(shù)：
隨著我國航天事業(yè)的不斷壯大，新一代的星載電子產(chǎn)品對小型化、輕型化、通用化 的要求越來越高，而目前星上電子產(chǎn)品也已逐漸由傳統(tǒng)的分立元器件搭建，改變?yōu)榇罅坎?用集成電路，某些元器件采用先進(jìn)的厚膜工藝加工等方法。但是特別是在星上綜合電子系 統(tǒng)中各板卡上仍存在大量功能相同的電路，傳統(tǒng)的用集成電路或分立器件分別搭建實現(xiàn)的 方法存在功耗較大、可靠性不夠，且造成體積重量的增多等缺點。
實用新型內(nèi)容本實用新型的技術(shù)解決問題是克服現(xiàn)有技術(shù)的不足，提供一種可在高軌衛(wèi)星中 通用的集成測控專用電路，實現(xiàn)星上綜合電子系統(tǒng)中總線的接口及協(xié)議的轉(zhuǎn)換解析，多路 模擬量快速巡采、多路數(shù)字量采集、數(shù)字脈沖指令輸出、直接遙測與遙控等功能。本實用新型的技術(shù)解決方案是一種高軌衛(wèi)星集成測控專用電路，包括電源模塊、時鐘模塊、FPGA芯片、濾波器芯 片、放大器芯片、第一模數(shù)轉(zhuǎn)換芯片、第二模數(shù)轉(zhuǎn)換芯片、第三模數(shù)轉(zhuǎn)換芯片和電壓基準(zhǔn)源 芯片，電源模塊為FPGA芯片供電以及通過電壓基準(zhǔn)源芯片為第一模數(shù)轉(zhuǎn)換芯片和第二模 數(shù)轉(zhuǎn)換芯片供電；單端信號先后經(jīng)過濾波器芯片濾波和放大器芯片放大之后，送入第一模 數(shù)轉(zhuǎn)換芯片，第一模數(shù)轉(zhuǎn)換芯片輸出數(shù)字量信號給FPGA芯片；差分信號先后經(jīng)過濾波器芯 片濾波和放大器芯片放大之后，送入第二模數(shù)轉(zhuǎn)換芯片，第二模數(shù)轉(zhuǎn)換芯片輸出數(shù)字量信 號給FPGA芯片；差分微弱信號先后經(jīng)過濾波器芯片濾波和放大器芯片放大之后，送入第三 模數(shù)轉(zhuǎn)換芯片，第三模數(shù)轉(zhuǎn)換芯片輸出數(shù)字量信號給FPGA芯片，外部數(shù)字量信號直接輸入 給FPGA芯片，F(xiàn)PGA芯片與LSSB總線相連。所述時鐘模塊包括有源晶振和鎖相環(huán)，有源晶振輸入到鎖相環(huán)中，再發(fā)送到FPGA
-H-· I I心片。所述有源晶振頻率為20MHz。所述鎖相環(huán)采用型號為⑶EC421的鎖相環(huán)芯片。所述第一模數(shù)轉(zhuǎn)換芯片型號為AD7擬9。所述第二模數(shù)轉(zhuǎn)換芯片型號為AD670。所述第三模數(shù)轉(zhuǎn)換芯片型號為AD670。所述濾波器芯片型號為LT1560。所述放大器芯片型號為AD8221本實用新型與現(xiàn)有技術(shù)相比的優(yōu)點在于(1)本實用新型由于采用了超大規(guī)模的可編程門陣列(FPGA)為核心單元，將硬件 實現(xiàn)最大程度的軟件化，接口豐富，將數(shù)據(jù)采集、指令輸出、總線接口等在星載電子設(shè)備中常用的測控電路功能集成起來形成一個專用電路，在增強(qiáng)系統(tǒng)穩(wěn)定性和可靠性的同時，降 低了系統(tǒng)功耗，還最大程度的減少了外圍設(shè)備，使本發(fā)明具有良好的實用性，同時避免了在 電子設(shè)備中經(jīng)常需由分立元器件、集成電路分別搭建眾多功能相同的電路，造成設(shè)備體積 大、功耗高，可靠性低、通用性差等缺陷。(2)本實用新型對外部輸入的模擬信號首先通過抗混疊濾波器和增益補(bǔ)償放大 器，再進(jìn)行模數(shù)轉(zhuǎn)換，使濾波器和放大器依靠其高帶寬、高共模抑制特性為輸入信號提供增 益、偏置和緩沖，這種方式有效地降低了輸入信號的噪聲，提高了信號采集的精度。
圖1是本實用新型集成測控專用電路的原理框圖。
具體實施方式
本實用新型采用了 FPGA芯片為核心單元，將硬件實現(xiàn)最大程度的軟件化，實現(xiàn) LSSB總線通信，32路數(shù)字量采集、9路模擬量采集、16路脈沖指令輸出、直接遙測與遙控等 功能的集成，滿足星上電子設(shè)備對電路體積小、重量輕、功耗低、通用性好的需求，可替代由 分立器件搭建的眾多功能相同的電路。如圖1所示，一種高軌衛(wèi)星集成測控專用電路包括電源模塊、時鐘模塊、FPGA芯 片、濾波器芯片、放大器芯片、第一模數(shù)轉(zhuǎn)換芯片、第二模數(shù)轉(zhuǎn)換芯片、第三模數(shù)轉(zhuǎn)換芯片和 電壓基準(zhǔn)源芯片。電源模塊的輸入電壓為+5V，輸出電壓為+5V、+3. 3V、+1. 8V，采用LT1085 將+5V轉(zhuǎn)成3. 3V，再用LT1963將3. 3V轉(zhuǎn)成1. 8V, +3. 3V和+1. 8V為FPGA芯片供電，通過 電壓基準(zhǔn)源芯片AD584為第一模數(shù)轉(zhuǎn)換芯片和第二模數(shù)轉(zhuǎn)換芯片提供+5V供電；單端信號 先后經(jīng)過濾波器芯片濾波和放大器芯片放大之后，送入第一模數(shù)轉(zhuǎn)換芯片，第一模數(shù)轉(zhuǎn)換 芯片輸出數(shù)字量信號給FPGA芯片；差分信號先后經(jīng)過濾波器芯片濾波和放大器芯片放大 之后，送入第二模數(shù)轉(zhuǎn)換芯片，第二模數(shù)轉(zhuǎn)換芯片輸出數(shù)字量信號給FPGA芯片；差分微弱 信號先后經(jīng)過濾波器芯片濾波和放大器芯片放大之后，送入第三模數(shù)轉(zhuǎn)換芯片，第三模數(shù) 轉(zhuǎn)換芯片輸出數(shù)字量信號給FPGA芯片，外部數(shù)字量信號直接輸入給FPGA芯片，F(xiàn)PGA芯片 與LSSB總線相連，F(xiàn)PGA芯片接收LSSB總線傳輸?shù)闹噶睿鶕?jù)該指令，建立相應(yīng)通道，選通相 應(yīng)的輸入信號，包括外部直接輸入的數(shù)字量信號，包括經(jīng)過AD轉(zhuǎn)換來的數(shù)字量信號，將選 通的信號發(fā)送到LSSB總線。FPGA芯片上還有指令輸出接口，該接口用于FPGA芯片將LSSB 總線下發(fā)的指令轉(zhuǎn)發(fā)到該指令的目的地，這時候FPGA芯片起一個擺渡的作用。另外，F(xiàn)PGA 芯片上的TM/TL端為遙測/遙控端，是作為備用接口，僅當(dāng)與LSSB總線通信出現(xiàn)故障的時 候，臨時啟用TM/TL端，能夠?qū)崿F(xiàn)一部分與LSSB總線相交互的功能。時鐘模塊采用20MHz的有源晶振作為時鐘輸入。由于一般晶振不能用于ADC的時 鐘，所以本實用新型采用高穩(wěn)定度時鐘加鎖相環(huán)的方式實現(xiàn)低相位噪聲的時鐘，鎖相環(huán)采 用TI的⑶EC421芯片。FPGA芯片編程語言采用VHDL語言，實現(xiàn)LSSB總線通信，數(shù)字量采 集、模擬量采集、脈沖指令輸出、直接遙測與遙控(TM/TL)等功能，對外接口包括兩路LSSB 總線接口、32路數(shù)字量輸入接口、9路模擬量輸入接口、16路脈沖指令輸出接口(并行I/O 接口)、1個直接遙測與直接遙控接口和同步脈沖輸出接口。LSSB總線為五信號十線制同步 串行總線，在本電路中的工作方式是RT端(從端)，采用差分隔離的傳輸方式，通信速率為500Kbps，相關(guān)協(xié)議見技術(shù)手冊。FPGA 芯片為 ALTERA 公司的 Cycone II 系列的 EP2C70。第一模數(shù)轉(zhuǎn)換芯片采用AD7^9，為8路8位的ADC芯片，本實用新型中用一個芯片 實現(xiàn)6路單端模擬信號的模數(shù)轉(zhuǎn)換。單端信號由單路模擬信號組成，范圍為0 5V，采集輸 入阻抗不小于IM Ω。第二模數(shù)轉(zhuǎn)換芯片和第三模數(shù)轉(zhuǎn)換芯片采用AD670，為一個單路內(nèi)部帶儀用放大 器的ADC芯片，本實用新型中用2片AD670實現(xiàn)2路差分信號的模數(shù)轉(zhuǎn)換，用1片AD670實 現(xiàn)1路差分小信號的模數(shù)轉(zhuǎn)換。差分信號由正負(fù)兩路信號組成，其中差分模擬信號范圍為 0-5V，采集輸入阻抗不小于IOM Ω，小信號的范圍為0 ΙΟΟΜν，采集輸入阻抗不小于IOM Ω。濾波器芯片采用Linear公司的LT1560-1，為一款抗混疊濾波器，用來降低輸入信 號的噪聲。放大器芯片采用ADI公司的AD8221。該增益補(bǔ)償放大器不僅僅完成增益補(bǔ)償，還 用來完成地噪聲抑制。電路工作時，F(xiàn)PGA芯片作為LSSB總線的RT端，接收并響應(yīng)外部控制單元(BC端) 的控制信息，將接收到的內(nèi)容進(jìn)行協(xié)議轉(zhuǎn)換及解析，接著按外部控制單元的指令內(nèi)容選通 并使能相應(yīng)的數(shù)字輸入通道、模擬輸入通道，分別進(jìn)行數(shù)字量采集和模擬量采集，同時按指 令內(nèi)容使能相應(yīng)的I/O 口，將0N/0FF指令發(fā)送出去。然后將采集到的模擬量和數(shù)字量按照 通信協(xié)議進(jìn)行組包，通過LSSB總線接口上傳給外部控制單元。另外，在發(fā)生通信故障或應(yīng) 急工作時，F(xiàn)PGA芯片還可以通過TM/TL接口響應(yīng)上級設(shè)備的直接指令，將遙測量直接通過 遙測接口傳輸出去。目前該專用電路已成功應(yīng)用在XXX衛(wèi)星平臺的綜合電子系統(tǒng)中，用于完成單機(jī)內(nèi) 4類不同功能的板卡與中央處理單元之間的通信、數(shù)據(jù)采集和指令控制的功能，其體積小重 量輕的特性，使得綜合電子單機(jī)的體積和重量已滿足和國外同類型單機(jī)對標(biāo)的條件。該專 用電路在實際應(yīng)用時可有三種使用方式，一是在設(shè)計PCB時直接嵌入在板卡內(nèi)部使用，二 是以核心板的形式使用，三是為了彌補(bǔ)了 FPGA在抗輻照性能上的不足，避免在太空環(huán)境下 發(fā)生單粒子翻轉(zhuǎn)可采用ASIC獨有的抗輻照設(shè)計加固流片技術(shù)將驗證后的FPGA及其外圍電 路加工成專用集成芯片，在保證原系統(tǒng)強(qiáng)大的功能的前提下，還可將體積和重量進(jìn)一步減 本實用新型說明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知技術(shù)。
權(quán)利要求1.一種高軌衛(wèi)星集成測控專用電路，其特征在于包括電源模塊、時鐘模塊、FPGA芯 片、濾波器芯片、放大器芯片、第一模數(shù)轉(zhuǎn)換芯片、第二模數(shù)轉(zhuǎn)換芯片、第三模數(shù)轉(zhuǎn)換芯片和 電壓基準(zhǔn)源芯片，電源模塊為FPGA芯片供電以及通過電壓基準(zhǔn)源芯片為第一模數(shù)轉(zhuǎn)換芯 片和第二模數(shù)轉(zhuǎn)換芯片供電；單端信號先后經(jīng)過濾波器芯片濾波和放大器芯片放大之后， 送入第一模數(shù)轉(zhuǎn)換芯片，第一模數(shù)轉(zhuǎn)換芯片輸出數(shù)字量信號給FPGA芯片；差分信號先后經(jīng) 過濾波器芯片濾波和放大器芯片放大之后，送入第二模數(shù)轉(zhuǎn)換芯片，第二模數(shù)轉(zhuǎn)換芯片輸 出數(shù)字量信號給FPGA芯片；差分微弱信號先后經(jīng)過濾波器芯片濾波和放大器芯片放大之 后，送入第三模數(shù)轉(zhuǎn)換芯片，第三模數(shù)轉(zhuǎn)換芯片輸出數(shù)字量信號給FPGA芯片，外部數(shù)字量 信號直接輸入給FPGA芯片，F(xiàn)PGA芯片與LSSB總線相連。
2.根據(jù)權(quán)利要求1所述的一種高軌衛(wèi)星集成測控專用電路，其特征在于所述時鐘模 塊包括有源晶振和鎖相環(huán)，有源晶振輸入到鎖相環(huán)中，再發(fā)送到FPGA芯片。
3.根據(jù)權(quán)利要求2所述的一種高軌衛(wèi)星集成測控專用電路，其特征在于所述有源晶 振頻率為20MHz。
4.根據(jù)權(quán)利要求2所述的一種高軌衛(wèi)星集成測控專用電路，其特征在于所述鎖相環(huán) 采用型號為⑶EC421的鎖相環(huán)芯片。
5.根據(jù)權(quán)利要求1所述的一種高軌衛(wèi)星集成測控專用電路，其特征在于所述第一模 數(shù)轉(zhuǎn)換芯片型號為AD7^9。
6.根據(jù)權(quán)利要求1所述的一種高軌衛(wèi)星集成測控專用電路，其特征在于所述第二模 數(shù)轉(zhuǎn)換芯片型號為AD670。
7.根據(jù)權(quán)利要求1所述的一種高軌衛(wèi)星集成測控專用電路，其特征在于所述第三模 數(shù)轉(zhuǎn)換芯片型號為AD670。
8.根據(jù)權(quán)利要求1所述的一種高軌衛(wèi)星集成測控專用電路，其特征在于所述濾波器 芯片型號為LT1560。
9.根據(jù)權(quán)利要求1所述的一種高軌衛(wèi)星集成測控專用電路，其特征在于所述放大器 芯片型號為AD8221。
專利摘要一種高軌衛(wèi)星集成測控專用電路，其中，電源模塊為FPGA芯片供電以及通過電壓基準(zhǔn)源芯片為第一模數(shù)轉(zhuǎn)換芯片和第二模數(shù)轉(zhuǎn)換芯片供電；單端信號先后經(jīng)過濾波器芯片濾波和放大器芯片放大之后，送入第一模數(shù)轉(zhuǎn)換芯片，第一模數(shù)轉(zhuǎn)換芯片輸出數(shù)字量信號給FPGA芯片；差分信號先后經(jīng)過濾波器芯片濾波和放大器芯片放大之后，送入第二模數(shù)轉(zhuǎn)換芯片，第二模數(shù)轉(zhuǎn)換芯片輸出數(shù)字量信號給FPGA芯片；差分微弱信號先后經(jīng)過濾波器芯片濾波和放大器芯片放大之后，送入第三模數(shù)轉(zhuǎn)換芯片，第三模數(shù)轉(zhuǎn)換芯片輸出數(shù)字量信號給FPGA芯片，外部數(shù)字量信號直接輸入給FPGA芯片，F(xiàn)PGA芯片與LSSB總線相連。本實用新型可廣泛應(yīng)用于各類通信衛(wèi)星的綜合電子系統(tǒng)中，可替代眾多具有相同功能或部分功能的集成器件和分立器件。
文檔編號H03K19/177GK201860314SQ201020607959
公開日2011年6月8日 申請日期2010年11月12日 優(yōu)先權(quán)日2010年11月12日
發(fā)明者萬成安, 劉斌, 李廷中, 譚小野, 鄧曉彬, 鄭莎 申請人:北京衛(wèi)星制造廠