專利名稱：低功耗延時可控的上電復位方法及電路的制作方法
技術領域：
本發明屬電學領域，涉及一種上電復位方法及電路，尤其涉及一種CMOS集成電路 中電源管理電路的上電復位方法及電路。
背景技術：
在電源管理電路中，上電復位電路Power On Reset (POR)來為電路提供復位信號。 上電復位電路被用來保證電路在上電初期，不會因為電源電壓的不穩定而系統發生錯誤。 通常情況下，要求上電復位電路在電源電壓超過檢測閾值后能夠提供一定的延遲時間后輸 出有效信號，以確保電路在穩定的電源電壓條件下工作。圖1所示為目前常見的上電復位電路示意圖，電路主要由電壓檢測電路，延遲電 路和輸出緩沖級構成。其中電壓檢測電路用來對電源電壓的上電情況進行檢測，延時電路 通過對電容CO充電起到延時作用，輸出緩沖級放大延時電路的輸出輸出信號并作為上電 復位電路的輸出。上電復位電路的上電過程如圖2所示，在電源電壓VDD上電過程中，當電源電壓超 過電壓檢測電路的閾值VDETl時，電壓檢測電路輸出V_det點由邏輯低電平變為邏輯高電 平；延時電路開始工作，向電容CO充電，V_delay點電壓波形如圖所示；當V_delay點電壓 高于輸出緩沖級電路的閾值電壓VTH+后，施密特觸發器的輸出P0R_RESET由低電平變為高 電平信號。如圖2中P0R_RESET點波形在電源電壓高于檢測電壓VDETl后，延時Tdelay時 間后，上電復位電路的輸出P0R_RESET由邏輯低電平變為邏輯高電平信號。電源電壓下降時，當電源電壓低于VDET2，V_det信號由邏輯高電平變為邏輯低電 平，延時電路放電，放電時間迅速，遠小于充電時間，V_de 1 ay點電壓變低，放電時間迅速，遠 小于充電時間，因此經過很小的一個延時后該點電壓小于輸出緩沖級電路由高變低的閾值 電壓VTH-，上電復位電路的輸出P0R_RESET變為邏輯低電平信號。圖1所示的上電復位電路，如果采用片內集成的電阻和電容來實現延時，因為片 上電容密度非常小，在版圖面積合理的情況下只能實現Pf級電容，無法達到毫秒量級的延 遲。這就需要在片外采用nF級別或者uF級別的電容來實現延遲，這樣做的缺陷是增加了 一個封裝管腳和外圍器件的數量；同時，因為片上的電阻電容值大小是固定的，很難通過編 程的方法來改變上電復位電路的延時。
發明內容
為了解決背景技術中存在的上述技術問題，本發明提供了一種在不增加外部元件 的情況下使上電復位電路實現較大的延時并可實現延時可控的低功耗延時可控的上電復 位方法及電路。本發明的技術解決方案是一種低功耗延時可控的上電復位方法，包括以下步驟1通過η比特輸入的控制端Vc對可編程振蕩器產生脈沖波形信號的周期Tl進行編程；2可編程振蕩器產生脈沖波形信號給計數器；3當電源電壓高于閾值時，計數器開始對可編程振蕩器產生的脈沖波形信號進行 計數；4當計數器的計數值達到設定值后，計數器輸出由邏輯低電平變為邏輯高電平；5對計數器的輸出信號具有鎖存和清零功能的輸出緩沖電路的輸出由邏輯低電 平變為邏輯高電平作為上電復位信號；6用輸出緩沖電路輸出的邏輯高電平關閉可編程振蕩器和計數器。一種低功耗延時可控的上電復位電路，包括電壓檢測電路以及輸出緩沖電路；所 述電壓檢測電路的輸入端接電源電壓VDD，接地端接地；其特殊之處是還包括用于輸出一 定周期的脈沖波形信號的可編程振蕩器、計數值為m的計數器以及反相器；電壓檢測電路 的輸出端V_det接計數器的使能端EN_CNT，同時接輸出緩沖電路的控制輸入端，用來控制 輸出緩沖電路的工作；可編程振蕩器有一個對輸出信號的振蕩周期進行編程的η比特輸入 的控制端Vc，可編程振蕩器的輸出端Freq_0Ut接計數器的輸入端，可編程振蕩器的使能端 EN_0SC接輸出緩沖電路的輸出端P0R_RESET經反相器后的信號；計數器的輸出端V_ctrl 接輸出緩沖電路的輸入端。上述輸出緩沖電路是能實現鎖存功能的觸發器電路或鎖存器電路。上述輸出緩沖電路優選D觸發器電路；D觸發器電路的信號輸入端D接電源電壓 VDD ；電壓檢測電路的輸出端V_det通過反相器后接D觸發器電路的復位端Reset ；D觸發 器電路輸出端Q經反相器后接可編程振蕩器的使能端EN_0SC ；計數器的輸出端V_ctr)接D 觸發器電路的時鐘輸入端CLK。本發明的優點是1、本發明提供了一種低功耗延時可控的上電復位方法及電路，通過加入可編程振 蕩器，計數器和反相器等邏輯電路，使得上電復位電路可以在不增加外部元件的情況下實 現需要的延時，并且該延時值可以通過可編程振蕩器的輸入控制端Ctrl進行編程。2、在計數器的計數值為m的情況下，通過改變可編程振蕩器的輸入控制端Vc，產 生周期為Tl的脈沖波形信號，計數器對可編程振蕩器的輸出脈沖波形信號進行計數，即可 以實現上電復位電路所需要的延時Tdelay為mXTl。3、上電復位電路的延時值Tdelay可以通過可編程振蕩器的η比特輸入控制信號 Vc進行編程改變。4、在本發明低功耗延時可控的上電復位電路中，由于可編程振蕩器以及計數器只 在電源電壓上電過程中工作，P0R_RESET信號變為高電平后，可編程振蕩器以及計數器即被 關閉，可編程振蕩器和計數器僅在上電復位電路的電源上電過程中消耗功耗，因此電路僅 存在很小的瞬時功耗。5、本發明適用于高度集成化的SOC芯片，不需要任何外接元件，使得該電路適合 不同項目的需要。
圖1是傳統的上電復位電路POR的電路結構示意圖2是圖1所示的傳統上電復位電路POR中各節點的電壓波形示意圖；圖3是本發明低功耗延時可控的上電復位電路POR的電路結構示意圖；圖4是本發明低功耗延時可控的上電復位電路POR的一種具體電路結構圖；圖5是圖4所示的低功耗延時可控的上電復位電路POR中各節點的電壓波形示意 圖。
具體實施例方式本發明低功耗延時可控的上電復位方法，包括以下步驟1通過η比特輸入的控 制端Vc對可編程振蕩器產生脈沖波形信號的周期Tl進行編程；2可編程振蕩器產生脈沖 波形信號給計數器；3當電源電壓高于閾值時，計數器開始對可編程振蕩器產生的脈沖波 形信號進行計數；4當計數器的計數值達到設定值后，計數器輸出由邏輯低電平變為邏輯 高電平；5對計數器的輸出信號具有鎖存和清零功能的輸出緩沖電路的輸出由邏輯低電平 變為邏輯高電平作為上電復位信號；6用輸出緩沖電路輸出的邏輯高電平關閉可編程振蕩 器和計數器。本發明低功耗延時可控的上電復位電路的具體結構框圖如圖3所示，包括電壓 檢測電路，可編程振蕩器，計數器，輸出緩沖電路和反相器等邏輯電路。其中，電壓檢測電路 的輸入端接電源電壓VDD，接地端接地，輸出端V_det接計數器電路的使能端EN_CNT，同時 用來控制輸出緩沖電路的工作；可編程振蕩器有η比特的輸入控制端Vc，可編程振蕩器產 生的脈沖波形信號的周期可以通過輸入控制端Vc進行編程，可編程振蕩器的輸出端Freq_ out接計數器電路的輸入端；計數器的計數值為m，當輸入脈沖波形信號為m個周期后，計數 器的輸出信號由邏輯低電平變為邏輯高電平，計數器的輸出端V_ctrl接輸出緩沖電路；輸 出緩沖電路的輸入端為計數器的輸出端V_ctrl和電壓檢測電路的輸出V_det，輸出端即為 上電復位電路POR的輸出端P0R_RESET，P0R_RESET通過反相器后接振蕩器電路的使能端 EN_0SC。其中輸出緩沖電路一般采用能實現鎖存和清零功能的邏輯電路，比如鎖存器，觸 發器等，尤其可采用D觸發器。輸出緩沖電路采用D觸發器的具體電路參見圖4。D觸發器電路的信號輸入端D 接電源電壓VDD，時鐘輸入端CLK接計數器的輸出端V_ctrl，清零輸入端Reset接電壓檢測 電路的輸出端V_det經過反相器后的信號，D觸發器的輸出端Q即為上電復位電路的輸出 端P0R_RESET，同時上電復位電路的輸出端P0R_RESET經反相器后接可編程振蕩器的使能 端EN_0SC ；當D觸發器的時鐘輸入信號CLK遇到輸入信號的上升沿時，其輸出值Q變為與 其輸入值D相等；當清零信號Reset由低變高時，其輸出值Q被清零為低電平。本發明延時可控的上電復位電路的工作原理是參見圖5，電源電壓VDD上電過程中，電壓檢測電路和可編程振蕩器開始工作，當 電源電壓VDD高于檢測電壓VDETl (電壓檢測電路的閾值)后，電壓檢測電路的輸出點V_ det由邏輯低電平變為邏輯高電平，使計數器開始工作；通過Vc端編程設定可編程振蕩器 輸出周期為Tl的脈沖波形信號給計數器進行計數，計數器根據輸入的脈沖波形信號開始 計數，當計數值達到計數器設定值后，計數器的輸出由邏輯低電平變為邏輯高電平信號，通 過D觸發器電路，使輸出信號P0R_RESET變為邏輯高電平信號，同時P0R_RESET的邏輯高電平將關閉可編程振蕩器，使之不再工作，因為P0R_RESET被D觸發器鎖存，因此仍會保持高 電平。可編程振蕩器和計數器電路僅在電源上電過程中工作，當上電結束，上電復位電路輸 出由邏輯低電平信號變為邏輯高電平信號后，可編程振蕩器和計數器電路停止工作。可編 程振蕩器和計數器僅在上電復位電路的電源上電過程中消耗功耗。如圖5所示，在上電復位電路POR電路輸入電壓高于檢測電壓VDETl后，延時 Tdelay時間后，電路的輸出信號P0R_RESET由邏輯低電平變為邏輯高電平，延時Tdelay的 值由可編程振蕩器產生脈沖波形的頻率和計數器的設定計數值所決定，假設通過Vc設定 可編程振蕩器的輸出脈沖波形信號的周期為Tl，計數器的計數值為m，則上電復位電路的 延時Tdelay為mXTl，延時Tdelay可以通過改變可編程振蕩器的振蕩周期Tl進行編程。 需要的情況下，可以容易的實現一個較大的(大于ms級)延時。電源電壓下降時，當電源電壓VDD下降到低于電壓檢測電路的低壓檢測電壓 VDET2(電壓檢測電路的閾值)時，V_det由邏輯高電平變為邏輯低電平，通過D觸發器的清 零端，上電復位電路的輸出點P0R_RESET變為邏輯低電平。
權利要求
1.一種低功耗延時可控的上電復位方法，其特征在于包括以下步驟1通過η比特輸入的控制端Vc對可編程振蕩器產生脈沖波形信號的周期Tl進行編程；2可編程振蕩器產生脈沖波形信號給計數器；3當電源電壓高于閾值時，計數器開始對可編程振蕩器產生的脈沖波形信號進行計數；4當計數器的計數值達到設定值后，計數器輸出由邏輯低電平變為邏輯高電平； 5對計數器的輸出信號具有鎖存和清零功能的輸出緩沖電路的輸出由邏輯低電平變 為邏輯高電平作為上電復位信號；6用輸出緩沖電路輸出的邏輯高電平關閉可編程振蕩器和計數器。
2.一種低功耗延時可控的上電復位電路，包括電壓檢測電路以及輸出緩沖電路；所述 電壓檢測電路的輸入端接電源電壓(VDD)，接地端接地；其特征在于還包括用于輸出一定周期的脈沖波形信號的可編程振蕩器、計數值為m 的計數器以及反相器；電壓檢測電路的輸出端(V_det)接計數器的使能端(EN_CNT)，同時接輸出緩沖電路的 控制輸入端，用來控制輸出緩沖電路的工作；可編程振蕩器有一個對輸出信號的振蕩周期進行編程的η比特輸入的控制端(Vc)，可 編程振蕩器的輸出端(Freq_0Ut)接計數器的輸入端，可編程振蕩器的使能端(EN_0SC)接 輸出緩沖電路的輸出端(P0R_RESET)經反相器后的信號； 計數器的輸出端(V_ctrl)接輸出緩沖電路的輸入端。
3.根據權利要求2所述的低功耗延時可控的上電復位電路，其特征在于所述輸出緩 沖電路是能實現鎖存功能的觸發器電路或鎖存器電路。
4.根據權利要求3所述的低功耗延時可控的上電復位電路，其特征在于所述輸出緩 沖電路是D觸發器電路；D觸發器電路的信號輸入端⑶接電源電壓(VDD)；電壓檢測電路的輸出端(V_det)通過反相器后接D觸發器電路的復位端(Reset)； D觸發器電路輸出端(Q)經反相器后接可編程振蕩器的使能端(EN_0SC)； 計數器的輸出端(V_ctrl)接D觸發器電路的時鐘輸入端(CLK)。
全文摘要
本發明涉及一種低功耗延時可控的上電復位方法及電路，通過改變可編程振蕩器的輸入控制端Vc，產生周期為T1的脈沖波形信號，計數器對脈沖波形信號進行計數，當計數器的計數值達到設定值m后，計數器輸出由邏輯低電平變為邏輯高電平；輸出緩沖電路輸出邏輯高電平作為上電復位信號，即可以實現上電復位電路所需要的延時Tdelay為m×T1，再用緩沖電路輸出的邏輯高電平關閉可編程振蕩器和計數器。本發明解決了現有上電復位電路在不采用片外電容的情況下難以達到毫秒量級的延遲，也無法改變延時時間的技術問題，具有延時值可以編程改變、可實現毫秒量級的延遲、電路僅存在很小的瞬時功耗。
文檔編號H03K17/28GK102055449SQ20101061234
公開日2011年5月11日 申請日期2010年12月29日 優先權日2010年12月29日
發明者馬巖, 高彬 申請人:西安華芯半導體有限公司