專利名稱:電流比較器的制作方法
技術領域:
本發明涉及集成電路設計技術領域,特別涉及電流比較器的設計技術。
背景技術:
近年來,電流式電路由于其面積小、速度快、功耗低等優點,受到了人們越來越多的重視。在電流式電路中有一個非常重要的基本單元就是電流比較器,它現已廣泛應用于各種線性及非線性集成電路中,如模數轉換器(A/D轉換器)、觸發器、壓控振蕩器等。從第一代電流比較器的產生到現在,人們已經提出了大量的實現方法。最簡單的一種電流比較器結構如圖1所示,為簡化起見,后面省去了反相器。所述電流比較器中, PMOS管Ml及M3、PMOS管M5及M7、NMOS管M6及M8、NMOS管M2及M4各自構成電流鏡結構。所述電流比較器是將兩個共源共柵電流鏡的輸出電流之差通過CMOS反相器比較放大, 得到最后的電壓比較信號。所述電流比較器是以電流鏡為基礎的,則必然會引入因電流鏡失配而產生的輸入電流失調,從而降低比較器的精度。針對輸入失調問題,傳統的解決辦法有以下幾種1.采用補償電路來抑制失調, 可是這種方法雖然從一定程度上降低了輸入失調,卻因為需要另加補償電路,使得比較器的電路形式變得復雜,且引入了因調零而產生的延時;2.采用雙輸入結構的電流比較器結構,所述結構的基礎上從一定程度上進一步降低了延時,提高了精度。圖2a、圖2b、圖3示出了一種雙輸入結構的電流比較器,其包括P枝輸入電路、N 枝輸入電路和輸出電路。參照圖加所示,所述雙輸入結構的電流比較器的N枝輸入電路中,電源電壓Vdd 為+3V,Vss為0V。在靜態時,各MOS管M10、M11和M12均工作于飽和區。它們的工作電流即為輸入級的偏置電流。當有信號輸入時,隨著il的上升,流經MOS管MlO的電流上升,而它的柵源電壓VgslO不變。所以,它的漏電壓VdlO上升。即MOS管Mll的柵電壓Vgll上升。由于MlO工作于飽和區,所以即便當il發生一個較小的波動,MOS管Mll的柵電壓Vgll 都會發生較大的變化。反之,如果當il減小或i2上升時,Vgll下降。適當的調節MOS管 M10、M11、M12的寬長比,使得在il = i2時,Vgll的值大致在0. 9V(匪OSFET的閾值電壓) 左右。這樣,當有輸入信號加入時,Vgll基本上是在0. 9V上下波動。當il > i2時,Vgll 上升,大于0. 9V;當il < 2時,Vgll下降,小于0. 9V。參照圖2b所示,所述雙輸入結構的電流比較器的P枝輸入電路,其結構與N枝輸入的電路結構相類似。靜態時,MOS管M13、M14和M15工作在飽和區。當有信號輸入時,若 il上升或i2下降,MOS管M14的柵電壓Vgl4上升。反之,若il下降或i2上升,Vgl4下降。 適當的調節MOS管M13、M14、M15的寬長比,使il = i2時,Vgl4在2. 3V左右。這樣,當il 在i2的基礎上,上下波動時,Vgl4在2. 3V上下波波動。若il > i2,Vgl4大于2. 3V ;若il < i2, Vgl4 小于 2. 3V。結合圖2a、圖2b及圖3所示,所述雙輸入結構的電流比較器的輸出級電路中,經過上述輸入級的處理后,P枝輸入電路的Vgl4和N枝輸入電路的Vgll被分別加到輸出級電路中的PMOS管M17和NMOS管M16的柵極上。當Vgl4上升,使得PMOS管M17進入亞閾值區時,Vgll也同時上升,使得NMOS管M16離開亞閾值區。相反,如果Vgl4下降,使得PMOS 管M17離開亞閾值區,Vgll也同時下降,使得NMOS管M16進入亞閾值區。這樣,在任何時刻,輸出級電路中,總會有一個MOS管(M16或17)處于亞閾值區。整個電流比較器的輸出電路是非常穩定的,從而極大地減小了比較器的響應時間(輸出級電路狀態的不穩定,是限制比較器響應時間的最主要因素)。為了使輸出波形的邊沿更陡并使輸出幅度達到可加一個反相器(PM0S管M19和NMOS管M18構成)以改善輸出波形。基于上述電路分析可知,雖然所述雙輸入結構的電流比較器從一定程度上降低了延時,提高了精度。然而,所述比較器的偏置電路復雜且不對稱,容易受工藝偏差影響,引起較大的輸入失調。另外,所述比較器的輸入阻抗較大,在輸入電流變化較小時會產生較大的延時。
發明內容
本發明提供一種電流比較器,以提供較快的響應速度和較高精度。為解決上述問題,本發明提供一種比較器,包括依次級聯的具有電阻負反饋的 CMOS反相放大器、乙類工作方式的推挽放大器及甲乙類工作方式的推挽放大器。與現有技術相比,上述電流比較器具有以下優點所述電流比較器使用了帶電阻負反饋的輸入級,降低了輸入級的輸入輸出阻抗,因而具有較快的響應速度。并且,所述電流比較器不需要外加的偏置電壓和電流,因而不易受到工藝偏差的影響,具有較高的精度。
圖1是現有的一種電流比較器的簡化電路結構圖;圖加是現有的另一種雙輸入級電流比較器的N枝輸入電路結構圖;圖2b是圖加所述電流比較器的P枝輸入電路結構圖;圖3是圖加所述電流比較器的輸出級電路結構圖;圖4是本發明電流比較器的一種實施例電路結構圖;圖5是圖4所示電流比較器輸出電壓隨輸入電流變化的瞬態響應仿真波形圖;圖6圖4所示電流比較器的輸出電壓隨輸入電流大小變化的仿真波形圖。
具體實施例方式基于前述分析的現有電流鏡結構的電流比較器及雙輸入結構的電流比較器的缺點,發明人經過分析后發現,可以運用電阻負反饋的CMOS反相放大器來實現較小的輸入和輸出阻抗。基于上述設計思想,本發明電流比較器的一種實施方式包括依次級聯的具有電阻負反饋的CMOS反相放大器、乙類工作方式的推挽放大器及甲乙類工作方式的推挽放大
ο其中,所述電流比較器由于使用了帶電阻負反饋的輸入級,降低了輸入級的輸入輸出阻抗,因而具有較快的響應速度。并且,所述電流比較器無需如現有的雙輸入結構電流比較器一樣采用外加的偏置電壓和電流,因而不易受到工藝偏差的影響,具有較高的精度。以下通過具體的電路實現實例對本發明電流比較器進一步舉例說明。圖4是本發明電流比較器的一種實施例電路結構圖。參照圖4所示,所述電流比較器包括依次級聯的具有電阻負反饋的CMOS反相放大器100、乙類工作方式的推挽放大器200及甲乙類工作方式的推挽放大器300。具體地說,具有電阻負反饋的CMOS反相放大器100包括第一 PMOS管MP1、第一匪OS管MN2及第二匪OS管MN3。其中,第一 PMOS管MPl和第一匪OS管MN2的柵極相連, 接收輸入電流Iin(此處的輸入電流Iin即相當于現有的雙輸入結構的兩個輸入電流之差), 源極與電源VDD相連,漏極與第一 NMOS管麗2的漏極相連;第一 NMOS管麗2的源極接地; 第二 NMOS管麗3的柵極與電源VDD相連,漏極與第一 NMOS管麗2的柵極相連,源極與第一匪OS管麗2的漏極相連。乙類工作方式的推挽放大器200包括第二 PMOS管MP4及第三NMOS管麗5。其中,第二 PMOS管MP4的源極與電源VDD相連,柵極與第三NMOS管麗5的柵極相連,且與第一匪OS管麗2的漏極相連,漏極與第三匪OS管麗5的漏極相連;第三匪OS管麗5的源極接地。甲乙類工作方式的推挽放大器300包括第四NMOS管MN6、第五NMOS管MN9、第六 NMOS 管 MNl 1、第七 NMOS 管 MN13、第三 PMOS 管 MP7、第四 PMOS 管 MP8、第五 PMOS 管 MPlO、 第六PMOS管MP12。其中,第四NMOS管MN6的柵極與第三PMOS管MP7的柵極相連,且與第三NMOS管麗5的漏極相連,漏極與電源VDD相連,源極與第五PMOS管MPO的源極相連;第三PMOS管MP7的漏極接地,源極與第五NMOS管MN9的源極相連;第四PMOS管MP8與第六 PMOS管MP12構成電流鏡,第四PMOS管MP8及第六PMOS管MP12的源極均與電源VDD相連; 第五NMOS管MN9的漏極與第四PMOS管MP8的漏極相連,柵極與電源VDD相連;第五PMOS 管MPlO的漏極與第六NMOS管麗11的漏極相連,柵極接地;第六NMOS管麗11與第七NMOS 管麗13構成電流鏡,第六匪OS管麗11與第七匪OS管麗13的源極均接地;第七匪OS管麗13的漏極與第六PMOS管MP12的漏極相連,輸出比較結果V。ut。分析圖4所示電流比較器,對于具有電阻負反饋的CMOS反相放大器100,工作在
飽和區的第一 PMOS管MPl和第一 NMOS管麗2是整個電路的輸入級,而工作在線性區的第
二 NMOS管麗3作為CMOS反相放大器的電阻負反饋。利用小信號分析,可得到該反相放大
器的輸入、輸出電阻如下
權利要求
1.一種電流比較器,其特征在于,包括依次級聯的具有電阻負反饋的CMOS反相放大器、乙類工作方式的推挽放大器及甲乙類工作方式的推挽放大器。
2.如權利要求1所述的電流比較器,其特征在于,所述具有電阻負反饋的CMOS反相放大器包括第一 PMOS管、第一 NMOS管及第二 NMOS管,其中,第一 PMOS管和第一 NMOS管的柵極相連,接收輸入電流,源極與電源相連,漏極與第一 NMOS管的漏極相連;第一 NMOS管的源極接地;第二 NMOS管的柵極與電源相連,漏極與第一 NMOS管的柵極相連,源極與第一 NMOS管的漏極相連。
3.如權利要求2所述的電流比較器,其特征在于,所述乙類工作方式的推挽放大器包括第二 PMOS管及第三NMOS管,其中,第二 PMOS管的源極與電源相連,柵極與第三NMOS管的柵極相連,且與第一 NMOS管的漏極相連,漏極與第三NMOS管的漏極相連;第三NMOS管的源極接地。
4.如權利要求3所述的電流比較器,其特征在于,所述甲乙類工作方式的推挽放大器包括第四匪OS管、第五NMOS管、第六NMOS管、第七NMOS管、第三PMOS管、第四PMOS管、 第五PMOS管、第六PMOS管,其中,第四NMOS管的柵極與第三PMOS管的柵極相連,且與第三NMOS管的漏極相連,漏極與電源相連,源極與第五PMOS管的源極相連;第三PMOS管的漏極接地,源極與第五NMOS管的源極相連;第四PMOS管與第六PMOS管構成電流鏡,第四PMOS管及第六PMOS管的源極均與電源相連;第五NMOS管的漏極與第四PMOS管的漏極相連,柵極與電源相連;第五PMOS管的漏極與第六匪OS管的漏極相連,柵極接地;第六NMOS管與第七NMOS管構成電流鏡,第六NMOS管與第七NMOS管的源極均接地;第七NMOS管的漏極與第六PMOS管的漏極相連,輸出比較結果。
全文摘要
一種電流比較器,包括依次級聯的具有電阻負反饋的CMOS反相放大器、乙類工作方式的推挽放大器及甲乙類工作方式的推挽放大器。所述電流比較器使用了帶電阻負反饋的輸入級,降低了輸入級的輸入輸出阻抗,因而具有較快的響應速度。并且,所述電流比較器不需要外加的偏置電壓和電流,因而不易受到工藝偏差的影響,具有較高的精度。
文檔編號H03K5/24GK102571045SQ20101060577
公開日2012年7月11日 申請日期2010年12月23日 優先權日2010年12月23日
發明者程亮 申請人:無錫華潤上華半導體有限公司, 無錫華潤上華科技有限公司