功率放大電路、dc-dc轉換器、峰值保持電路和輸出電壓控制電路的制作方法

專利名稱：功率放大電路、dc-dc轉換器、峰值保持電路和輸出電壓控制電路的制作方法
技術領域：
本發明涉及適用于激活在頭戴式耳機和移動電話中提供的揚聲器等的功率放大 電路。本發明還涉及用于將DC電壓轉換為DC電壓的DC-DC轉換器，并且更具體地，涉及 用于將單個DC電壓轉換為正DC電壓和負DC電壓的DC-DC轉換器。本發明還涉及用于控制其輸出電壓可以被調整的電源電路(諸如電荷泵)的輸出 電壓的技術。
背景技術：
用于激活在頭戴式耳機和移動電話中提供的揚聲器等的功率放大電路需要在低 電壓下并且以低功耗來進行操作。為此，必須盡可能地避免除了用于激活諸如揚聲器的負 載的功耗之外的無效功耗。在現有技術下，根據來自功率放大電路的輸入信號和輸出信號 的電平來切換功率放大電路的源電壓，以便于最小化無用功耗。圖21是示出該類型的現有 功率放大電路的示例性構成的電路圖。功率放大電路具有可變電源820、預驅動器830和 負載驅動部840。為了防止附圖的復雜化，在圖21中僅圖示了預驅動器830與負載驅動部 840的直接連接。對可變電源820提供來自諸如電池(未示出)的電源的源電壓，并且在高電位電 源線821和地線823之間施加正的源電壓VDD，并且在低電位電源線822和地線823之間施 加負的源電壓VSS。負載驅動部840具有P溝道場效應晶體管(以下簡稱為“晶體管”)841 和N溝道晶體管842。將P溝道晶體管841的源極連接到高電位電源線821，并且將N溝道 晶體管842的源極連接到低電位電源線822。P溝道晶體管841的漏極和N溝道晶體管842 的漏極被連接在一起，并且作為負載的揚聲器850被插入在地線與在P溝道晶體管841和 N溝道晶體管842之間的節點之間。預驅動器830是根據從未示出的前級提供的音頻信號 來激活負載驅動部840的電路。預驅動器830具有作為用于激活P溝道晶體管841的電路 的P溝道晶體管831和恒流源832，P溝道晶體管831和恒流源832被串聯地插入在高電位 電源線821和低電位電源線822之間。另外，預驅動器830具有作為用于激活N溝道晶體 管842的電路的恒流源833和N溝道晶體管834，恒流源833和N溝道晶體管834被串聯地 插入在高電位電源線821和低電位電源線822之間。功率放大電路根據揚聲器850的驅動 波形的峰值電平的增加或減小來執行對于增加或減小從可變電源820輸出的源電壓VDD和 VSS的控制，使得作為負載的揚聲器850的驅動波形落在源電壓VDD和VSS之間的范圍內。[專利文獻 l]JP-A-2008-306269[專利文獻 2] JP-A-2008-306270順便提及，在現有技術的功率放大電路中，預驅動器830不能生成柵極電壓，該柵 極電壓用于在高電位電源線821的源電壓和低電位電源線82的源電壓沒有充分大于P溝 道晶體管841閾值電壓的絕對值時激活P溝道晶體管841。當該源電壓沒有充分大于N溝道晶體管842的閾值電壓時，預驅動器830不能生成用于激活N溝道晶體管842的柵極電 壓。如上所述，為了保證預驅動器830的正常操作，現有技術的功率放大電路必須將高電位 電源線821的源電壓和低電位電源線822的源電壓保持在預定電平或更大，并且遇到不能 充分減少功耗的問題。還提供了用于從單個源電壓生成正的源電壓和負的源電壓的各種DC-DC轉換器。 圖22k至22C示出了各個示例性DC-DC轉換器。在圖22k中所示的DC-DC轉換器中，開關 Sff51和SW52被串聯地插入在給定源電壓VDD的輸入電源線和基準電源線(在示例中為地 線)之間。而且，電感器L53和電容器CM被串聯地插入在基準電源線以及開關SW51和 SW52之間的公共節點之間。在電感器L53和電容器CM之間的公共節點用作輸出源電壓 VPP的第一電壓輸出端子。在DC-DC轉換器中，開關SW55和電感器L56被串聯地插入在輸 入電源線和基準電源線之間。開關SW57和電容器C58被串聯地插入在基準電源線與在開 關SW55和電感器L56之間的公共節點之間。在開關SW57和電容器C58之間的公共節點用 作輸出源電壓VMM的第二電壓輸出端子。DC-DC轉換器交替地重復用于接通開關SW51和關 斷開關SW52由此使得流向電容器CM的電流流入電感器L53從而使電能儲存在電感器L53 中的操作；以及用于關斷開關SW51和接通開關SW52由此釋放儲存在電感器L53中的電能 從而使得流向電容器C54的電流從電感器L53流出的操作。因此，第一電壓輸出端子輸出 正的源電壓VPP。與該操作并行地，DC-DC轉換器也交替地重復用于接通開關SW55和關斷 SW57由此使得流向基準電源線的電流流入電感器L56從而使電能儲存在電感器L56中的操 作；以及用于關斷開關SW55和接通開關SW57由此釋放儲存在電感器L56中的電能從而使 得流向基準電源線的電流經由電感器L56從電容器C58流出的操作。因此，第二電壓輸出 端子輸出負的源電壓VMM。在圖22B和圖22C中所示的DC-DC轉換器是所謂的電荷泵。在圖22B中所示的 DC-DC轉換器中，開關SW61、電容器C62和開關SW63被串聯地插入在給定源電壓VDD的輸 入電源線和基準電源線(在該示例中為地線)之間。而且，開關SW64被插入在基準電源線 與在開關SW61和電容器C62之間的公共節點之間。開關SW65和電容器C66被串聯地插入 在基準電源線與開關SW61和電容器62之間的公共節點之間。在開關SW65和電容器C66 之間的公共節點用作輸出源電壓VPP的第一電壓輸出端子。而且，開關SW67和電容器C68 被串聯地插入在基準電源線與開關SW63和電容器C62之間的公共節點之間。在開關SW67 和電容器C68之間的公共節點用作輸出源電壓VMM的第二電壓輸出端子。DC-DC轉換器交 替地執行，例如，用于接通開關SW61、SW63和SW65并且關斷其他開關由此對電容器C66和 C62施加源電壓VDD的操作；以及用于接通開關SW64和SW67并且關斷其他開關由此使得 電容器C62對電容器C68施加電壓-VDD的操作。因此，第一電壓輸出端子輸出正的源電壓 VPP = VDD，并且第二電壓輸出端子輸出負的源電壓VMM = -VDD0在圖22C中所示的DC-DC轉換器中，開關SW71和SW72被串聯地插入在給定源電壓 VDD的輸入電源線和基準電源線(在該示例中是地線)之間。電容器C73和開關SW74被串 聯地插入在基準電源線與開關SW71和SW72之間的公共節點之間。而且，開關SW75和電容 器C76被串聯地插入在基準電源線與開關SW71和SW72之間的公共節點之間。在開關SW75 和電容器C76之間的公共節點用作輸出源電壓VPP的第一電壓輸出端子。而且，開關SW77 和電容器C78被串聯地插入在基準電源線與電容器C73和開關SW74之間的公共節點之間。在SW77和電容器C78之間的公共節點用作輸出源電壓VMM的第二電壓輸出端子。而且，開 關SW79被插入在開關SW75和電容器C76之間的公共節點與電容器C73和開關SW74之間 的公共節點之間。DC-DC轉換器具有兩個操作模式。在第一操作模式中，DC-DC轉換器交 替地執行用于接通開關SW71、SW74和SW75并且關斷其他開關從而對電容器C73和C76施 加源電壓VDD的操作；以及用于接通開關SW72和SW77并且關斷其他開關從而使得電容器 C73對電容器C78施加電壓-VDD的操作。因此，第一電壓輸出端子輸出正的源電壓VPP = VDD，并且第二電壓輸出端子輸出負的源電壓VMM = -VDD。在第二操作模式中，DC-DC轉換 器交替地執行用于接通開關SW71和SW79并且關斷其他開關從而對電容器C73和C76中的 每一個施加電壓VDD/2的操作；以及用于接通開關SW72和SW77并且關斷其他開關由此使 得電容器C73向電容器C78施加電壓-VDD/2的操作。第一電壓輸出端子輸出正的源電壓 VPP = VDD/2，并且第二電壓輸出端子輸出負的源電壓VMM = -VDD/2。例如，JP-A-6-165482 可用作與電荷泵相關的文獻。順便提及，在現有技術的DC-DC轉換器中在圖22B和圖22C中所示的電荷泵遇 到的問題是，僅能夠輸出在電平上與源電壓VDD或作為源電壓VDD的整約數(integral sub-multiple)的源電壓相等的源電壓。在圖22A中所示的DC-DC轉換器可以通過控制接 通開關SW51的時間來調整正的源電壓VPP，并且還可以通過控制接通開關SW55的時間來 調整負的源電壓VMM。為了生成正的源電壓VPP和負的源電壓VMM，需要兩個電感器L53和 L56。為此，當構成包括外部電感器的DC-DC轉換器時，出現了在要被安裝電感器的端子的 數目增加的問題。而且，當包括內置電感器的DC-DC轉換器被實現為半導體集成電路時，出 現芯片面積上的增大的問題。電荷泵通常可以作為與放大器共享操作電壓的電源電路，用于放大器，該放大器 激活包括在立體聲頭戴式耳機、移動電話等中的揚聲器(參見例如JP-A-2008-306269)。因 為電荷泵可以調整輸出電壓，所以只要根據放大器的輸出信號電平和輸入信號電平來調整 施加到放大器的電壓，就可以減少整個系統的功耗。包括所謂的峰值保持電路的輸出電壓 控制電路(參見圖23A至圖23C)經常用于調整這樣的輸出電壓。圖23A至圖23C是圖示輸出電壓控制電路的示例性構成的圖示，所述輸出電壓控 制電路控制電源電路20的輸出(將高電平電壓VPP的輸出控制得更精確)，該電源電路20 將高電平電壓VPP輸出到放大器30L并且將低電平電壓輸出到放大器30R。在圖23A中所 示的輸出電壓控制電路中，比較器612將激活左聲道揚聲器40L的放大器30L的輸出信號 OUTL與激活右聲道揚聲器40R的放大器30R的輸出信號OUTR作比較。根據比較結果來切換 開關614。在圖23A中示出的輸出電壓控制電路切換開關614，使得信號OUTL或信號OUTR 中較大的一個作為信號W被輸出。換句話說，比較器612和開關614組成圖23A中所示的 構成中的峰值保持電路。在圖23A中所示的運算放大器616生成與在電源電路20的高電 平輸出電壓VPP和信號m之間的電平差(S卩，VPP-N1)相關聯的控制信號CVPP，并且將由 此生成的控制信號輸出到電源電路20。因此，只要構成被形成以使電源電路20執行用于調 整高電平輸出電壓VPP的處理而使得控制信號CVPP的信號電平變得更小，高電平輸出電壓 VPP就遵循放大器30L的輸出信號OUTL或放大器30R的輸出信號OUTR中的較大者。在圖2 中所示的輸出電壓控制電路的構成包括添加到圖23A中所示的輸出電壓 控制電路的電阻器618和恒流源620。圖23B中省略了要由輸出電壓控制電路控制的電源
7電路、與電源電路共享操作電壓的放大器和其他元件。在圖23B中所示的電阻器618和恒 流源620與比較器612和開關614相結合地組成峰值保持電路。如圖23B中所示，電阻器 618和恒流源620被串聯地插入在開關614和地之間，并且在電阻器618和恒流源620之間 的公共節點中出現的電壓作為信號W被給予運算放大器616。信號m采用從信號N2 (信 號OUTL或信號OUTR中的較大者)中減去與恒流源620的電流值I和電阻器618的電阻值 R相關聯的偏移(RXI)所得到的值。因此，圖2 中所示的輸出電壓控制電路根據在電源 電路的高電平輸出電壓VPP和信號Nl (N2-RX I)之間的電平差(VPP-Nl)來控制電源電路 的輸出。圖23C中所示的輸出電壓控制電路的構成包括額外提供有比較器622和開關6M 的圖23B中所示的輸出電壓控制電路。在圖23C中所示的比較器622和開關6M與比較器 612、開關614、電阻器618和恒流源620 —起組成峰值保持電路。在圖23C中所示的比較 器622將信號N3(信號OUTL或信號OUTR中的較大者)與地電位VSS作比較。根據比較結 果來切換開關624。特定地，切換開關624，使得將信號N3或地電位VSS的較大者作為信號 N2進行輸出。隨后的操作與在圖23B中所示的輸出電壓控制電路的操作相同。然而，在圖23A至圖23C中分別示出的輸出電壓控制電路中的每一個將比較器和 開關包括在組成輸出電壓控制電路的主要部分的峰值保持電路中。因為比較器和開關占用 較大的電路面積，所以包括作為組成部分元件的比較器和開關的峰值保持電路的電路面積 也變大。遇到難以進行輸出電壓控制電路的小型化的問題。

發明內容
已經根據情況設想了本發明，并且本發明旨在提供一種功率放大電路，該功率放 大電路能夠將負載驅動部的源電壓減少到場效應晶體管的閾值電壓或更小，并且充分地減 少功耗。本發明還旨在提供一種DC-DC轉換器，該DC-DC轉換器僅需要一個電感器；可以生 成正的源電壓和負的源電壓；并且可以任意地調整各個源電壓的量值。本發明還旨在提供一種支持輸出電壓控制電路的小型化的技術，該輸出電壓控制 電路控制電源電路的輸出電壓，該電源電路根據功率放大電路的操作條件來向諸如揚聲器 放大器的功率放大電路提供操作電壓。為了實現上述目的，根據本發明，提供了一種功率放大電路，包括串聯連接的第一場效應晶體管和第二場效應晶體管，所述第一場效應晶體管和所 述第二場效應晶體管被插入在高電位電源線和低電位電源線之間，并且驅動負載；預驅動器，所述預驅動器響應于輸入信號，生成分別施加到所述第一場效應晶體 管和所述第二場效應晶體管的柵極電壓；以及可變電源，所述可變電源分別向所述高電位電源線和所述低電位電源線提供源電 壓，并且被構成為控制所述源電壓。優選地，所述第一場效應晶體管和所述第二場效應晶體管具有相同的導電類型； 所述第一場效應晶體管的漏極被連接到所述高電位電源線和所述低電位電源線中的一個； 所述第二場效應晶體管的源極被連接到所述高電位電源線和所述低電位電源線中的另一 個；以及在所述第一場效應晶體管的源極和所述第二場效應晶體管的漏極之間的公共節點被連接到所述負載。優選地，所述可變電源控制所述源電壓，使得被施加到所述負載的驅動電壓落在 所述高電位電源線和所述低電位電源線之間的電壓范圍內。通過以上構成，功率放大電路可以在不被限制為對用于預驅動器的源電壓的約束 的情況下，獨立于提供給所述預驅動器的源電壓來控制提供給負載驅動部的源電壓。因此， 被施加到負載驅動部的源電壓可以根據需要被減小到作為場效應晶體管閾值電壓的電平 或更低，使得可以充分地減小功耗。根據本發明，還提供了一種DC-DC轉換器，所述DC-DC轉換器基于在輸入電源線 和基準電源線之間施加的輸入源電壓來生成在第一電壓輸出端子和所述基準電源線之間 的第一輸出電壓以及在第二電壓輸出端子和所述基準電源線之間的第二輸出電壓，所述 DC-DC轉換器包括第一電容器，所述第一電容器具有連接到所述第一電壓輸出端子的一個電極和連 接到所述基準電源線的另一個電極；第二電容器，所述第二電容器具有連接到所述第二電壓輸出端子的一個電極和連 接到所述基準電源線的另一個電極；電感器；以及開關電路，所述開關電路基于控制信號來選擇性地形成第一電流路徑到第四電流 路徑中的一個；其中，所述第一電流路徑通過所述電感器將所述輸入電源線連接到所述基準電源 線，以使電流以第一方向流入所述電感器，所述第二電流路徑是環路，其中，電流流入串聯 連接的所述電感器和所述第一電容器，所述第三電流路徑通過所述電感器將所述輸入電源 線連接到所述基準電源線，以使電流以與所述第一方向相反的第二方向流入所述電感器； 并且所述第四電流路徑是環路，其中，電流流入串聯連接的所述電感器和所述第二電容器。根據本發明，還提供了一種DC-DC轉換器，所述DC-DC轉換器基于在輸入電源線 和基準電源線之間施加的輸入源電壓來生成在第一電壓輸出端子和所述基準電源線之間 的第一輸出電壓以及在第二電壓輸出端子和所述基準電源線之間的第二輸出電壓，所述 DC-DC轉換器包括第一節點和第二節點，第一電容器被連接到所述第一節點和所述第二節點，其中， 所述第一節點被連接到所述第一電壓輸出端子，并且所述第二節點被連接到所述基準電源 線.
一入 ，第三節點和第四節點，第二電容器被連接到所述第三節點和所述第四節點，其中， 所述第三節點被連接到所述第二電壓輸出端子，并且所述第四節點被連接到所述基準電源 線.
一入 ，第五節點和第六節點，電感器被連接到所述第五節點和所述第六節點；以及開關電路，所述開關電路基于控制信號來選擇性地形成第一電流路徑到第四電流 路徑中的一個；其中，當所述第一電容器、所述第二電容器和所述電感器被分別附連到各個節點 時，所述第一電流路徑通過所述電感器將所述輸入電源線連接到所述基準電源線，以使電 流以第一方向流入所述電感器，所述第二電流路徑是環路，其中，電流流過串聯連接的所述電感器和所述第一電容器，所述第三電流路徑通過所述電感器將所述輸入電源線連接到所 述基準電源線，以使電流以與所述第一方向相反的第二方向流入所述電感器；并且所述第 四電流路徑是環路，其中，電流流過串聯連接的所述電感器和所述第二電容器。優選地，所述DC-DC轉換器進一步包括控制部，所述控制部在一個時段中周期地 生成控制信號，所述控制信號用于順序形成所述第一電流路徑、所述第二電流路徑、所述第 三電流路徑以及所述第四電流路徑。優選地，所述控制部在順序形成所述第一電流路徑和所述第二電流路徑的時段與 順序形成所述第三電流路徑和所述第四電流路徑的時段之間，生成沒有形成所述第一電流 路徑到所述第四電流路徑中的任何一個的時段。優選地，所述控制部包括開關部，所述開關部在檢測到以所述第一方向流入所述 電感器的所述電流變為零時使所述第二電流路徑開路，并且在檢測到以所述第二方向流入 所述電感器的所述電流變為零時使所述第四電流路徑開路。優選地，所述控制部包括調整部，所述調整部根據從外部施加的信號來調整形成 所述第一電流路徑的時間或形成所述第二電流路徑的時間。根據以上構成，本發明使得能夠通過調整形成第一電流路徑的時間來調整第一輸 出電壓的量值，并且通過調整形成第三電流路徑的時間來調整第二輸出電壓的量值。因此， 能夠實現一種DC-DC轉換器，該DC-DC轉換器僅需要一個電感器并且可以生成正的源電壓 和負的源電壓，并且任意地調整各個源電壓的量值。根據本發明，還提供了一種峰值保持電路，包括第一場效應晶體管、第二場效應晶體管和第三場效應晶體管，所述第一場效應晶 體管、所述第二場效應晶體管和所述第三場效應晶體管的源極彼此共同連接，其中，將第一 電壓施加到所述第一場效應晶體管的柵極，將在所述第一電壓附近變化的第二電壓OUTL 施加到所述第二場效應晶體管的柵極，并且將在所述第一電壓附近變化的第三電壓施加到 所述第三場效應晶體管的柵極，其中，將第四電壓施加到所述第一場效應晶體管、所述第二場效應晶體管和所述 第三場效應晶體管的各個漏極，并且在所述第一場效應晶體管、所述第二場效應晶體管和 所述第三場效應晶體管的所述源極之間的公共節點處的電壓被輸出。根據本發明，還提供了一種用于控制電源電路的操作的輸出電壓控制電路，所述 電源電路被提供有第一電壓和第二電壓，并且生成第三電壓和第四電壓，以將在所述第三 電壓和所述第四電壓之間的差電壓作為操作電壓施加到第一功率放大電路和第二功率放 大電路，所述第一功率放大電路和所述第二功率放大電路根據已施加的操作電壓來放大輸 入信號，以分別生成輸出信號，所述輸出信號的電壓在所述第一電壓附近變化，所述輸出電 壓控制電路包括峰值保持電路，其中，所述第三電壓和所述第四電壓中的一個作為被控制電壓，所 述峰值保持電路包括第一場效應晶體管、第二場效應晶體管和第三場效應晶體管，所述第 一場效應晶體管、所述第二場效應晶體管和所述第三場效應晶體管的源極彼此共同連接， 其中，將所述第一電壓施加到所述第一場效應晶體管的柵極，將所述輸出信號施加到所述 第二場效應晶體管的柵極，將所述輸出信號施加到所述第三場效應晶體管的柵極，并且將 所述第四電壓施加到所述第一場效應晶體管、所述第二場效應晶體管和所述第三場效應晶體管的各個漏極，并且其中，所述峰值保持電路輸出在所述第一場效應晶體管、所述第二場 效應晶體管和所述第三場效應晶體管的所述源極之間的公共節點處的電壓；以及控制信號生成部，所述控制信號生成部包括第四場效應晶體管，所述第四場效應 晶體管具有被施加了所述第二電壓的漏極和被施加了與所述被控制電壓相關聯的電壓的 柵極，所述控制信號生成部生成控制信號，所述控制信號用于指令對所述被控制電壓的調 整，使得在從所述峰值保持電路輸出的電壓和在所述第四場效應晶體管的源極處的電壓之 間的差電壓變小，并且所述控制信號生成部將所述控制信號輸出到所述電源電路。包括在本發明的峰值保持電路中的第一場效應晶體管、第二場效應晶體管和第三 場效應晶體管用作漏極接地的放大電路(源極跟隨器電路)，其中，第一場效應晶體管、第 二場效應晶體管和第三場效應晶體管的漏極電壓被固定為第四電壓，并且其中，在源極中 出現與被施加到場效應晶體管的各個柵極的輸入電壓(即第一電壓、第二電壓或第三電 壓)相關聯的輸出電壓。第一場效應晶體管、第二場效應晶體管和第三場效應晶體管的各 個源極彼此共同連接。因此，如果所有的三個場效應晶體管是N溝道場效應晶體管，則與在 第一電壓、第二電壓或第三電壓中的最大電壓相關聯的電壓出現在三個場效應晶體管的源 極的公共節點上。如果所有的晶體管是P溝道場效應晶體管，則與在第一電壓、第二電壓或 第三電壓中的最小電壓相關聯的電壓出現在所述公共節點上。如上所述，本發明的峰值保 持電路使得能夠在不使用開關和比較器的情況下選擇性地輸出被比較的三個電壓(第一 電壓、第二電壓和第三電壓)中的最大的(或最小的)一個。本發明的可設想的另一種模 式是提供一種包括作為組成部分元件的峰值保持電路的輸出電壓控制電路。根據本發明，還提供了一種峰值保持電路，包括第一場效應晶體管、第二場效應晶體管和第三場效應晶體管，所述第一場效應晶 體管、所述第二場效應晶體管和所述第三場效應晶體管的源極彼此共同連接，其中，將第一 電壓施加到在所述第一場效應晶體管的漏極和柵極之間的公共節點，將第二節點施加到所 述第二場效應晶體管和所述第三場效應晶體管的各個漏極，將在所述第一電壓附近變化的 第三電壓施加到所述第二場效應晶體管的柵極，并且將在所述第一電壓附近變化的第四電 壓施加到所述第三場效應晶體管的柵極，其中，在所述第一場效應晶體管、所述第二場效應晶體管和所述第三場效應晶體 管的所述源極之間的公共節點處的電壓被輸出。根據本發明，還提供了一種用于控制電源電路的操作的輸出電壓控制電路，所述 電源電路被提供有第一電壓和第二電壓，并且生成第三電壓和第四電壓，以將在所述第三 電壓和所述第四電壓之間的差電壓作為操作電壓施加到第一功率放大電路和第二功率放 大電路，所述第一功率放大電路和所述第二功率放大電路根據已施加的操作電壓來放大輸 入信號，以分別生成輸出信號，所述輸出信號的電壓在所述第一電壓附近變化，所述輸出電 壓控制電路包括峰值保持電路，其中，所述第三電壓和所述第四電壓中的一個作為被控制電壓，所 述峰值保持電路包括第一場效應晶體管、第二場效應晶體管和第三場效應晶體管，所述第 一場效應晶體管、所述第二場效應晶體管和所述第三場效應晶體管的源極彼此共同連接， 其中，將所述第一電壓施加到所述第一場效應晶體管的漏極和柵極之間的公共節點，將所 述被控制電壓施加到所述第二場效應晶體管和所述第三場效應晶體管的各個漏極，將所述第一功率放大電路的所述輸出信號施加到所述第二場效應晶體管的柵極，并且將所述第二 功率放大電路的所述輸出信號施加到所述第三場效應晶體管的柵極，并且其中，所述峰值 保持電路輸出在所述第一場效應晶體管、所述第二場效應晶體管和所述第三場效應晶體管 的所述源極之間的公共節點處的電壓；以及控制信號生成部，所述控制信號生成部包括第四場效應晶體管，所述第四場效應 晶體管具有被施加了與所述被控制電壓相關聯的電壓的漏極和柵極，所述控制信號生成部 生成控制信號，所述控制信號用于指令對所述被控制電壓的調整，使得在從所述峰值保持 電路輸出的電壓和在所述第四場效應晶體管的源極處的電壓之間的差電壓變小，并且所述 控制信號生成部將所述控制信號輸出到所述電源電路。第二場效應晶體管和第三場效應晶體管被包括在本發明的峰值保持電路中，其 中，第二場效應晶體管和第三場效應晶體管的漏極電壓被固定為第二電壓，并且其中，在源 極中出現與被施加到場效應晶體管各個柵極的輸入電壓(即，第二電壓或第三電壓)相關 聯的輸出電壓。相反，第一場效應晶體管的漏極電壓和柵極電壓被固定為第一電壓，并且 與柵極電壓相關聯的電壓出現在源極中。第一場效應晶體管、第二場效應晶體管和第三場 效應晶體管的各個源極彼此共同連接。因此，如果所有的三個場效應晶體管是N溝道場效 應晶體管，則在三個場效應晶體管中的源極的公共節點上出現與在第一電壓、第三電壓和 第四電壓中的最大電壓相關聯的電壓。如果所有的晶體管是P溝道場效應晶體管，則在所 述公共節點出現與在第一電壓、第三電壓和第四電壓中的最小電壓相關聯的電壓。如上所 述，本發明的峰值保持電路使得能夠在不使用開關和比較器的情況下輸出被比較的三個電 壓(第一電壓、第三電壓和第四電壓)中的最大(或最小)的一個。本發明的可設想的另 一種模式是提供一種包括作為組成部分元件的峰值保持電路的輸出電壓控制電路。


通過參考附圖來詳細描述本發明的優選示例性實施例，本發明的上面的目的和優 點將變得更清楚，在附圖中圖1是示出作為本發明的第一實施例的功率放大電路的構成的電路圖；圖2是示出用于控制第一實施例的源電壓的示例性方法的視圖；圖3是示出用于控制第一實施例的源電壓的另一示例性方法的視圖；圖4是示出第一實施例的預驅動器的特定示例性構成的電路圖；圖5A至圖5D是圖示第一實施例的各個部分的波形的波形圖；圖6是示出作為本發明的第二實施例的DC-DC轉換器的構成的電路圖；圖7是示出第二實施例的操作的時序圖；圖8是示出作為第二 DC-DC轉換器的特定示例的DC-DC轉換器的構成的電路圖；圖9是示出DC-DC轉換器的操作的時序圖；圖10是示出DC-DC轉換器的示例性使用的框圖；圖11是示出第二實施例的第一修改的構成的電路圖；圖12是示出第二實施例的第二修改的構成的電路圖；圖13是示出第二實施例的第二修改的操作的時序圖；圖14是示出包括作為本發明的第三實施例的輸出電壓控制電路的揚聲器系統的示例性構成的框圖；圖15A和圖15B是示出由第三實施例的輸出電壓控制電路執行的示例性輸出控制 的視圖；圖16是示出第三實施例的輸出電壓控制電路的VPP控制電路的示例性構成的框 圖；圖17是示出第三實施例的輸出電壓控制電路的VMM控制電路的示例性構成的框 圖；圖18是示出VPP控制電路或VMM控制電路的操作電壓的組合變化的視圖；圖19是示出VMM控制電路的另一示例性構成的框圖；圖20是示出VPP控制電路的另一示例性構成的框圖；圖21是示出現有功率放大電路的示例性構成的電路圖；圖22A、圖22B和圖22C是示出現有DC-DC轉換器的示例性構成的電路圖；以及圖23A、圖2 和圖23C是示出現有輸出電壓控制電路的示例性構成的視圖。
具體實施例方式以下將通過參考附圖來描述用于實現本發明的模式。圖1是示出作為本發明的第一實施例的功率放大電路的構成的電路圖。功率放大 電路包括可變電源701、預驅動器703和704、負載驅動部705和706以及電壓檢測電路707 和 708。可變電源701被提供有來自如電池(未示出)的電源的源電壓BVDD ；可變電源701 在高電位電源線701P和地線701G之間施加與從電壓檢測電路707提供的電壓VP相關聯 的正的源電壓VPP ；并且可變電源701在低電位電源線701M和地線701G之間施加與從電 壓檢測電路708提供的控制電壓VM相關聯的負的源電壓VMM。負載驅動部705是激活頭戴式耳機中的L聲道揚聲器801的電路。負載驅動部 705具有串聯地插入在高電位電源線70IP和低電位電源線70IM之間的相同導電類型(在 本實施例中為N溝道)的晶體管705A和705B。N溝道晶體管705A的漏極被連接到高電位 電源線701P，并且N溝道晶體管705A的柵極被連接到預驅動器703。N溝道晶體管705B的 源極被連接到低電位電源線701M，并且N溝道晶體管705B的柵極被連接到預驅動器703。 N溝道晶體管705A的源極和N溝道晶體管705B的漏極彼此共同連接。公共節點被連接到 作為負載的揚聲器801的一端，并且揚聲器801的其余一端被連接到地。換句話說，N溝道 晶體管705A和揚聲器801組成源極跟隨器(漏極接地的放大電路)。N溝道晶體管705B 和揚聲器801組成源極接地的放大電路。負載驅動部706是用于激活頭戴式耳機中的R聲道揚聲器802的電路。如負載驅 動部705，該負載驅動部706具有串聯地插入在高電位電源線70IP和低電位電源線70IM之 間的N溝道晶體管706A和706B。預驅動器703是放大正相位和負相位的兩個L聲道輸入信號的電路，由此生成被 施加到N溝道晶體管705A和705B的柵極電壓。源電壓BVDD通過不同于高電位電源線70IP 的高電位電源線702被施加到預驅動器703的正的電源端子，并且源電壓VMM通過低電位 電源線701M被施加到預驅動器703的負的電源端子。預驅動器703作為電源在正的電源
13端子和負的電源端子之間產生的電壓上進行操作。預驅動器704是放大正相位和負相位的兩個R聲道輸入信號的電路，由此生成被 施加到N溝道晶體管706A和706B的柵極電壓。如預驅動器703，源電壓BVDD被施加到預 驅動器704的正的電源端子，并且源電壓VMM被施加到預驅動器704的負的電源端子。預 驅動器704作為電源在正的電源端子和負的電源端子之間產生的電壓上進行操作。電壓檢測電路707是下述電路，該電路檢測在負載驅動部705的輸出電壓0UTL、負 載驅動部706的輸出電壓OUTR和OV中的最高電壓，并且向可變電源701輸出控制電壓VP， 該控制電壓VP是將被檢測的電壓與正的偏移電壓相加的結果。電壓檢測電路708是下述電 路，該電路檢測在負載驅動部705的輸出電壓0UTL、負載驅動部706的輸出電壓OUTR和OV 中的最低電壓，并且向可變電源701輸出控制電壓VM，該控制電壓VM是將被檢測的電壓與 負的偏移電壓相加的結果。正的偏移電壓是大約+0. 2V，并且負的偏移電壓是大約-0. 2V。可變電源701包括各種可設想的模式。在第一模式中，如圖2中所示，可變電源 701輸出與控制電壓VP相等的源電壓VPP和與控制電壓VM相等的源電壓VMM。在第二模式 中，如圖3中所示，當控制電壓VP的絕對值和控制電壓VM的絕對值小于閾值Vth = BVDD/2 時，可變電源701輸出源電壓VPP = BVDD/2和源電壓VMM = -BVDD/2。當控制電壓VP的絕 對值和控制電壓VM的絕對值是閾值Vth = BVDD/2或更大時，可變電源701輸出源電壓VPP =BVDD和源電壓VMM = -BVDD0在任何模式中，當對作為負載的揚聲器801和802施加的 輸出信號的振幅小時，作為小電壓值的源電壓VPP和VMM被給予負載驅動部705和706。由 晶體管705A、705B、706A和706B消耗的無用功率被減少，使得增加了效率。在該實施例中，在將預驅動器703和704的源電壓BVDD-VMM保持在高電平的同 時，可以自由地控制負載驅動部705和706的源電壓VPP-VMM。因此，可以有效地減少N溝 道晶體管705A、705B、706A和706B的功耗。現在通過參考特定示例來如下描述結果得到的 益處。在該特定示例中，源電壓BVDD是3. 7V。可變電源701根據輸出信號OUTL的振幅 和輸出信號OUTR的振幅來使源電壓VPP從0. 2V改變為1. 8V，由此使源電壓VMM從-0. 2V 改變為-1. 8V。在該情況下，為了激活例如組成源極跟隨器電路的N溝道晶體管705A，柵極 電壓NGl必須從預驅動器703輸出到N溝道晶體管705A，該柵極電壓NGl等于或大于N溝 道晶體管705A的閾值電壓、輸出電壓OUTL的最大值1. 8V和預定過驅動電壓(大約0. 2V) 相加的結果。對預驅動器703施加源電壓BVDD = 3. 7V。只要提供這樣的源電壓，利用現有 技術的常規預驅動器703可以充分地輸出滿足要求的柵極電壓NG1。為了激活N溝道晶體 管705B，柵極電壓NG2必須從預驅動器703輸出到N溝道晶體管705B，該柵極電壓NG2等 于或大于將N溝道晶體管705B的閾值電壓和預定過驅動電壓(大約0. 2V)與源電壓VMM 相加的結果。因為源電壓BVDD = 3. 7V被施加到預驅動器703，所以可以從預驅動器703向 N溝道晶體管705B輸出這樣的柵極電壓NG2。盡管通過將在負載驅動部分705和預驅動器 703之間的關系作為示例來進給出解釋。但是，這也適用于在負載驅動部分706和預驅動器 704之間的關系。因為負載驅動部705和706中的每一個由相同導電類型(在該實施例中為N溝道 型)的兩個晶體管組成，所以本實施例在與通過不同導電類型的兩個晶體管獲得的最小值 相比時，獲得了能夠減小在高電位電源線701P和低電位電源線701M之間產生的源電壓的最小值的優點。例如，如果用P溝道晶體管來替換負載驅動部705的N溝道晶體管705A，則 為了導通P溝道晶體管，預驅動器703必須輸出柵極電壓NG1，該柵極電壓NGl比高電位電 源線701P的電壓VPP低了等于P溝道晶體管閾值電壓的絕對值與預定過驅動電壓相加的 量。為了使預驅動器703輸出這樣的柵極電壓NG1，必須使得在高電位電源線701P和低電 位電源線701M之間產生下述至少一個電壓，該至少一個電壓在電平上等于P溝道晶體管閾 值電壓的絕對值和預定過驅動電壓的和。當在高電位電源線70IP和低電位電源線70IM之 間存在的源電壓變得小于該電壓時，不能激活P溝道晶體管，使得不執行正常的放大操作。 相反，在本實施例中，負載驅動部分705和706中的每一個由相同導電類型(在該實施例中 為N溝道類型)的兩個晶體管組成。因此，可以在不受到這樣的限制的影響的情況下，充分 減小在高電位電源線701P和低電位電源線701M之間產生的源電壓。例如，高電位電源線 70IP的源電壓VPP也可以被設置為0. 2V，而低電位電源線70IM的源電壓VMM也可以被設 置為-0. 2V。該原因是，即使當采用這樣的設置時，只要使得預驅動器703和704的源電壓 BVDD足夠 大，就可以從預驅動器703和704輸出用于導通各個N溝道晶體管705A、705B、 706A和706B的各個柵極電壓。因此，根據本實施例，可以使得在高電位電源線70IP和低電 位電源線701M之間產生的源電壓的最小值小于在負載驅動部分705和706中的每一個由 不同導電類型的兩個晶體管組成時所獲得的源電壓的最小值。圖4是示出該實施例的預驅動器703的示例性構成的電路圖。預驅動器704還采 用與在圖4中所示的預驅動器70類似的構成。為了便于理解預驅動器703和負載驅動部 705的整體構成和操作，還在圖4中額外示出了負載驅動部分705。如圖4中所示，由第一放大部710、第二放大部720、第三放大部730、第四放大部 740和無功電流調整部750構建預驅動器703。在第一放大部710中，N溝道晶體管711的源極和N溝道晶體管712的源極被連 接到低電位電源線701M。N溝道晶體管711的柵極和N溝道晶體管712的柵極被連接到N 溝道晶體管711的漏極，并且N溝道晶體管711的漏極被連接到恒流源713。因此，N溝道 晶體管712的飽和電流值與恒流源713的電流值成比例。正相位和負相位的兩個輸入信號 INP和I匪被施加到N溝道晶體管714的柵極和N溝道晶體管715的柵極，并且N溝道晶體 管714的源極和N溝道晶體管715的源極被連接到N溝道晶體管712的漏極。N溝道晶體 管714和715以及N溝道晶體管712組成差分放大器，該差分放大器執行輸入信號INP和 I匪的差分放大。在第二放大部720中，P溝道晶體管721的源極和P溝道晶體管722的源極被連接 到高電位電源線702。P溝道晶體管721的柵極和P溝道晶體管722的柵極被連接到P溝 道晶體管721的漏極，并且恒流源723被連接到P溝道晶體管721的漏極。因此，P溝道晶 體管722的飽和電流值與恒流源723的電流值成比例。P溝道晶體管722的漏極被連接到 P溝道晶體管725的源極，并且在第一放大部710中的N溝道晶體管715的漏極也被連接到 P溝道晶體管722的漏極。P溝道晶體管725的漏極被連接到N溝道晶體管727的漏極和 柵極，并且N溝道晶體管727的源極被連接到低電位電源線701M。P溝道晶體管724的源 極被連接到高電位電源線702，并且P溝道晶體管724的柵極和漏極被連接到恒流源726。 在P溝道晶體管724的柵極和漏極之間的公共節點被連接到P溝道晶體管725的柵極。在 上述第二放大部720中，P溝道晶體管722作為恒流源進行工作，并且從P溝道晶體管722的漏極電流減去第一放大部710的N溝道晶體管715的漏極電流所得到的電流通過P溝道 晶體管725流入N溝道晶體管727。 在第三放大部730中，P溝道晶體管731的源極被連接到高電位電源線702，并且 P溝道晶體管731的柵極被連接到恒流源723與第二放大部720的P溝道晶體管721的柵 極和漏極之間的公共節點。因此，P溝道晶體管731的飽和電流變得與恒流源723的電流值 成比例。P溝道晶體管732的源極和P溝道晶體管733的源極被連接到P溝道晶體管731 的漏極。在第一放大部710中的N溝道晶體管714的漏極被連接到P溝道晶體管731的漏 極。P溝道晶體管732的柵極被連接到在恒流源726與在第二放大部分720中的P溝道晶 體管724的柵極和漏極之間的公共節點。而且，P溝道晶體管733的柵極被連接到在無功電 流調整部(idling currentadjusting section) 750中的P溝道晶體管758的漏極。P溝道 晶體管732的漏極被連接到N溝道晶體管734的漏極，并且P溝道晶體管733的漏極被連 接到N溝道晶體管735的漏極。N溝道晶體管734的源極和N溝道晶體管735的源極被連 接到低電位電源線701M。N溝道晶體管734的柵極和N溝道晶體管735的柵極被連接到在 第二放大部720中的N溝道晶體管727的柵極和漏極之間的公共節點。P溝道晶體管732 的漏極電壓轉為在負載驅動部705中的N溝道晶體管705B的柵極電壓NG2，并且P溝道晶 體管733的漏極電壓被施加到在第四放大部分740中的P溝道晶體管744的柵極。上述的第三放大部730是差分放大器，并且P溝道晶體管732和733組成差分晶 體管對。流入差分放大器對的公共源極的電流成為通過從用作恒流源的P溝道晶體管731 的漏極電流中減去第一放大部710的N溝道晶體管714的漏極電流所得到的電流。同時，N 溝道晶體管734和735用作差分晶體管對上的負載。N溝道晶體管734和735的飽和電流 值變得與在第二放大部720中的N溝道晶體管727的漏極電流成比例。在第四放大部740中，N溝道晶體管741的源極和N溝道晶體管742的源極被連接 到低電位電源線701M。N溝道晶體管741的柵極、N溝道晶體管742的柵極和N溝道晶體管 741的漏極被連接到恒流源743。因此，N溝道晶體管742的飽和電流值變得與恒流源743 的電流值成比例。P溝道晶體管744的源極被連接到高電位電源線702，并且P溝道晶體管 744的漏極被連接到N溝道晶體管742的漏極。P溝道晶體管744的柵極被連接到在第三 放大部730中的P溝道晶體管733的漏極。N溝道晶體管742用作P溝道晶體管744上的 負載，并且P溝道晶體管744組成源極接地的放大電路，該源極接地的放大電路放大被施加 到P溝道晶體管744的柵極的第三放大部730的P溝道晶體管733的漏極電壓。作為來自 源極接地的放大電路的輸出信號的P溝道晶體管744的漏極電壓用作在負載驅動部705中 的N溝道晶體管705A的柵極電壓NG1。在無功電流調整部分750中，N溝道晶體管751的源極和N溝道晶體管752的源極 被連接到低電位電源線701M。與被施加到負載驅動部705中的N溝道晶體管705B的柵極 電壓相等的柵極電壓NG2被施加到N溝道晶體管751的柵極和N溝道晶體管752的柵極。 N溝道晶體管753的源極被連接到負載驅動部705的N溝道晶體管705A的源極，并且與被 施加到N溝道晶體管705A的相等的柵極電壓NGl被施加到N溝道晶體管753的柵極。P溝 道晶體管754、755、756、757和758各個源極被連接到高電位電源線702。P溝道晶體管754 的漏極和柵極以及P溝道晶體管755的柵極被連接到N溝道晶體管753的漏極。P溝道晶 體管755的漏極和P溝道晶體管756的漏極被連接到N溝道晶體管752的漏極。P溝道晶體管756的柵極和P溝道晶體管757的柵極被連接到P溝道晶體管755的漏極、P溝道晶 體管756的漏極和N溝道晶體管752的漏極之間的公共節點。P溝道晶體管757的漏極和 P溝道晶體管758的漏極被連接到N溝道晶體管751的漏極。P溝道晶體管758的柵極被 連接到P溝道晶體管757的漏極、P溝道晶體管758的漏極和N溝道晶體管751的漏極之 間的公共節點。而且，第三放大部730的P溝道晶體管733的柵極也被連接到該公共節點。以上是預驅動器703的詳細構成。現在參考圖5A至圖5D來描述預驅動器703的操作。例如，當N溝道晶體管712 的飽和電流是210時，并且當雙相位輸入信號INP和I匪中的每一個的電壓采用基準電平 VREF時，N溝道晶體管714和715的漏極電流中的每一個采用10。當在該狀態下的輸入信號INP已經降低到VREF-Δ V時，并且當輸入信號I匪已經 升高到VREF+ Δ V時，N溝道晶體管714的漏極電流減小到例如IO- Δ 10，并且N溝道晶體管 715的漏極電流增加到10+Δ 10。

當N溝道晶體管714的漏極電流已經減小時，流入第三放大部730中的P溝道晶 體管632和733之間的公共源極的電流量對應地增加。當N溝道晶體管715的漏極電流已 經增加時，在第二放大部720中的N溝道晶體管727的漏極電流對應地減小。在第三放大 部730中的N溝道晶體管734和735的飽和電流值減小。因此，隨著輸入信號INP的基準電平VREF減小的-AV和輸入信號I匪的基準電 平VREF增加的+Δ V變得更大時，在第三放大部730中的P溝道晶體管732和733的公共 源極的電位VCM增加，由此，P溝道晶體管732的漏極電壓和P溝道晶體管733的漏極電壓 也增加。因此，從第三放大部730向在負載驅動部705中的N溝道晶體管705Β提供的柵極 電壓NG2升高，并且N溝道晶體管705Β的漏極電流增加。相反，從第四放大部740向負載 驅動部705的N溝道晶體管705Α提供的柵極電壓NGl變得向地電平減小。隨著柵極電壓NGl接近地電平，在無功電流調整部分750中，N溝道晶體管753的 漏極電流和P溝道晶體管754的漏極電流也接近值0。一系列事件因此發生如下；即，在P 溝道晶體管755的漏極電流減小一在P溝道晶體管756的漏極電流增加以及在P溝道晶體 管756的漏極電位和柵極電位減小一在P溝道晶體管757的漏極電流增加、P溝道晶體管 758的漏極電流減小以及在P溝道晶體管758的漏極電位和柵極電位增加。當P溝道晶體 管758的漏極電位已經上升時，在第三放大部730中的P溝道晶體管733的漏極電位減小。 因此，從第四放大部740向N溝道晶體管705Α和753提供的柵極電壓NGl增加，并且N溝 道晶體管705Α和753的漏極電流增加。因為諸如如上所述的負反饋作用于預驅動器，所以在作為漏極電流流入N溝道晶 體管705Β的結果、N溝道晶體管705Β正在啟動揚聲器801的時段期間，N溝道晶體管705Α 的漏極電流沒有降到0，使得微弱的無功電流流入N溝道晶體管705Α。接下來，當輸入信號INP上升到電平VREF+Δ V時，并且當輸入信號I匪降低到電 平VREF-Δ V時，N溝道晶體管714的漏極電流增加到例如10+Δ 10，并且N溝道晶體管715 的漏極電流降低到IO-Δ 10。當N溝道晶體管714的漏極電流已經增加時，在第三放大部730中，流入P溝道晶 體管732和733的公共源極的電流對應地減小。當N溝道晶體管715的漏極電流已經減小 時，在第二放大部分720中的N溝道晶體管727的漏極電流增加了與該減小相對應的量。因此，在第三放大部730中的N溝道晶體管734和735的飽和電流增加。

因此，在第三放大部730中，隨著輸入信號INP的基準電平VREF增加的Δ V和輸 入信號I匪的基準電平VREF減小的- Δ V變得更大，P溝道晶體管732和733的公共源極 的電位VCM減小，使得P溝道晶體管732的漏極電壓和P溝道晶體管733的漏極電壓也減 小。因此，從第四放大部740向負載驅動部705的N溝道晶體管705Α提供的柵極電壓NGl 增加，并且N溝道晶體管705Α的漏極電流增加。相反，從第三放大部730向負載驅動部705 的N溝道晶體管705Β提供的柵極電壓NG2接近低電位電源線701Μ的電平VMM。當柵極電壓NG2接近低電位電源線70IM的電平VMM時，在無功電流調整部分750 中，N溝道晶體管751和752的漏極電流接近0。因此，P溝道晶體管758的漏極電位提高。 在第三放大部730中發生在P溝道晶體管733的漏極電位的減小和在P溝道晶體管732的 漏極電位的增加，由此，對N溝道晶體管705B施加的柵極電壓NG2增加，并且N溝道晶體管 705B的漏極電流增加。因為諸如如上所述的負反饋作用于預驅動器，所以漏極電流流入N 溝道晶體管705A。對于N溝道晶體管705A激活揚聲器801的時段，N溝道晶體管705B的 漏極電流沒有變為0，并且微弱的無功電流流入N溝道晶體管705B。以上是在圖4中示出的預驅動器703的操作。根據該特定實施例，因為預驅動器703使得微弱的無功電流總是流入N溝道晶體 管705A和705B，所以能夠防止交越失真(crossoverdistortion)的出現，否則在從由N溝 道晶體管705A或705B的任何一個激活負載到由兩個N溝道晶體管的其余的一個激活負載 的過渡時，產生交越失真。〈其他實施例〉雖然以上已經描述了本發明的第一實施例，但是還可以預見本發明的其他類型的 實施例。例如，在本實施例中，負載驅動部705和706中的每一個由兩個N溝道晶體管組成， 但是負載驅動部的每一個也都可以由兩個P溝道晶體管來構建。而且，在本實施例中，在將 地線701G取作基準的同時，向高電位電源線70IP施加正的源電壓VPP，并且向低電位電源 線70IM施加負的源電壓VMM。然而，還可以采用下述構成，其中，在將低電位電源線70IM取 作地線的同時，可變電源701生成單個源電壓，并且在高電位電源線701P和低電位電源線 701M(地線)之間施加由此生成的源電壓。接下來，以下參考附圖來描述本發明的第二實施例。圖6是示出作為本發明的第二實施例的DC-DC轉換器1100的構成的電路圖。 DC-DC轉換器1100等同于在圖1中所示的可變電源701。DC-DC轉換器1100具有輸入電源 線1101和基準電源線1102。在圖6中，基準電源線1102被接地。從諸如電池(未示出) 的固定電源將輸入源電壓VDD施加在輸入電源線1101和基準電源線1102之間。DC-DC轉 換器1100是下述電路，該電路根據在輸入電源線1101和基準電源線1102之間施加的輸入 源電壓VDD來使得在第一電壓輸出端子1103和基準電源線1102之間出現正的源電壓VPP， 并且還使得在第二電壓輸出端1104和基準電源線1102之間出現負的源電壓VMM。DC-DC轉換器1100具有電容器Cl和C2。電容器Cl被插入在第一電壓輸出端子 1103和基準電源線1102之間。電容器C2被插入在第二電壓輸出端子1104和基準電源線 1102之間。DC-DC轉換器1100具有端子A和B。外部電感器L被插入在端子A和B之間。
DC-DC轉換器1100具有5個開關SWl至SW5以及用于控制開關SWl至SW5中的每一個的激活和去激活的控制部1010。開關SWl被插入在輸入電源線1101和端子A之間。 開關SW2被插入在基準電源線1102和端子A之間。開關SW3被插入在輸入電源線1101和 端子B之間。開關SW4被插入在端子B和端子1103之間。開關SW5被插入在端子B和端 子1104之間。開關SWl至SW5組成開關電路，該開關電路用于建立所圖示的四種類型的電 流路徑STl至ST4。第一電流路徑STl是通過電感器L將輸入電源線1101連接到基準電源 線1102的電流路徑，由此使得以從端子A到端子B的方向(以下稱為“第一方向”)的流動 的電流流入電感器L。第二電流路徑ST2是環流路徑，其中，串聯地插入電感器L和電容器 Cl。第三電流路徑ST3是將通過電感器L輸入電源線1101連接到基準電源線1102的電流 路徑，由此使得電流以與第一方向相反的第二方向流入電感器L。第四電流路徑ST4是環流 路徑，其中，串聯地插入電感器L和電容器C2。控制部1010生成控制信號，該控制信號用于 控制開關SWl至SW5中的每一個的激活/去激活，并且建立四種類型的電流路徑STl至ST4 中的期望的一個。控制部1010根據期望的輸出電壓VPP的電平和輸出電壓VMM的電平來 控制形成電流路徑STl和ST3的時段的持續時間。圖7是示出本實施例的DC-DC轉換器1100的示例性操作的時序圖。時序圖明確地 示出形成各個前述電流路徑ST1、ST2、ST3和ST4的各個時段。如圖7中所示，控制部1010 重復用于在具有給定持續時間的每個周期TO順序建立電流路徑ST1、ST2、ST3和ST4的操 作。具體而言，控制部1010在周期TO的切換點輸出控制信號，該控制信號在給定的時間中 連續地激活開關SWl和SW4，并且去激活其他開關，由此建立電流路徑ST1。在該時段期間， 以第一方向流動并且以與在源電壓VDD和電容器Cl的充電電壓VPP之間的差成比例的梯 度增加的電流IL流入電感器L。接下來，控制部1010輸出控制信號，該控制信號在給定的 時間中連續激活開關SW2和SW4并且去激活其他開關，由此建立電流路徑ST2。在該時段期 間，通過電流路徑ST2用以第一方向流入電感器L的電流IL來對電容器Cl進行充電。另 外，電流IL在該時段期間逐漸地減小，從而最后變為0。在優選的模式中，當電流IL變為0 時，控制部1010使電流路徑ST2開路。在已經使電流路徑ST2開路之后，控制部1010在周期TO的前半部分完成之前不 建立電流路徑STl至ST4中的任何一個。當周期TO的后半部分開始時，控制部1010輸出 控制信號，該控制信號在給定的時間中連續地激活開關SW2和SW3，并且去激活其他開關， 由此建立電流路徑ST3。以第二方向流動并且以與源電壓VDD成比例的梯度增加的電流IL 在該時段期間流入電感器L。接下來，控制部1010輸出控制信號，該控制信號在給定的時間 中連續地激活開關SW2和SW5并且去激活其他開關，由此建立電流路徑ST4。在該時段期 間，通過電流路徑ST4用以第二方向流入電感器L的電流IL來對電容器C2進行充電。電 流IL在該時段期間逐漸地減小，從而變為0。在優選的模式中，當電流IL變為0時，控制部 1010使電流路徑ST4開路。在已經使電流路徑ST2開路后，控制部1010在將周期TO切換 為新的周期TO之前不建立電流路徑STl至ST4中的任何一個。以上是在轉換器的一個周 期期間執行的DC-DC轉換器1100的操作。在以上操作中，在一個周期TO期間的電容器Cl中儲存的電荷量變得等于在形成 電流路徑STl和ST2的時段中以第一方向流過電感器L的電流IL的積分值。而且，以第一 方向流動的電流IL的積分值與保持電流路徑STl的時段的持續時間成比例。因此，可以任 意地增加或減小輸出電壓VPP，該輸出電壓VPP是由于增加或減小用于建立電流路徑STl的時段與周期TO的比率而在電容器Cl上產生的。在一個周期TO中的電容器C2中儲存的電 荷量變得等于在形成電流路徑ST3的時段中以第二方向流入電感器L的電流IL的積分值。 以第二方向流動的電流IL的積分值與保持電流路徑ST3的時段的持續時間成比例。因此， 可以任意地增加或減小輸出電壓VMM，該輸出電壓VMM是由于增加或減小用于建立電流路 徑ST3的時段與周期TO的比率而在電容器C2上產生的。因此，本實施例的DC-DC轉換器 1100僅需要一個電感器，并且可以生成正的源電壓和負的源電壓，并且任意地控制各個源 電壓的電平。在本實施例的DC-DC轉換器1100中，在已經使得以第一方向流動的電流IL 流入電感器L之后，以第一方向流動的電流IL減小為0。隨后，使得以與第一方向相反的第 二方向流動的電流IL流入電感器L，并且使得以第二方向流動的電流IL流入電感器L。在 隨后以第二方向流動的電流IL已經減小到0之后，使得以與第二方向相反的第一方向流動 的電流IL流入電感器L。因此，在電感器L中沒有產生過量的噪聲，使得執行穩定的操作。圖8是示出作為該實施例的DC-DC轉換器1100的特定示例的DC-DC轉換器1100A 的構成的電路圖。圖9是示出DC-DC轉換器1100A的操作的時序圖。圖10是示出DC-DC 轉換器1100A的示例性使用的框圖。在圖8中，與在圖6中所示的各個部分相對應的部分被指配了共同的附圖標記。在 圖8中，通過P溝道場效應晶體管(以下簡稱為“P溝道晶體管”)1111來構成在圖6中所 示的開關SW1。通過N溝道場效應晶體管(以下簡稱為“N溝道晶體管”)1112來構成在圖 6中所示的開關SW2。通過P溝道晶體管1113來構成在圖6中所示的開關SW3。通過CMOS 轉換開關來構成在圖6中所示的開關SW4，該CMOS轉換開關由P溝道晶體管1114P和N溝 道晶體管1114N組成。通過N溝道晶體管1115來構成在圖6中所示的開關SW5。現在描述與在圖6中所示的控制部分10相對應的部分的構成。定時生成器1120 是生成時鐘信號CKl、CK1N、CK2、CK3、CK3N和三角波形信號PTRI和MTRI的電路。如圖9 中所示，時鐘信號CKl是在一個周期TO的前半時段TlH中呈現為高電平并且在一個周期 TO的后半時段TlL中呈現為低電平的時鐘信號。時鐘信號CKlN是時鐘信號CKl反轉的得 到的時鐘信號。如圖9中所示，時鐘信號CK2是在前半時段T2H中呈現為高電平并且后半 時段中呈現為低電平的時鐘信號，前半時段T2H是通過進一步分壓該一個周期TO的前半時 段TlH所生成的兩個時段T2H和T2L中的一個。如圖9中所示，時鐘信號CK3是在前半時 段T3H中呈現為高電平并且在后半時段中呈現為低電平的時鐘信號，前半時段T3H是通過 進一步劃該一個周期TO的后半時段TlL所生成的兩個時段T2H和T3L中的一個。時鐘信 號CK3N是通過反轉時鐘信號CK3所得到的時鐘信號。三角波形信號PTRI是下述信號，該 信號在時鐘信號CK2的上升沿從最大電平(例如，VDD)降低到最低電平(例如，-VDD)；在 用于將時鐘信號CK2保持在高電平上的時段流逝之后從最低電平線性地上升到最高電平； 并且隨后保持該最高電平直到時鐘信號CK2的下一個上升沿。三角波形信號MTRI是下述 信號，該信號在時鐘信號CK3的上升沿從最低電平上升到最高電平；在用于將時鐘信號CK3 保持在高電平上的時段流逝之后從最高電平線性地降低到最低電平；并且隨后保持該最低 電平直到時鐘信號CK3的下一個上升沿。 控制電壓生成部1121是生成用于控制輸出電壓VPP的控制電壓vppd的電路。控 制電壓生成部1122是生成用于控制輸出電壓VMM的控制電壓vmmd的電路。下面是DC-DC 轉換器1100A被提供有控制電壓生成部1121和1122的原因。
如圖10中所示，在特定示例中，DC-DC轉換器1100A用于向放大器1200提供正的 源電壓VPP和負的源電壓VMM。放大器1200放大輸入信號VI，并且將得到的信號輸出為信 號V0。為了最小化這時由放大器1200無用地消耗的電功率，DC-DC轉換器1100A控制源 電壓VPP和VMM，使得向放大器1200提供源電壓VPP，該源電壓VPP比放大器1200的輸出 信號VO或OV中的較大者高了預定電平，并且使得向放大器1200提供源電壓VMM，該源電 壓VMM比放大器1200的輸出信號VO或OV中的較低者低了預定電平。為了執行諸如如上 所述的源電壓VPP和VMM的控制，在DC-DC轉換器1100A中，控制電壓生成部1121生成控 制電壓vppd，該控制電壓vppd比放大器1200的輸出信號VO或OV中的較大者高了預定電 平；并且控制電壓生成部1122生成控制電壓vmmd，該控制電壓vppd比放大器1200的輸出 信號VO或OV中的較低者低了預定電平。DC-DC轉換器1100A根據由控制電壓生成部1121 生成的控制電壓vppd來控制輸出電壓VPP，并且根據由控制電壓生成部1122生成的控制電 壓vmmd來控制輸出電壓VMM。在圖8中，比較器1123輸出信號，該信號在控制電壓vppd高于三角波形信號PTRI 的時段中呈現為高電平，并且在其他時段中呈現為低電平。與非門1124輸出信號，該信號 在時鐘信號CK2和來自比較器1123的輸出信號都處于高電平的時段中呈現為低電平，并且 在其余時段中呈現為高電平。或門1125輸出柵極電壓GN2與來自與非門1124的輸出信號 的邏輯或，作為P溝道晶體管1111的柵極電壓GPl的N溝道晶體管1112。與門1127向或門1128輸出信號，該信號示出P溝道晶體管1111的柵極電壓GP1、 來自與非門1124的輸出信號和來自觸發器電路1131的負邏輯輸出信號的邏輯乘積。或 門1128輸出時鐘信號CKlN與來自與門1127的輸出信號的邏輯或乘積，作為N溝道晶體管 1112的柵極電壓GN2。比較器1129輸出信號⑶RDET，該信號⑶RDET在端子A的電平高于 基準電源線1102的電平的時段呈現為高電平，并且在其他時段期間呈現為低電平。反相器 1130將信號⑶RDET反相，并且輸出信號⑶RDET_N。觸發器電路1131的數據輸入端子D被 固定為高電平。將信號CURDET_N施加到觸發器電路1131的時鐘端子，并且將來自與非門 1124的輸出信號施加到復位端子R。將來自觸發器電路1131的負邏輯輸出信號施加到與 門 1127。比較器1141輸出信號，該信號在控制電壓vmmd低于三角波形信號MTRI的時段中 呈現為低電平，并且在其他時段中呈現為高電平。或門1142輸出信號，該信號在時鐘信號 CK3N和來自比較器1141的輸出信號都在低電平的時段中呈現為低電平，并且在其他時段 中呈現為高電平。或門1143輸出N溝道晶體管1115的柵極電壓GN6與來自或門1142的 輸出信號的邏輯或乘積，作為P溝道晶體管1113的柵極電壓GP3。與門1144輸出來自或 門1142的輸出信號、P溝道晶體管1113的柵極電壓GP3、時鐘信號CKlN和信號⑶RDET的 邏輯乘積，作為N溝道晶體管1115的柵極電壓GN6。將時鐘信號CKlN施加到P溝道晶體管 1114P的柵極，并且將時鐘信號CKl施加到N溝道晶體管1114N的柵極。以上涉及DC-DC轉換器1100A的構成。現在參考圖9來描述DC-DC轉換器1100A的操作。因為在周期TO的前半時段TlH 中時鐘信號CKl呈現為高電平并且時鐘信號CKlN呈現為低電平，所以P溝道晶體管1114P 和N溝道晶體管1114N被導通。而且，因為時鐘信號CKlN呈現為低電平，因此N溝道晶體管 1115的柵極電壓GN6呈現為低電平，使得N溝道晶體管1115截止。而且，因為在時段TlH中 鐘信號CK3呈現為低電平并且時鐘信號CK3N呈現為高電平，所以P溝道晶體管1113 的柵極電壓GP3呈現為高電平，使得P溝道晶體管1113截止。當時鐘信號在時段TlH的起點升高時，三角波形信號PTRI同時下降到最低電平， 并且然后逐漸向最高電平升高。在控制電壓vppd高于三角波形信號PTRI的時段中，來自 比較器1123的輸出信號呈現為高電平，并且來自與非門1124的輸出信號呈現為低電平。 當來自與非門1124的輸出信號呈現為低電平時，來自與門1127的輸出信號呈現為低電平。 因為時鐘信號CKlN這時處于低電平，所以N溝道晶體管1112的柵極電壓GN2呈現為低電 平，由此使N溝道晶體管1112截止。來自與非門1124的輸出信號呈現為低電平，并且N溝 道晶體管1112的柵極電壓GN2呈現為低電平。因此，P溝道晶體管1111的柵極電壓GPl呈 現為低電平，由此使P溝道晶體管1111導通。作為如上所述的使P溝道晶體管1111導通的結果，形成前述的電流路徑ST1，并 且電流以第一方向流入電感器L，由此對電容器Cl進行充電。在控制電壓vppd高于三角 波形信號PTRI的時段T2a中，來自比較器1123的輸出信號呈現為高電平，并且來自與非門 1124的輸出信號呈現為低電平。因此，P溝道晶體管1111的柵極電壓GPl保持低電平，使 得連續執行通過電流路徑STl將電流施加到電感器L并且對電容器Cl進行再充電。同時， 以第一方向流入電感器L內的電流IL逐漸增加。在將時鐘信號CK2保持在高電平的時段T2H中，當三角波形信號PTRI超過控制電 壓vppd時，來自比較器1123的輸出信號呈現低電平，使得來自與非門1124的輸出信號呈 現高電平。因此，P溝道晶體管1111的柵極電壓GPl呈現高電平，由此P溝道晶體管1111 被截止。而且，通過來自與非門1124的輸出信號的上升沿來復位觸發器電路1131，使得來 自觸發器電路1131的負的邏輯輸出信號呈現高電平。因此，來自與門1127的輸出信號呈 現高電平，并且N溝道晶體管1112的柵極電壓GN2呈現高電平。因此，N溝道晶體管1112 被導通。作為如上所述的N溝道晶體管1112被導通的結果，形成前述的電流路徑ST2，使得 電流以第一方向流入電感器L，從而對電容器Cl進行充電。在保持形成電流路徑ST2的時 段中，電感器L釋放在形成電流路徑STl的時間中儲存的電能，并且因此以第一方向流入電 感器L的電流IL逐漸減小。在電流IL以第一方向流入電感器L的時段中，與電流IL相等的電流從N溝道晶 體管1112的源極向漏極流動(或從基準電源線1102向端子A流動)。隨著電流IL逐漸減 小，在N溝道晶體管1112的源極和漏極之間的電壓也減小。當電流IL變為0時并且當其中 端子A的電位上升到高于基準電源線1102的電平的過沖發生時，來自比較器1129的輸出 信號⑶RDET呈現高電平，并且對觸發器電路1131的時鐘端子施加的信號⑶RDET_N下降。 因此，對數據端子D施加的高電平被寫入觸發器電路1131內，由此來自觸發器電路1131的 負的邏輯輸出信號呈現低電平。因此，從與門1127輸出的信號呈現低電平，并且N溝道晶 體管1112的柵極電壓GN2呈現低電平，使得N溝道晶體管1112被截止。由此使電流路徑 ST2開路。如上所述，僅在以第一方向流動的電流IL采用0值或更大的時段中保持電流路徑 ST2。電流路徑ST2被保持的時段的持續時間取決于在形成電流路徑STl期間儲存在電感 器L中的電能的量值。保持電流路徑ST2的持續時間可以短于剩余時段T2b而結束，該剩余時段T2b是通過從時鐘信號CK2保持在高電平的時段T2H中減去保持電流路徑STl的時 段T2a來確定。替代地，保持電流路徑ST2的持續時間也可以變得比時段T2b長。當使電 流路徑ST2開路時，DC-DC轉換器IlOOA進入其中沒有形成電流路徑STl至ST4的狀態。
在周期TO的后半時段TlL中，時鐘信號CKl呈現低電平，并且時鐘信號CKlN呈現 高電平。因此，P溝道晶體管1114P和N溝道晶體管1114N被截止。而且，在時段TlL中，時 鐘信號CK2呈現低電平。因為這個原因，P溝道晶體管1111的柵極電壓GPl呈現高電平， 并且P溝道晶體管1111被截止。而且，因為時鐘信號CKlN呈現高電平，所以N溝道晶體管 1112的柵極電壓GN2呈現高電平，使得N溝道晶體管1112被導通。當時鐘信號CK3在時段TlL的起點升高時，三角波形信號MTRI同時上升到最高電 平，并且隨后逐漸向最低電平降低。在控制電壓vmmd低于三角波形信號MTRI的時段中，來 自比較器1141的輸出信號呈現低電平。因為時鐘信號CK3N此時還處于低電平，所以來自 或門1142的輸出信號呈現低電平，并且從與門1144向N溝道晶體管1115輸出的柵極電壓 GN6呈現低電平。因此，P溝道晶體管1113的柵極電壓GP3呈現低電平，并且P溝道晶體管 1113被導通。作為如上所述導通P溝道晶體管1113的結果，形成前述電流路徑ST3，并且電流以 第二方向流入電感器L。在控制電壓vmmd低于三角波形信號MTRI的時段T3a中，來自比較 器1141的輸出信號被保持在低電平上，使得P溝道晶體管1113的柵極電壓GP3被保持在 低電平上。因此，持續保持通過電流路徑ST3向電感器L施加電流。在該時段期間，以第二 方向流入電感器L的電流IL逐漸增加。當在時鐘信號CK3保持高電平的時段T3H中三角波形信號MTRI變得低于控制電 壓vmmd時，來自比較器1141的輸出信號呈現高電平，并且來自或門1142的輸出信號呈現 高電平。因此，P溝道晶體管1113的柵極電壓GP3呈現高電平，并且P溝道晶體管1113被 截止。而且，因為源自電感器L的電流IL此時正在流入N溝道晶體管1112，所以端子A的 電位高于基準電源線1102的電位，并且來自比較器1129的輸出信號⑶RDET已經達到高電 平。因此，從與門1114向N溝道晶體管1115輸出的柵極電壓GN6呈現高電平，并且N溝道 晶體管1115被導通。作為如上所述N溝道晶體管1115被導通的結果，形成前述的電流路徑ST4，并且電 流以第二方向流入電感器L，由此對電容器C2進行充電。在形成電流路徑ST4的時段中， 電感器L釋放在形成電流路徑ST3期間儲存的電能；因此，以第二方向流入電感器L的電流 IL逐漸減小。在電以在第二方向流入電感器L的時段中，等于電流IL的電流從N溝道晶體管 1112的漏極流向源極(或從端子A流向基準電源線1102)。隨著電流IL減小，在N溝道晶 體管1112的源極和漏極之間產生的電壓也降低。當電流IL已經變成0時，并且下沖(當 端子A的電位變得低于基準電源線1102的電平)已經發生時，來自比較器1129的輸出信 號⑶RDET呈現低電平。因此，從與門1114向N溝道晶體管1115輸出的柵極電壓GN6呈現 低電平，由此N溝道晶體管1115被截止。從而使電流路徑ST4開路。如上所述，僅在以第二方向流動的電流IL采用0值或更大值的時段中保持電流路 徑ST4。電流路徑ST4被保持的時段的持續時間取決于在電流路徑ST3的形成期間電感器 L中所儲存的電能的量值。電流路徑ST4被保持的持續時間可以短于剩余時段T3b而結束，該剩余時段T3b通過從時鐘信號CK3被保持在高電平的時段T3H中減去電流路徑ST3被保 持的時段T3a來確定所述剩余時段T3b。替代地，電流路徑ST4被保持的持續時間也可以變 得比時段T3b長。當電流路徑ST4開路時，DC-DC轉換器IlOOA進入其中沒有形成電流路 徑STl至ST4的狀態。每TO周期重復上面的操作 。在上述的DC-DC轉換器1100A中，控制電壓vpdd根據在放大器1200輸出正極性信 號VO的時段中在信號VO上的上升來升高。形成電流路徑STl的時段T2a變得更長，并且 放大器1200的源電壓VPP在正方向上變得更大。相反，在放大器1200輸出負極性信號VO 的時段中，控制電壓vmmd根據在信號VO的減小而減小，并且形成電流路徑ST3的時段T3a 變得更長，并且放大器1200的源電壓VMM在負方向上變得更長。因此，可以向放大器1200 提供對于來自放大器1200的輸出信號VO的振幅最佳的源電壓VPP和VMM，并且由放大器 1200浪費地消耗的功率可以減小。而且，當以第一方向流入電感器L的電流IL在DC-DC轉 換器1100A中形成電流路徑ST2期間變為0時，電流路徑ST2開路，當以第二方向流入電感 器L的電流IL已經變為0時形成電流路徑ST4期間，電流路徑ST4開路。因此，在不損害 在電流路徑STl的形成期間電感器L所儲存的電能的情況下，轉移電容器Cl的電能。在電 流路徑ST3的形成期間電感器L內所儲存的電能可以在沒有損害的情況下被轉移到電容器 C2。因此，可以高精度地控制源電壓VPP和VMM。〈其他實施例〉雖然已經上述了第二實施例，但是還可以例如設想本發明的其他實施例如下(1)在第二實施例中，DC-DC轉換器被提供有外部電感器L，但是電感器L可以被 并入DC-DC轉換器中。而且，電容器Cl和C2還可以被并入DC-DC轉換器。當然，DC-DC轉 換器可以被提供有外部電容器。(2)在第二實施例中，交替地執行下述操作用于順序形成電流路徑STl和ST2從 而在電容器Cl上產生源電壓VPP的操作；以及順序形成電流路徑ST3和ST4從而在電容器 C2上生成源電壓VPP的操作。然而，還能夠在一個時段中僅執行該兩個操作中的一個，由此 僅產生源電壓VPP或VMM。(3)在第二實施例中，在一個時段中執行一次下述操作順序形成電流路徑STl和 ST2從而在電容器Cl上生成源電壓VPP的操作；以及順序形成電流路徑ST3和ST4從而在 電容器C2上生成源電壓VPP的操作。然而，還可以根據在所需要的源電壓VPP和VMM之間 的電平的平衡來使得執行前一操作的時間密度和執行后一操作的時間密度彼此不同。(4)如圖11中所示，還可以用二極管D4來替換在第二實施例(圖6)中的開關 Sff4,并且也可以將開關SW5替換為二極管D5。在該情況下，控制塊IOB控制開關SWl到SW3 的激活/去激活。該控制操作的模式類似于第二實施例的控制部1010的控制操作的模式。 該控制操作的模式伴隨著誤差的發生，所述誤差等同于源電壓VPP和VMM中二極管D4和D5 的正向電壓；然而，該控制操作的模式產生了簡單構造的優點。(5)還可以將在圖12中所示的構成預見為第二實施例的其他種示例性修改。在本 模式中，在輸入電源線1101和端子A之間插入開關SWll。在基準電源線1102和端子A之 間插入開關SW12。在輸入電源線1101和端子B之間插入開關SW13。在基準電源線1102 和端子B之間插入開關SW14。在端子B和端子1103之間插入開關SW15。在端子B和端子1104之間插入開關SW16。未示出的控制部生成用于形成圖示的電流路徑STa、STb、STc和STd中的任何期望一個的控制信號。第一電流路徑STa是下述電流路徑，該電流路徑通過 電感器L將輸入電源線1101連接到基準電源線1102，由此使得以第一方向從端子A向端 子B流動的電流流入電感器L。第二電流路徑STb是環流路徑，其中，串聯地插入電感器L 和電容器Cl。第三電流路徑STc是下述電流路徑，該電流路徑通過電感器L將輸入電源線 1101連接到基準電源線1102，由此使得以與第一方向相反的第二方向流動的電流流入電 感器L。第四電流路徑STd是環流路徑，其中，串聯地插入電感器L和電容器C2。該修改與 第二實施例(圖6)不同之處在于第一電流路徑STa不通過電容器Cl。圖13是示出在圖12中所示的DC-DC轉換器的示例性操作的時序圖。該時序圖明 確地示出了形成電流路徑STa、STb、STc和STd的各個時段。如圖13中所示，DC-DC轉換器 在每一個都具有給定時間長度的每個周期TO重復用于順序形成電流路徑STa、STb、STc和 STd的操作。更具體地，未示出的控制部在周期TO的切換點輸出控制信號，該控制信號在 給定的時間中持續地激活開關SWll和SW14并且去激活其他開關，由此形成電流路徑STa。 在該時段期間，以與源電壓VDD成比例的梯度增加的電流IL以第一方向流入電感器L。接 下來，控制部輸出控制信號，該控制信號在給定時間中持續激活開關SW12和SW15并且去激 活其他開關，由此形成電流路徑STb。在該時段期間，通過電流路徑STb使用以第一方向流 入電感器L的電流IL來對于電容器Cl進行充電。在該時段期間，電流IL逐漸地減小，從 而變為0。在電流路徑STb開路之后，不形成電流路徑STa至STd中的任何一個，直到周期TO 的前半部分結束。當周期TO的后半部分開始時，輸出控制信號，所述控制信號在給定時段 中持續地激活開關SW12和SW13并且去激活其他開關，由此形成電流路徑STc。在該時段期 間，以第二方向以與源電壓VDD成比例的梯度增加的電流IL流入電感器L。接下來，輸出控 制信號，所述控制信號在給定時段中持續激活開關SW12和SW15并且去激活其他開關，由此 形成電流路徑STd。在該時段期間，通過電流路徑STd使用以第二方向流入電感器L內的 電流IL來對電容器C2進行充電。電流IL在該時段期間逐漸減小，從而變為0。在電流路 徑ST2開路后，沒有形成電流路徑STl至ST4中的任何一個，直到周期TO被切換成新的周 期TO。以上是一個周期中在圖12中所示的DC-DC轉換器的操作。即使在該模式中，也得到與結合該實施例描述的優點類似的優點。在該模式中，電 流路徑STc不通過電容器，電流路徑STa也不通過電容器。因此，可以使得儲存在電感器L 中的電能與形成電流路徑STa的時間精確地成比例。因此，得到易于控制源電壓VPP的優
點ο(6)在圖8中所示的特定示例中，根據從外部施加的信號(來自放大器1200的輸 出信號V0)來控制形成電流路徑STl的時段T2a的長度和形成電流路徑ST3的時段T3a的 長度。然而，還能夠僅控制該兩個長度中的一個，并且固定其他的長度。接下來，現在描述本發明的第三實施例。(A:構成)圖14是本發明的第三實施例的包括輸出電壓控制電路10的揚聲器系統1的示例 性構成的框圖。揚聲器系統1被構建到例如移動電話和便攜游戲終端內，并且在未示出的 主CPU的控制下回放聲音。如圖14中所示，揚聲器系統1包括左聲道揚聲器40L和右聲道揚聲器40R ；用于 激活左聲道揚聲器40L的放大器30L和用于激活右聲道揚聲器40R的放 大器30R ；電源電路20，該電源電路20用于向放大器提供操作電壓；以及輸出電壓控制電 路10，該輸出電壓控制電路10用于控制來自電源電路20的輸出。當不必對揚聲器40L和 揚聲器40R彼此進行區分時，它們被簡稱為揚聲器40。而且，當不必對放大器30L和放大器 30R彼此進行時，它們被簡稱為放大器30。電源電路20是例如電荷泵，并且被構成為能夠切換輸出電壓。電源電路20被連 接到輸出正電壓BVDD(例如，1.8V)的第一外部電源(從圖14中省略)和輸出電壓VSS (例 如，0V)的第二外部電源(在該實施例中被接地，在圖14中將其省略)。在輸出電壓控制電 路10的控制下，電源電路20生成高電平輸出電壓VPP和低電平輸出電壓VMM。在該實施例 中，在電壓VPP和VMM之間的電壓差用作放大器30的操作電壓。放大器30從電源電路20接收高電平輸出電壓VPP和低電平輸出電壓VMM，并且通 過將在電壓之間的差取作操作電壓來放大輸入音頻信號，并且向揚聲器40輸出作為放大 結果的輸出音頻信號。如圖14中所示，放大器30R放大右聲道輸入音頻信號INR，從而產生 和輸出用于激活揚聲器40R的輸出信號0UTR。放大器30L放大左聲道輸入音頻信號INL， 由此產生和輸出用于激活揚聲器40L的輸出信號0UTL。輸出信號OUTL和OUTR被施加到輸 出電壓控制電路10以及揚聲器40L和40R。如圖15A和圖15B中所示，信號OUTL和OUTR中的每一個是其電壓值在電壓VSS附 近波動的信號。如圖15A中所示，輸出電壓控制電路10執行控制操作，以使得高電平輸出 電壓VPP在電源電路20中上升，以便于跟隨下述信號中最大的一個來自放大器30L的輸 出信號0UTL、來自放大器30R的輸出信號0UTR、以及電壓VSS，由此高電平輸出電壓VPP轉 換為在電壓BVDD和電壓VSS之間波動的電壓(例如，在例如1. 8到0. 2V的范圍內波動)。 如圖15B中所示，輸出電壓控制電路10還執行控制操作，用于使得電源電路20在低電平輸 出電壓VMM中升高，以便跟隨下述信號中最小的一個輸出信號0UTL、輸出信號0UTR、以及 電壓VSS，由此低電平輸出電壓VMM轉換為在電壓VSS和例如當反轉電壓BVDD的極性時獲 得的電壓(以下稱為電壓BVSS)之間波動(在例如-0.2至-1.8V的范圍中波動)的電壓。如圖14中所示，輸出電壓控制電路10包括VPP控制電路110和VMM控制電路120。 VPP控制電路110被提供有電壓BVDD、VSS、VPP、OUTL和OUTR。VMM控制電路120被提供電 壓BVDD、VSS、VMM、OUTL和0UTR。雖然下面將提供詳細描述，但是VPP控制電路110將在電 壓BVDD和電壓VSS之間的差用作操作電壓。而且，VMM控制電路120將在電壓BVDD和電 壓VMM之間的差用作操作電壓。存在作為用于VPP控制電路和VMM控制電路的操作電壓的 電壓的其他種可預見的組合；然而，結合示例行修改(1)來描述該組合的細節。VPP控制電路110生成信號電平控制信號CVPP，所述信號電平控制信號CVPP與在 電源電路20高電平輸出電壓VPP與在輸出信號OUTL和OUTR以及電壓VSS中最大的一個 之間的差相關聯；并且將如此生成的信號電平控制信號CVPP施加到電源電路20。電源電 路20執行處理，用于調整電壓VPP，使得控制信號CVPP的信號變得更小，就像在圖23A至 圖23C中所示的電源電路那樣。電壓VPP由此跟隨在輸出信號OUTL和OUTR以及電壓VSS 中的最大一個。同時，VMM控制電路120生成信號電平控制信號CVMM，所述信號電平控制信 號CVMM與在電壓VMM與輸出信號OUTL和OUTR以及電壓VSS中的最小的一個之間的差相 關聯，并且將如此生成的控制信號CVMM施加到電源電路20。電源電路20執行處理，用于調整電壓VMM，使得控制信號CVMM的信號電平變得更小，由此電壓VMM跟隨在輸出信號OUTL 和OUTR以及電壓VSS之間的最小的一個。至此，如圖23A至圖23C中所示，VPP控制電路110和VMM控制電路120可以通常 由開關和比較器的組合來構成。然而，本實施例的特征在于，在不使用開關和比較器的情況 下來構成該電路。主要描述VPP控制電路110和VMM控制電路120，VPP控制電路110和 VMM控制電路120明顯地示出本實施例的特征。圖16是示出VPP控制電路110的示例性構成的視圖。VPP控制電路110包括四個N溝道場效應晶體管(205、210、215和275)、12個電阻 器(220至265、280和285)、恒流源270和運算放大器290。雖然在圖16中省略了詳細的 圖示，但是各個電阻器220、230、240和260的電阻值是Rx[ Ω ]；各個電阻器225、235、245和 265的電阻值是Ry[Q]；各個電阻器250和280的電阻值是Rz [ Ω ]；并且各個電阻器255和 285的電阻值是Rw[Q]。各個N溝道場效應晶體管205，210，215和275的閾值電壓Vnth 是單個電壓，并且四個N溝道場效應晶體管的各個背柵極被連接到其各個源極。N溝道場效應晶體管205、210和215的各個漏極被連接到端子BVDD (輸入電壓 BVDD的端子，并且其他端子也通過輸入到所述端子的電壓符號來類似地標識)，并且晶體 管的各個源極被共同連接。電阻器220和225被串聯地插入在端子BVDD和端子OUTL之間。 在電阻器220和電阻器225之間的公共節點被連接到N溝道場效應晶體管205的柵極。因 此，與來自放大器30L的輸出信號OUTL相關聯的電壓(通過電阻器220和225來分壓(升 壓)輸出信號OUTL所獲得的電壓)被施加到N溝道場效應晶體管205的柵極。電阻器230和235被串聯地插入在端子BVDD和端子VSS之間。在電阻器230和電 阻器235之間的公共節點被連接到N溝道場效應晶體管210的柵極。因此，與電壓VSS相 關聯的電壓(通過電阻器230和235來分壓(升壓)電壓VSS所獲得的電壓)被施加到N 溝道場效應晶體管210的柵極。電阻器240和245被串聯地插入在端子BVDD和端子OUTR 之間。在電阻器240和電阻器245之間的公共節點被連接到N溝道場效應晶體管215的柵 極。因此，與來自放大器30R的輸出信號OUTR相關聯的電壓(通過電阻器240和245來分 壓(升壓)輸出信號OUTR所獲得的電壓)被施加到N溝道場效應晶體管215的柵極。在圖16中所示的各個N溝道場效應晶體管205、210和215的漏極電壓被固定為常 數值(電壓BVDD)，并且各個N溝道場效應晶體管的背柵極被連接到其各個源極。因此，在 N溝道場效應晶體管205、210和215的各個源極處呈現與施加到每一個柵極的電壓相關聯 的電壓(比對柵極施加的電壓低了與閾值電壓Vnth相對應的量的電壓)(即，通過用單個 電壓分壓比率來分壓輸出信號0UTL、電壓VSS和輸出信號OUTR所獲得的電壓)。具體地， 該三個N溝道場效應晶體管用作漏極接地的放大電路(源極跟隨器電路)。雖然下面提供 了詳細描述，但是在該實施例的VPP控制電路110中的該三個N溝道場效應晶體管用作峰 值保持電路。電阻器250和255被串聯地插入在端子VSS與在N溝道場效應晶體管205、210和 215的源極中的公共節點之間。在電阻器250和電阻器255之間的公共節點被連接到運算 放大器290的負的輸入端。因此，運算放大器290的負的輸入端子被提供電壓VN2，電壓VN2 是作為在通過電阻器250和電阻器255來分壓(降壓)的各個N溝道場效應晶體管205、 210和215的源極中的公共節點出現的電壓VNl的結果獲得的。
電阻器260和265被串聯地插入在端子BVDD和端子VPP之間。恒流源270被插 入在端子VSS與在電阻器260和265之間的公共節點之間。在電阻器260和電阻器265之 間的公共節點被連接到N溝道場效應晶體管275的柵極。N溝道場效應晶體管275的漏極 被連接到端子BVDD，并且其源極通過電阻器280和285被連接到端子VSS。雖然下面提供 了詳細描述，但是N溝道場效應晶體管275與運算放大器290相結合地用作生成用于指令 電壓VPP的控制的控制信號CVPP的控制信號生成部，并且將如此生成的控制信號CVPP輸 出到電源電路20。運算放大器290的正輸入端被連接到電阻器280和電阻器285之間的公共節點。 因此，運算放大器290的正輸入端被提供有電壓VN4，電壓VN4是通過電阻器280和285來 分壓(降壓)N溝道場效應晶體管275的源極電壓VN3所獲得的。運算放大器290向電源電 路20輸出控制信號CVPP，該控制信號CVPP的信號電平與在對正輸入端子施加的電壓VN4 和對負輸入端子施加的電壓VN2之間的電壓差(即，VN4-VN2)相關聯。以上是VPP控制電路110的構成。圖17是VMM控制電路120的示例性構成的視圖。如圖17中所示，VMM控制電路120包括4個P溝道場效應晶體管(305、310、315和 320)、5個晶體管(325、330、335、340和345)、恒流源350和運算放大器355。雖然圖17中 省略了詳細的圖示，但是各個電阻器325和340的電阻值是Ra[ Ω ]；各個電阻器330和345 的電阻值是Rb[Q]；并且電阻器335的電阻值是Rc[Q]。各個P溝道場效應晶體管305、 310,315和320的閾值電壓Vpth是單個電壓，并且四個P溝道場效應晶體管的各個背柵極 被連接到其各自的源極。P溝道場效應晶體管305、310和315的各個源極被共同地連接在一起。P溝道場效 應晶體管305的漏極和柵極被共同地連接到端子VSS，并且在P溝道場效應晶體管305的源 極處呈現比電壓VSS高了與閾值電壓Vpth相對應的量的電壓。P溝道場效應晶體管310和 315的各個漏極被連接到端子VMM。P溝道場效應晶體管310的柵極被連接到端子0UTL，并 且P溝道場效應晶體管315的柵極被連接到端子0UTR。在P溝道場效應晶體管310和315 的源極的每一個處呈現出比對各個柵極施加的電壓高了與閾值電壓Vpth相對應的量的電 壓。雖然下面提供了詳細描述，但是P溝道場效應晶體管305、310和315用作在本實施例 的VMM控制電路120中的峰值保持電路。電阻器325和330被串聯地插入在端子BVDD和在各個P溝道場效應晶體管305、 310和315的源極中的公共節點之間。在電阻器325和電阻器330之間的公共節點被連接 到運算放大器355的負輸入端子。因此，當電壓VN5呈現在P溝道場效應晶體管305、310 和315的源極中的公共節點處時，通過電阻器325和330來分壓(升高)電壓VN5所獲得 的電壓VN6被輸入到運算放大器355的負輸入端子。P溝道場效應晶體管320的漏極被連接到端子VMM，并且其源極通過電阻器345和 340被連接到端子BVDD。在電阻器345和340之間的公共節點被連接到運算放大器355的 正輸入端子。恒流源350和電阻器335被串聯地插入在端子BVDD和端子VMM之間，并且在 恒流源350和電阻器355之間的公共節點被連接到P溝道場效應晶體管320的柵極。因此， 在P溝道場效應晶體管320的源極處呈現比柵極電壓(VMM+RcXl)高了與閾值電壓Vpth相 對應的量的電壓VN7。通過電阻器340和345來分壓(升壓)電壓VN7所獲得的電壓VN8被輸入到運算放大器355的正輸入端子。因此，運算放大器355向電源電路20輸出控制信 號CVMM，該控制信號CVMM的信號電平與在輸入到正輸入端子的電壓VN8和輸入到負輸入端 子的電壓VN6之間的差(VN8-VN6)相關聯。在本實施例中，電源電路20執行處理，用于調 整低電平輸出電壓VMM，使得控制信號CVMM的信號電平變得更小。S卩，在圖17中的P溝道 場效應晶體管320和運算放大器355用作控制信號生成部，該控制信號生成部生成并且向 電源電路20輸出控制信號CVMM，用于指令電壓VMM的控制。以上是VMM控制電路120的構成。(B:操作)現在描述VPP控制電路110和VMM控制電路120的操作。(B-1 =VPP控制電路110的操作)如上所述，在VPP控制電路110中的N溝道場效應晶體管205、210和215分別 用作漏極接地的放大電路。在每一個源極上呈現比對各個柵極施加的電壓低了與閾值電 壓Vnth相對應的量的電壓。例如，當將在電阻器220和電阻器225之間存在的電壓分壓 比率、在電阻器230和電阻器235之間存在的電壓分壓比率和在電阻器240和電阻器245 之間的電壓分壓比率被假定為rl時，在N溝道場效應晶體管205的源極處呈現的電壓是 rl X OUTL-Vnth ；在N溝道場效應晶體管210的源極處呈現的電壓是rl X VSS-Vnth ；并且在 N溝道場效應晶體管215的源極處呈現的電壓是rl X OUTR-Vnth。因為N溝道場效應晶體管205、210和215的源極被共同地連接在一起，所以通過 在電壓VSS、輸出信號OUTR和輸出信號OUTL中的最大的一個來控制公共節點的電壓VN1。 例如，當VSS < OUTR < OUTL的關系成立時，N溝道場效應晶體管210的源極電壓和N溝道 場效應晶體管215的源極電壓從其初始值開始逐漸增加。如圖16中所示，因為三個N溝道 場效應晶體管的背柵極被連接到其源極，所以在N溝道場效應晶體管210和215的每一個 中的柵極和背柵極之間的電壓作為在晶體管的源極電壓上增加的結果而減小。當在柵極和 背柵極之間的電壓降低得小于閾值電壓Vnth時，N溝道場效應晶體管被截止。因此，如果 輸出信號OUTL在電壓VSS、輸出信號OUTR和輸出信號OUTL中是最大的，則生成電壓VNl = rlXOUTL-Vnth。同樣，當輸出信號OUTR最大時，生成VNl = rl X OUTR-Vnth。當電壓VSS 最大時，生成VNl = rl X VSS-Vnth。因此，在N溝道場效應晶體管205、210和215的源極之 間的公共節點中呈現與被施加到各個柵極的電壓中的最大電壓相關聯的電壓VN1。該三個 N溝道場效應晶體管用作峰值保持電路。通過電阻器250和電阻器255來分壓電壓VNl所獲得的電壓VN2被輸入到運算 放大器290的負輸入端子。當在電阻器250和電阻器255之間的電壓分壓比率被假定為 r2時，生成電壓VN2 = r2XVNl。例如，當OUTR < VSS < OUTL的關系成立時，產生VN2 = r2X (rlXOUTL-Vnth)。同時，通過電阻器280和286來分壓N溝道場效應晶體管275的源 極電壓VN3所獲得的電壓VN4被輸入到運算放大器290的正輸入端子。N溝道場效應晶體 管275用作漏極接地的放大電路，并且通過電阻器260和265來分壓電壓VPP并且將來自 恒流源270的偏移電壓ofset加到分壓電壓結果所獲得的電壓rlXVPP+ofset被輸入到N 溝道場效應晶體管275的柵極。N溝道場效應晶體管275的背柵極也被連接到其源極，源極 電壓 VN3 變為 rlXVPP+ofset-Vnth。因此，生成 VN4 = r2X (rl X VPP+ofset-Vnth)，并且 運算放大器290輸出控制信號CVPP，該控制信號CVPP與在電壓VN4和電壓VN2之間的差(即，在電壓VPP和在輸出信號0UTL、輸出信號OUTR和電壓VSS中的最大一個之間的差)相 關聯。如上所述，本實施例的VPP控制電路110可以在不使用比較器和開關的情況下生成 并且輸出控制信號CVPP，該控制信號CVPP與在電壓VPP和在輸出信號0UTL、輸出信號OUTR 和電壓VSS之間的最大一個之間的差相關聯。(B-2 =VMM控制電路120的操作)現在描述VMM控制電路120的操作。首先描述在P溝道場效應晶體管305的源極 上呈現的電壓和在P溝道場效應晶體管310和315的各個源極上呈現的電壓。如上所述，P 溝道場效應晶體管305的漏極和柵極被共同連接到端子VSS，并且P溝道場效應晶體管305 的背柵極被連接到其源極。因此，當P溝道場效應晶體管306被導通時，在該P溝道場效應 晶體管的源極上呈現的電壓變為VSS+Vpth。同時，通過將閾值電壓Vpth加到P溝道場效 應晶體管310和315的柵極電壓(0UTL或0UTR)的每一個所生成的電壓呈現在其各個源極 上。因為P溝道場效應晶體管305、310和315的各個源極被共同地連接在一起，所以 在公共節點上呈現的電壓VN5受電壓VSS、輸出信號OUTR和輸出信號OUTL中的最小的一個 控制。例如，關系VSS < OUTR < OUTL成立，P溝道場效應晶體管310的源極電壓和P溝道 場效應晶體管315的源極電壓逐漸地從其初始值開始減小。因為在圖17中所示的P溝道 場效應晶體管的每一個的背柵極連被接到其源極，所以在P溝道場效應晶體管310和315 的每一個中的柵極和背柵極之間的電壓由于在晶體管的源極電壓上的降低而增加。當在柵 極和背柵極之間的電壓超過閾值電壓Vpth時，P溝道場效應晶體管被截止。因此，如果電壓 VSS在電壓VSS、輸出信號OUTR和輸出信號OUTL中是最小的，則生成電壓VN5 = VSS+Vpth。 同樣，當輸出信號OUTR最小時，生成VN5 = OUTR+Vpth。當輸出信號OUTL最小時，生成VN5 = 0UTL+Vpth。因此，在P溝道場效應晶體管305、310和315的源極中的公共節點中呈現與 被施加到各個柵極的電壓中的最小電壓相關聯的電壓VN5。該三個P溝道場效應晶體管用 作峰值保持電路。通過電阻器325和電阻器330來對電壓VN5進行分壓所獲得的電壓VN6被輸入 到運算放大器355的負輸入端子。當在電阻器325和電阻器330之間的電壓分壓比率假 定為r3時，生成電壓VN6 = r3XVN5。例如，當關系VSS < OUTR < OUTL成立時，生成VN6 =r3X (VSS-Vpth)。同時，通過電阻器340和345來分壓P溝道場效應晶體管320的源極 電壓VN7所獲得的電壓VN8被輸入到運算放大器355的正輸入端。通過將由恒流源350 和電阻器355生成的偏移電壓ofset加到電壓VMM所獲得的電壓(VMM+ofset)施加到P 溝道場效應晶體管320的柵極。源極電壓VN7變為VMM+ofset+Vpth。因此，生成VN8 = r3X (VMM+ofset+Vpth)，并且運算放大器355輸出控制信號CVMM，該控制信號CVMM與在電 壓VN8和電壓VN6之間的差(即，在電壓VMM與在輸出信號0UTL、輸出信號OUTR和電壓VSS 之間的最小的一個之間的差)相關聯。VMM控制電路120可以在不使用比較器和開關的情 況下生成和輸出控制信號CVMM，該控制信號CVMM與在電壓VMM和在輸出信號0UTL、輸出信 號OUTR和電壓VSS之間的最小的一個之間的差相關聯。如上所述，在該實施例的輸出電壓控制電路10中，電源電路20的高電平輸出電壓 VPP改變，以便跟隨在輸出信號0UTL、輸出信號OUTR和電壓VSS中的最大的一個。電源電 路20的低電平輸出電壓VMM改變，以便跟隨在輸出信號0UTL、輸出信號OUTR和電壓VSS中的最小的一個。具體地說，在本實施例中，可以根據來自放大器30L的輸出信號OUTL和來 自放大器30R的輸出信號OUTR來控制電源電路20的輸出電壓VPP和VMM，放大器30L和 放大器30R是從電源電路20提供操作電壓的目的地。另外，本實施例的VPP控制電路110 和VMM控制電路120不包括作為組成部分元件的比較器或開關。因此，可以使得功率放大 電路的電路面積小于具有在圖23A至23C中所示的現有技術構成的功率放大電路的電路面 積，并且可以小型化整個輸出電壓控制電路10。(C:修改)雖然已經至此已經描述了本發明的第三實施例，但是諸如如上所述者的修改也可 以被添加到該實施例。(1)在如上所述的第三實施例中，將在作為地電壓的電壓VSS和作為 正電壓的BVDD之間的電位差被取作電源電路20的操作電壓。在電壓BVDD和電壓VSS之 間的電位差被取作VPP控制電路110的操作電壓。在電壓BVDD和電壓VMM之間的電位差 被取作VMM控制電路120的操作電壓。然而，電源電路20的操作電壓還可以是在電壓VSS 和電壓BVSS之間的電壓差或在電壓BVDD和電壓BVSS之間的電壓差。同樣，VPP控制電路 和VMM控制電路的操作電壓不限于如上所述組合。特定地，還可以通過從電壓BVDD、VPP、 VSS、VMM和BVSS中選擇兩種電壓來實現可預見的組合，并且還可以將在該電壓之間的差取 作VPP控制電路(或VMM控制電路)的操作電壓。然而，必須需要注意，如果在從該五種 電壓中選擇的兩個電壓之間的差太小，則VPP控制電路和VMM控制電路將不操作。在例如 電壓BVDD與電壓VPP的組合的情況下，電壓BVDD是1. 8 [V]，并且電壓VPP在從0. 2 [V]到 1.8[V]的范圍內波動。因此，產生在電壓BVDD和電壓VPP之間的電壓差變為大約0[V]的 情況。當電壓差變為大約0[V]時，電路不進行操作。當注意到這一點時，使得能夠保證VPP 控制電路的操作和VMM控制電路的操作的電壓組合被限制為在圖18中給出圓圈符號的組
I=I O圖19是示出VMM控制電路的示例性電路構成的視圖，該VMM控制電路被提供有電 壓VSS和電壓BVSS，并且將在該電壓之間的差取作操作電壓。如從圖19和圖16之間的比較 顯然的是，在圖19中所示的VMM控制電路的構成等同于下述構成，其中，用端子BVSS來替 換將圖16中所示的VPP控制電路110的端子BVDD，并且其中，用P溝道場效應晶體管405、 410,415和475來替換N溝道場效應晶體管205、210、215和275。在圖19中所示的VMM控 制電路中，P溝道場效應晶體管405、410、415和475用作峰值保持電路。同時，圖20是示 出VPP控制電路的示例性電路構成的視圖，該VPP控制電路接收電壓VPP和電壓BVSS，并 且將在該電壓之間的差取作操作電壓。如從在圖20和圖17之間的比較顯然的是，在圖20 中所示的VPP控制電路的構成等同于下述構成，其中，用端子VPP來替換在圖17中所示的 VMM控制電路120的端子VMM ；其中，用端子BVSS來替換端子BVDD ；并且其中，用N溝道場 效應晶體管505、510、515和520來替換P溝道場效應晶體管305、310和315。在圖20中所 示的VPP控制電路中，N溝道場效應晶體管505、510和515用作峰值保持電路。(2)在第三實施例中，向在圖16中所示的運算放大器290的負輸入端子提供電壓 VN2(通過電阻器250和255來分壓在N溝道場效應晶體管205、210和215的源極的公共 節點上呈現的電壓VNl所以獲得的電壓)。而且，向運算放大器290的正輸入端子提供電 壓VN4(通過電阻器280和285來分壓N溝道場效應晶體管275的源電壓VN3所獲得的電 壓)。然而，當然，還可以向運算放大器290的負輸入端子提供電壓VNl，并且還可以向其正
31輸入端子提供電壓VN3 (換句話說，其信號電平與在電壓VN3和電壓VNl之間的差相對應的 控制信號CVPP被輸出到運算放大器290)。簡而言之，電阻器250、255、280和285是在圖16 中所示的VPP控制電路110的構成中不是不可缺少的組成部分元件，并且可以被省略。同 樣，電阻器325、330、340和345是在圖17中所示的VMM控制電路120的構成中不是不可缺 少的組成部分元件，并且可以被省略。因為類似的原因，在圖19中所示的電阻器250、255、 280和285也是可省略的，并且在圖20中所示的電阻器325、330、340和345也是可省略的。在圖16中所示的恒流源270用于向N溝道場效應晶體管275的柵極電壓施加偏 移電壓。因此，當不需要這樣的偏移提供時，不需要恒流源270。在省略了恒流源270的構 成中，通過電阻器260和265來分壓電壓VPP所獲得的電壓被施加到N溝道場效應晶體管 275的柵極。同樣，還可以省略在圖17中所示的恒流源350和電阻器335。當省略這些元 件時，采用其中端子VMM被連接到P溝道場效應晶體管320的柵極的構成較好。而且，在圖16中所示的構成中，還可以省略電阻器220、225、230、235、240、245、 260和265。當省略這些電阻器時，實現下述構成較好其中，端子OUTL被連接到N溝道場 效應晶體管205的柵極；其中，端子VSS被連接的N溝道場效應晶體管210的柵極；其中，端 子OUTR被連接到N溝道場效應晶體管215的柵極；并且其中，端子VPP被連接到N溝道場 效應晶體管275的柵極。同樣，還可以從圖19中所示的構成中省略電阻器220、225、230、 235、240、245、260和265。當省略這些電阻器時，實現下述構成較好其中，端子OUTL被連 接到P溝道場效應晶體管405的柵極；其中，端子VSS被連接到P溝道場效應晶體管410的 柵極；其中，端子OUTR被連接到P溝道場效應晶體管415的柵極；并且其中，VMM被連接到 P溝道場效應晶體管475的柵極。(3)在第三實施例中，調整高電平輸出電壓VPP (或低電平輸出電壓VMM)，以跟隨 來自放大器30L的輸出信號、來自放大器30R的輸出信號OUTR和地電壓VSS中的最大(最 小)的一個。然而，也較好的是，調整高電平輸出電壓VPP (或低電平輸出電壓VMM)，以跟隨 向放大器30L的輸入信號INL、向放大器30R的輸入信號INR和地電壓VSS中的最大(最 小)的一個。通過向輸出電壓控制電路10提供輸入信號INL而不是輸出信號OUTL的并且 向輸出電壓控制電路10提供輸入信號INR而不是輸出信號OUTR來實現這樣的調整。關鍵 是構成包括向輸出電壓控制電路10提供傳播放大器30L和30R(電源電路20向其提供操 作電壓)的操作條件的信號，并且根據該信號來調整高電平輸出電壓VPP和低電平輸出電 壓 VMM。(4)在第三實施例中，輸出電壓控制電路10控制來自電源電路20的輸出電壓，電 源電路20向揚聲器放大器提供操作電壓。然而，當然，還能夠將本發明應用于根據來自功 率放大電路的輸出信號(或對功率放大電路輸入的信號)來控制電源電路的輸出電壓的輸 出電壓控制電路，該電源電路向功率放大電路供電，該功率放大電路用于通過操作電壓來 驅動電機。雖然已經針對特定的優選實施例說明和描述了本發明，但是對于本領域內的技術 人員顯而易見的是，可以基于本發明的教導來進行各種改變和修改。顯然，這樣的改變和修 改在由所附的權利要求限定的本發明的精神、范圍和意圖內。本申請基于在2009年12月22日提交的日本專利申請No. 2009-291350、在2009 年12月22日提交的日本專利申請No. 2009-291501、在2009年12月25日提交的日本專利申請No. 2009-293998、一級在2009年12月25日提交的日本專利申請No. 2009-294003，它 們的內容通過引用合并于此。
權利要求
1.一種功率放大電路，包括串聯連接的第一場效應晶體管和第二場效應晶體管，所述第一場效應晶體管和所述第 二場效應晶體管被插入在高電位電源線和低電位電源線之間，并且驅動負載；預驅動器，所述預驅動器響應于輸入信號，生成分別施加到所述第一場效應晶體管和 所述第二場效應晶體管的柵極電壓；以及可變電源，所述可變電源分別向所述高電位電源線電源線和所述低電位電源線提供源 電壓，并且被構成為控制所述源電壓。
2.根據權利要求1所述的功率放大電路，其中，所述第一場效應晶體管和所述第二場 效應晶體管具有相同的導電類型；其中，所述第一場效應晶體管的漏極被連接到所述高電位電源線和所述低電位電源線 中的一個；其中，所述第二場效應晶體管的源極被連接到所述高電位電源線和所述低電位電源線 中的另一個；以及其中，在所述第一場效應晶體管的源極和所述第二場效應晶體管的漏極之間的公共節 點被連接到所述負載。
3.根據權利要求1所述的功率放大電路，其中，所述可變電源控制所述源電壓，使得被 施加到所述負載的驅動電壓落在所述高電位電源線和所述低電位電源線之間的電壓范圍 內。
4.一種DC-DC轉換器，所述DC-DC轉換器基于在輸入電源線和基準電源線之間施加的 輸入源電壓來生成在第一電壓輸出端子和所述基準電源線之間的第一輸出電壓以及在第 二電壓輸出端子和所述基準電源線之間的第二輸出電壓，所述DC-DC轉換器包括第一電容器，所述第一電容器具有連接到所述第一電壓輸出端子的一個電極和連接到 所述基準電源線的另一個電極；第二電容器，所述第二電容器具有連接到所述第二電壓輸出端子的一個電極和連接到 所述基準電源線的另一個電極；電感器；以及開關電路，所述開關電路基于控制信號來選擇性地形成第一電流路徑到第四電流路徑 中的一個；其中，所述第一電流路徑通過所述電感器將所述輸入電源線連接到所述基準電源線， 以使電流以第一方向流入所述電感器，所述第二電流路徑是環路，其中，電流流入串聯連接 的所述電感器和所述第一電容器，所述第三電流路徑通過所述電感器將所述輸入電源線連 接到所述基準電源線，以使電流以與所述第一方向相反的第二方向流入所述電感器；并且 所述第四電流路徑是環路，其中，電流流入串聯連接的所述電感器和所述第二電容器。
5.一種DC-DC轉換器，所述DC-DC轉換器基于在輸入電源線和基準電源線之間施加的 輸入源電壓來生成在第一電壓輸出端子和所述基準電源線之間的第一輸出電壓以及在第 二電壓輸出端子和所述基準電源線之間的第二輸出電壓，所述DC-DC轉換器包括第一節點和第二節點，第一電容器被連接到所述第一節點和所述第二節點，其中，所述 第一節點被連接到所述第一電壓輸出端子，并且所述第二節點被連接到所述基準電源線；第三節點和第四節點，第二電容器被連接到所述第三節點和所述第四節點，其中，所述第三節點被連接到所述第二電壓輸出端子，并且所述第四節點被連接到所述基準電源線；第五節點和第六節點，電感器被連接到所述第五節點和所述第六節點；以及開關電路，所述開關電路基于控制信號來選擇性地形成第一電流路徑到第四電流路徑 中的一個；其中，當所述第一電容器、所述第二電容器和所述電感器被分別附連到對應節點時，所 述第一電流路徑通過所述電感器將所述輸入電源線連接到所述基準電源線，以使電流以第 一方向流入所述電感器，所述第二電流路徑是環路，其中，電流流過串聯連接的所述電感器 和所述第一電容器，所述第三電流路徑通過所述電感器將所述輸入電源線連接到所述基準 電源線，以使電流以與所述第一方向相反的第二方向流入所述電感器；并且所述第四電流 路徑是環路，其中，電流流過串聯連接的所述電感器和所述第二電容器。
6.根據權利要求4所述的DC-DC轉換器，進一步包括控制部，所述控制部在一個時段中周期性地生成控制信號，所述控制信號用于順序形 成所述第一電流路徑、所述第二電流路徑、所述第三電流路徑以及所述第四電流路徑。
7.根據權利要求6所述的DC-DC轉換器，其中，所述控制部在順序形成所述第一電流路 徑和所述第二電流路徑的時段與順序形成所述第三電流路徑和所述第四電流路徑的時段 之間，生成沒有形成所述第一電流路徑到所述第四電流路徑中的任何一個的時段。
8.根據權利要求6所述的DC-DC轉換器，其中，所述控制部包括開關部，所述開關部在 檢測到以所述第一方向流入所述電感器的所述電流變為零時使所述第二電流路徑開路，并 且在檢測到以所述第二方向流入所述電感器的所述電流變為零時使所述第四電流路徑開 路。
9.根據權利要求6所述的DC-DC轉換器，其中，所述控制部包括調整部，所述調整部根 據從外部施加的信號來調整形成所述第一電流路徑的時間或形成所述第二電流路徑的時 間。
10.一種峰值保持電路，包括第一場效應晶體管、第二場效應晶體管和第三場效應晶體管，所述第一場效應晶體管、 所述第二場效應晶體管和所述第三場效應晶體管的源極彼此共同連接，其中，將第一電壓 施加到所述第一場效應晶體管的柵極，將在所述第一電壓附近變化的第二電壓OUTL施加 到所述第二場效應晶體管的柵極，并且將在所述第一電壓附近變化的第三電壓施加到所述 第三場效應晶體管的柵極，其中，將第四電壓施加到所述第一場效應晶體管、所述第二場效應晶體管和所述第三 場效應晶體管的各個漏極，并且在所述第一場效應晶體管、所述第二場效應晶體管和所述 第三場效應晶體管的所述源極之間的公共節點處的電壓被輸出。
11.一種用于控制電源電路操作的輸出電壓控制電路，所述電源電路被提供有第一電 壓和第二電壓，并且生成第三電壓和第四電壓，以將在所述第三電壓和所述第四電壓之間 的差電壓作為操作電壓施加到第一功率放大電路和第二功率放大電路，所述第一功率放大 電路和所述第二功率放大電路根據已施加的操作電壓來放大輸入信號，以分別生成輸出信 號，所述輸出信號的電壓在所述第一電壓附近變化，所述輸出電壓控制電路包括峰值保持電路，其中，所述第三電壓和所述第四電壓中的一個作為被控制電壓，所述峰 值保持電路包括第一場效應晶體管、第二場效應晶體管和第三場效應晶體管，所述第一場效應晶體管、所述第二場效應晶體管和所述第三場效應晶體管的源極彼此共同連接，其中， 將所述第一電壓施加到所述第一場效應晶體管的柵極，將所述輸出信號施加到所述第二場 效應晶體管的柵極，將所述輸出信號施加到所述第三場效應晶體管的柵極，并且將所述第 四電壓施加到所述第一場效應晶體管、所述第二場效應晶體管和所述第三場效應晶體管的 各個漏極，并且其中，所述峰值保持電路輸出在所述第一場效應晶體管、所述第二場效應晶 體管和所述第三場效應晶體管的所述源極之間的公共節點處的電壓；以及控制信號生成部，所述控制信號生成部包括第四場效應晶體管，所述第四場效應晶體 管具有被施加了所述第二電壓的漏極和被施加了與所述被控制電壓相關聯的電壓的柵極， 所述控制信號生成部生成控制信號，所述控制信號用于指令對所述被控制電壓的調整，使 得在從所述峰值保持電路輸出的電壓和在所述第四場效應晶體管的源極處的電壓之間的 差電壓變小，并且所述控制信號生成部將所述控制信號輸出到所述電源電路。
12.—種峰值保持電路，包括第一場效應晶體管、第二場效應晶體管和第三場效應晶體管，所述第一場效應晶體管、 所述第二場效應晶體管和所述第三場效應晶體管的源極彼此共同連接，其中，將第一電壓 施加到在所述第一場效應晶體管的漏極和柵極之間的公共節點，將第二電壓施加到所述第 二場效應晶體管和所述第三場效應晶體管的各個漏極，將在所述第一電壓附近變化的第三 電壓施加到所述第二場效應晶體管的柵極，并且將在所述第一電壓附近變化的第四電壓施 加到所述第三場效應晶體管的柵極，其中，在所述第一場效應晶體管、所述第二場效應晶體管和所述第三場效應晶體管的 所述源極之間的公共節點處的電壓被輸出。
13.一種用于控制電源電路操作的輸出電壓控制電路，所述電源電路被提供有第一電 壓和第二電壓，并且生成第三電壓和第四電壓，以將在所述第三電壓和所述第四電壓之間 的差電壓作為操作電壓施加到第一功率放大電路和第二功率放大電路，所述第一功率放大 電路和所述第二功率放大電路根據已施加的操作電壓來放大輸入信號，以分別生成輸出信 號，所述輸出信號的電壓在所述第一電壓附近變化，所述輸出電壓控制電路包括峰值保持電路，其中，所述第三電壓和所述第四電壓中的一個作為被控制電壓，所述峰 值保持電路包括第一場效應晶體管、第二場效應晶體管和第三場效應晶體管，所述第一場 效應晶體管、所述第二場效應晶體管和所述第三場效應晶體管的源極彼此共同連接，其中， 將所述第一電壓施加到所述第一場效應晶體管的漏極和柵極之間的公共節點，將所述被控 制電壓施加到所述第二場效應晶體管和所述第三場效應晶體管的各個漏極，將所述第一功 率放大電路的所述輸出信號施加到所述第二場效應晶體管的柵極，并且將所述第二功率放 大電路的所述輸出信號施加到所述第三場效應晶體管的柵極，并且其中，所述峰值保持電 路輸出在所述第一場效應晶體管、所述第二場效應晶體管和所述第三場效應晶體管的所述 源極之間的公共節點處的電壓；以及控制信號生成部，所述控制信號生成部包括第四場效應晶體管，所述第四場效應晶體 管具有被施加了與所述被控制電壓相關聯的電壓的漏極和柵極，所述控制信號生成部生成 控制信號，所述控制信號用于指令對所述被控制電壓的調整，使得在從所述峰值保持電路 輸出的電壓和在所述第四場效應晶體管的源極處的電壓之間的差電壓變小，并且所述控制 信號生成部將所述控制信號輸出到所述電源電路。
全文摘要
公開了功率放大電路、DC-DC轉換器、峰值保持電路和輸出電壓控制電路。所述功率放大電路包括串聯連接的第一場效應晶體管和第二場效應晶體管，該第一場效應晶體管和第二場效應晶體管被插入在高電位電源線和低電位電源線之間，并且驅動負載；預驅動器，該預驅動器響應于輸入信號來生成分別施加到第一場效應晶體管和第二場效應晶體管的柵極電壓；以及可變電源，該可變電源分別向高電位電源線和低電位電源線提供源電壓，并且被構成為控制源電壓。
文檔編號H03F3/20GK102104365SQ20101060366
公開日2011年6月22日 申請日期2010年12月22日 優先權日2009年12月22日
發明者辻信昭 申請人:雅馬哈株式會社