專利名稱：一種多通道數字下變頻裝置的制作方法
技術領域：
本發明屬于數字下變頻技術領域，更為具體地講，涉及對多個模擬中頻信號進行 數字下變頻處理的裝置。
背景技術：
模擬中頻信號經過模數轉換器(ADC)采樣后，須將所得數字中頻信號搬移至基 帶，這一搬移過程就是所謂的數字下變頻技術。數字下變頻過程包括正交解調、數字抽取和 低通濾波。圖1是數字下變頻器的具體實現框圖。如圖1所示，數字下變頻器主要是由數控 振蕩器NC0、數字抽取器和低通濾波器組成。數字下變頻器將對模擬中頻信號進行ADC采樣 后得到的采樣數據與NCO的輸出信號進行正交混頻(NC0的頻率為所需窄帶信號的中心頻 率)，使所需信號由中頻變換至基帶，并根據基帶帶寬和采樣率的關系作適當抽取濾波，從 而降低采樣率。數字下變頻器最終輸出基帶I、Q兩路信號。因此，數字下變頻部分所要完 成的任務，一方面是將所需窄帶信號提取出來，將其搬移至基帶；另一方面，對于分離后的 窄帶信號，可以大大降低采樣率，這也就意味著可以大大降低數據量，以減輕基帶處理部分 對DSP的計算速率的要求和對后續數據實時傳輸的要求。多通道數字下變頻裝置是基于數字下變頻技術的一種數字處理設備，能完成對多 個通道采樣數據的正交解調、數字抽取和低通濾波。圖2是現有技術的多通道數字下變頻裝置。如圖2所示，每一路信號采集通道只 能與固定的一路數字下變頻通道進行連接，而且每路數字下變頻通道之間相互獨立，工作 模式比較單一，由于這種多通道數字下變頻裝置功能結構比較局限，因此在接收到突發或 偶發的未知信號時，則需要先對該信號進行一定時間的存儲，然后再嘗試多次數字下變頻 處理才能得到更多的參數信息來確定該未知信號，這種裝置實時處理能力很弱，而且效果 不佳。
發明內容
本發明的目的在于克服現有技術的不足，提供一種更具有靈活多樣性、更具有實 時性的多通道數字下變頻裝置。為實現上述目的，本發明的多通道數字下變頻裝置，包括一信號采集模塊，由m路獨立的信號采集通道組成，每路信號采集通道包括模擬 信號調理電路和模數轉換器，用于對多路模擬中頻信號進行調理以及數字化，得到m路采 樣數據，其中，信號采集通道路數m > 2 ；其特征在于，還包括一 mXn路開關矩陣，其m路輸入與信號采集模塊輸出的m路采樣數據連接，用于 對m路采樣數據進行選擇，使任意一路采樣數據與開關矩陣η路輸出的任何一路或多路連 接，其中，開關矩陣輸出路數η = 4m ；
4
一數字下變頻模塊，由η個可編程數字下變頻器組成，η個可編程數字下變頻器的 輸入分別與開關矩陣η路輸出相連，每個可編程數字下變頻器對輸入到該數字下變頻器的 采樣數據進行正交解調、數字抽取和低通濾波處理；一 FPGA控制器，作為主控芯片接收上位機的控制命令，通過命令解析與分發實現 三種控制第一，控制數字下變頻模塊，確定數字下變頻模塊的工作模式1)、窄帶并行模式η個可編程數字下變頻器獨立并行工作，形成η個數字下變頻 通道；2)、正交聯合模式每兩個可編程數字下變頻器聯合工作，形成η/2個數字下變頻 通道，同一數字下變頻通道中，一數字下變頻器輸出正交解調后復數數據的實部，而另一數 字下變頻器輸出復數數據的虛部，在這種工作模式下，基帶處理帶寬是窄帶并行模式的2 倍；3)、正交交替聯合模式每四個可編程數字下變頻器聯合工作，形成η/4個數字下 變頻通道，同一數字下變頻通道中，兩個數字下變頻器分別輸出偶時間輸入信號經正交解 調后復數數據的實部和虛部，另外兩個數字下變頻器分別輸出奇時間輸入信號經正交解調 后復數數據的實部和虛部，在這種工作模式下，基帶處理帶寬是窄帶并行模式的4倍；第二，控制mXn路開關矩陣的輸入輸出連接狀態，進而完成m路信號采集通道與 數字下變頻通道的配對連接，使其按照不同下變頻工作模式進行解調；第三，控制每一個數字下變頻器，將數控振蕩器(NCO)的指標參數、數字抽取器的 指標參數以及低通濾波器的指標參數寫入對應的內部寄存器，使每個數字下變頻器獨立可 編程。本發明的發明目的是這樣實現的，一上位機，是任意一臺個人計算機、工業計算機 或嵌入式計算機，具有或可安裝特定的發送例程模塊，可通過計算機總線，如PCI總線，向 FPGA控制器發送對開關矩陣的控制命令、數字下變頻模塊的工作模式選擇命令以及數字下 變頻模塊中可編程數字下變頻器的指標參數配置數據，FPGA將接收到的命令和數據進行命 令解析與分發，從而達到通道配對、模式選擇以及每個數字下變頻器參數設置的目的。與常用多通道數字下變頻裝置相比較，本發明多通道數字下變頻裝置可工作于三 種不同的模式，且每一種模式下m路信號采集通道和g(g = η, η/2, η/4)個數字下變頻通道 之間可以任意配對連接，具有靈活多樣性；在同一時刻，選擇窄帶并行模式時，調節開關矩 陣，則一個信號采集通道最多可以同時與η個可編程數字下變頻通道配對連接，即可同時 獲得經過η種不同數字下變頻參數處理后的基帶信息；選擇正交聯合模式時，調節開關矩 陣，則一個信號采集通道最多可以同時與η/2個可編程數字下變頻通道配對連接，即可同 時獲得經過η/2種不同數字下變頻參數處理后的基帶信息，而且這種情況下獲得基帶處理 帶寬是窄帶并行模式的2倍；選擇正交交替聯合模式時，調節開關矩陣，則一個信號采集通 道最多可以同時與η/4個可編程數字下變頻通道配對連接，即可同時獲得經過η/4種不同 數字下變頻指標處理后的基帶信息，而且這種情況下獲得基帶處理帶寬是窄帶并行模式的 4倍。可見本發明提供的數字下變頻裝置通過多通道交叉、多模式并行的方式，能對多 路未知信號在同一時刻進行多種帶寬、多種指標參數的數字下變頻處理，解決了常用多通道數字下變頻裝置的功能結構局限，特別針對突發或偶發未知信號，可通過一次采樣同時 獲得多組基帶信息，實時性能更佳。
圖1是數字下變頻器的具體實現框圖；圖2是現有技術的多通道數字下變頻裝置；圖3是數字下變頻模塊的三種工作模式下的結構圖；圖4是信號采集通道與數字下變頻通道之間的連接示意圖；圖5是本發明多通道數字下變頻裝置的一種具體實施方式
的原理框圖；圖6是本實施例中每個可編程數字下變頻器的內部寄存器組成示意圖。
具體實施例方式下面結合附圖對本發明的具體實施方式
進行描述，以便本領域的技術人員更好地 理解本發明。需要特別提醒注意的是，在以下的描述中，當已知功能和設計的詳細描述也許 會淡化本發明的主要內容時，這些描述在這里將被忽略。圖3是數字下變頻模塊的三種工作模式下的結構圖。如圖3所示，數字下變頻模塊，由η個可編程數字下變頻器組成，每個可編程數字下 變頻器對輸入到該數字下變頻器的數字信號進行正交解調、數字抽取和低通濾波處理。數字 下變頻模塊與FPGA控制器連接，在FPGA控制器的控制下可工作于三種不同的模式，包括1)窄帶并行模式η個可編程數字下變頻器1 η獨立并行工作，形成η個數字下 變頻通道1 η，如圖3 (a)所示。2)正交聯合模式每兩個可編程數字下變頻器聯合工作，形成η/2個數字下變頻 通道，如圖3(b)所示，同一數字下變頻通道中，一數字下變頻器輸出正交解調后復數數據 的實部，而另一數字下變頻器輸出復數數據的虛部。如圖3(b)所示，可編程數字下變頻器 1、2組成數字下變頻通道1，可編程數字下變頻器3、4組成數字下變頻通道2，依次類推，可 編程數字下變頻器η-1、η組成數字下變頻通道η/2。在正交聯合模式下，基帶處理帶寬是 窄帶并行模式的2倍。3)正交交替聯合模式每四個可編程數字下變頻器聯合工作，形成η/4個數字下 變頻通道，如圖3(c)所示，數字下變頻通道1由數字下變頻器1 4組成，數字下變頻器1 和數字下變頻器2分別輸出偶時間輸入信號經正交解調后復數數據的實部和虛部，數字下 變頻器3和數字下變頻器4分別輸出奇時間輸入信號經正交解調后復數數據的實部和虛 部。數字下變頻通道2 η/4的組成依次類推。在這種工作模式下，基帶處理帶寬是窄帶 并行模式的4倍；圖4是信號采集通道與數字下變頻通道之間的連接示意圖。mXn路開關矩陣與數字下變頻模塊連接，用于控制每種工作模式下信號采集模塊 中m路獨立的信號采集通道與數字下變頻模塊中的g個數字下變頻通道的連接關系，窄帶 并行模式g = n，正交聯合模式g = n/2，正交交替聯合模式g = η/4。在同一時刻，調節 開關矩陣，可使得每個數字下變頻通道任意選擇一個信號采集通道作為其信號源輸入。如 圖4所示；這樣，m路獨立的信號采集通道與數字下變頻模塊中的g個數字下變頻通道可進
6行任意的配對連接信號采集通道1與下變頻通道i連接，i = l,2,..., g，信號采集通道 2與下變頻通道j連接，j = 1，2，. . .，g，且j乒i，信號采集通道m與下變頻通道k連接，k =1，2，. . .，g，且k興i，j，其他信號采集通道與數字下變頻模塊中數字下變頻通道的連接 關系依次類推。圖5是本發明多通道數字下變頻裝置的一種具體實施方式
的原理框圖。在本實施例中，如圖5所示，多通道數字下變頻裝置包括信號采集模塊1、開關矩 陣2、數字下變頻模塊3、FPGA數字信號處理模塊4、FPGA控制器5、FIFO存儲器6、通信接 口模塊7以及上位機8，FPGA數字信號處理模塊4和FPGA控制器5通過通信接口模塊7與 上位機8進行通信。在本實施例中，信號采集模塊1由4個獨立的信號采集通道組成，標號從上到下依 次為CHI、CH2、CH3、CH4，數字下變頻模塊由16個可編程數字下變頻器組成，標號從上到下
依次為1、2、3........15,16 ；每個可編程數字下變頻器內部存在若干個寄存器，稱為內部
寄存器。內部寄存器包括目標參數寄存器和交替時間寄存器(SAMPLE_REG)，如圖6所示。 目標參數寄存器包括數控振蕩器NCO參數寄存器、數字抽取器參數寄存器以及低通濾波器 參數寄存器等，數字下變頻器根據這些寄存器的參數值執行相應的數字下變頻工作；交替 時間寄存器(SAMPLE_REG)確定數字下變頻器處理的時間序列方式，假設經過ADC采樣后輸 入到數字下變頻器的數據序列為f = {x
, x[l], x[2], x[3], x[4], . . . , x[i], . . . }則當SAMPLE_REG = 0時，數字下變頻器將對該序列進行數字下變頻處理；當 SAMPLE_REG = 1時，數字下變頻器將對該序列的偶次項，即對Π = {χ
,χ[2],χ[4],χ[6],χ[8],. · ·，x[2i]，· · · }進行數字下變頻處理；當SAMPLE_REG = 2時，數字下變頻器將對該序列的奇次項， 即對f2 = {χ [1]，χ [3]，χ [5]，χ [7]，χ [9]，· · ·，χ [2 +1]，· · · }進行數字下變頻處理；在本實施例中，FPGA控制器5對數字下變頻器的邏輯控制過程是這樣實現的每 個數字下變頻器內部寄存器與一個目標地址一一對應，FPGA控制器5將數字下變頻器的數 據總線端口和地址總線端口分別和通信接口模塊7的數據總線和地址總線相連接；每當需 要對數字下變頻器進行寫操作時，上位機8就會通過通信接口模塊7向FPGA控制器5發送 一個寫使能命令，而FPGA控制器5就會立即根據數字下變頻器的寫操作控制時序，將通信 接口模塊7的地址總線上的數據寫入到內部寄存器；其中，FPGA控制器5將控制命令寫入 數字下變頻器內部寄存器的過程稱為寄存器配置。在本實施例中，首先，FPGA控制器5根據接收到的數字下變頻模塊工作模式選擇 命令，確定數字下變頻模塊3中的通道工作模式，配置過程描述如下當工作在窄帶并行模 式時，十六個數字下變頻器獨立并行工作，形成十六個并行數字下變頻通道，配置每個數字 下變頻器的交替時間寄存器(SAMPLE_REG)值為0 ；當工作在正交聯合模式時，每兩個數字 下變頻器聯合工作，形成八個并行數字下變頻通道，即1、2聯合為第一個通道，3、4聯合為
第二個通道，......，15、16聯合為第八個通道。配置每個數字下變頻通道中的兩個數字下
變頻器的數控振蕩器NCO輸出的正交混頻信號間有π/2的相位偏移，配置所有數字下變頻器的交替時間寄存器(SAMPLE_REG)值為0 ；當工作在正交交替聯合模式時，每四個數字 下變頻器聯合工作，形成四個并行數字下變頻通道，即1、2、3、4聯合為第一個通道，5、6、7、 8聯合為第二個通道，9、10、11、12聯合為第三個通道，13、14、15、16聯合為第四個通道。配 置每個通道中的數字下變頻器1、2的數控振蕩器NCO輸出的正交混頻信號間有的相 位偏移，配置數字下變頻器3、4的數控振蕩器NCO輸出的正交混頻信號間有π /2的相位偏 移，配置數字下變頻器1、2的交替時間寄存器(SAMPLE_REG)值為1，配置數字下變頻器3、4 的交替時間寄存器(SAMPLE_REG)值為2。然后，，FPGA控制器5接收來自上位機8的開關矩陣控制命令，對開關矩陣2的輸 入輸出連接狀態進行切換和調整，實現信號采集模塊1中的4個信號采集通道與數字下變 頻模塊3中的數字下變頻通道之間相應的配對連接；最后，FPGA邏輯控制電路5對每個數字下變頻器內部寄存器中目標參數寄存器進 行配置，使各個數字下變頻器按照用戶設置工作。在本實施例中，為了使數字下變頻模塊3中各個通道輸出的基帶采樣數據位寬與 FIFO數據總線位寬相匹配，FPGA數字信號處理電路4將對這些基帶數字數據進行相應的位 寬處理，并將其傳送至后續FIFO存儲器6中進行緩存；在本實施例中，為了解決信號采集模塊1的采集數據速率難以同通信接口模塊7 數據傳輸速率相匹配的問題，利用FIFO存儲器6作數據緩存，將經過FPGA處理后的基帶采 樣數據進行存儲，然后再由通信接口模塊7，發送至上位機8。在實際應用中，用戶可根據自身需求選擇一個信號采集通道或多個信號采集通 道，選擇向多個信號采集通道輸入同一數字中頻信號或是不同的數字中頻信號，選擇數字 下變頻模塊的工作模式以及信號采集通道與數字下變頻通道的配對連接關系，以完成特 定功能。比如選擇向一路信號采集通道輸入某一未知數字中頻信號，設置數字下變頻模 塊工作在窄帶并行模式下，調節開關矩陣，使這一信號采集通道與十六個可編程數字下 變頻器同時配對連接，并對十六數字下變頻器目標參數寄存器進行獨立配置，可同時獲 得經過十六種不同數字下變頻參數處理后的基帶信息，極大地提高了對該未知數字中頻 信號的檢測能力。選擇向四路信號采集通道同時輸入四路未知數字中頻信號，設置數字 下變頻模塊工作在窄帶并行模式下，調節開關矩陣，使四路信號采集通道分別與a、b、c、 d(a+b+c+d^ 16)個數字下變頻通道同時配對連接，并對十六數字下變頻器目標參數寄存 器進行獨立配置，則可同時分別獲得經過a、b、c、d種不同數字下變頻指標處理后的基帶信 息，易于同時檢測出該四路未知數字中頻信號。選擇向一路信號采集通道輸入某一已知數字中頻信號，或向多路信號采集通道輸 入多路已知數字中頻信號，設置數字下變頻模塊3工作在正交聯合模式和正交交替聯合模 式下時，可對這些輸入信號進行2倍和4倍基帶處理帶寬的數字下變頻處理，能夠獲得更加 豐富的基帶信息，有助于用戶進行后續數據處理；本發明可以構建成高速實時數據采集系 統，可廣泛應用于雷達、通信信號處理等領域。盡管上面對本發明說明性的具體實施方式
進行了描述，以便于本技術領的技術人 員理解本發明，但應該清楚，本發明不限于具體實施方式
的范圍，對本技術領域的普通技術 人員來講，只要各種變化在所附的權利要求限定和確定的本發明的精神和范圍內，這些變 化是顯而易見的，一切利用本發明構思的發明創造均在保護之列。
權利要求
一種多通道數字下變頻裝置，包括一信號采集模塊，由m路獨立的信號采集通道組成，每路信號采集通道包括模擬信號調理電路和模數轉換器，用于對多路模擬中頻信號進行調理以及數字化，得到m路采樣數據，其中，信號采集通道路數m≥2；其特征在于，還包括一m×n路開關矩陣，其m路輸入與信號采集模塊輸出的m路采樣數據連接，用于對m路采樣數據進行選擇，使任意一路采樣數據與開關矩陣n路輸出的任何一路或多路連接，其中，開關矩陣輸出路數n＝4m；一數字下變頻模塊，由n個可編程數字下變頻器組成，n個可編程數字下變頻器的輸入分別與開關矩陣n路輸出相連，每個可編程數字下變頻器對輸入到該數字下變頻器的采樣數據進行正交解調、數字抽取和低通濾波處理；一FPGA控制器，作為主控芯片接收上位機的控制命令，通過命令解析與分發實現三種控制第一，控制數字下變頻模塊，確定數字下變頻模塊的工作模式1)、窄帶并行模式n個可編程數字下變頻器獨立并行工作，形成n個數字下變頻通道；2)、正交聯合模式每兩個可編程數字下變頻器聯合工作，形成n/2個數字下變頻通道，同一數字下變頻通道中，一數字下變頻器輸出正交解調后復數數據的實部，而另一數字下變頻器輸出復數數據的虛部，在這種工作模式下，基帶處理帶寬是窄帶并行模式的2倍；3)、正交交替聯合模式每四個可編程數字下變頻器聯合工作，形成n/4個數字下變頻通道，同一數字下變頻通道中，兩個數字下變頻器分別輸出偶時間輸入信號經正交解調后復數數據的實部和虛部，另外兩個數字下變頻器分別輸出奇時間輸入信號經正交解調后復數數據的實部和虛部，在這種工作模式下，基帶處理帶寬是窄帶并行模式的4倍；第二，控制m×n路開關矩陣的輸入輸出連接狀態，進而完成m路信號采集通道與數字下變頻通道的配對連接，使其按照不同下變頻工作模式進行解調；第三，控制每一個數字下變頻器，將數控振蕩器的指標參數、數字抽取器的指標參數以及低通濾波器的指標參數寫入對應的內部寄存器，使每個數字下變頻器獨立可編程。
2.根據權利要求1所述的多通道數字下變頻裝置，其特征在于，所述的內部寄存器包 括目標參數寄存器和交替時間寄存器；目標參數寄存器包括數控振蕩器NCO參數寄存器、數字抽取器參數寄存器以及低通濾 波器參數寄存器等，數字下變頻器根據這些寄存器的參數值執行相應的數字下變頻工作； 交替時間寄存器確定數字下變頻器處理的時間序列方式，輸入到數字下變頻器的數據序列 為f = {x
, x[l], x[2], x[3], x[4], . . . , x[i], . . . }則當交替時間寄存器SAMPLE_REG = 0時，數字下變頻器將對該序列進行數字下變頻處理；當交替時間寄存器SAMPLE_REG = 1時，數字下變頻器將對該序列的偶次項，即對f\ = 刷，χ [2]，χ [4]，χ [6]，χ [8]，· · ·，χ [2i]，· · · }進行數字下變頻處理；當SAMPLE_REG = 2時，數字下變頻器將對該序列的奇次項，即對f2 = {χ[1], χ[3], χ [5]，χ [7]，χ [9]，. . .，χ [2i+l]，. . . }進行數字下變頻處理；當工作在窄帶并行模式時，η個數字下變頻器獨立并行工作，形成η個并行數字下變頻 通道，配置每個數字下變頻器的交替時間寄存器SAMPLE_REG值為0 ；當工作在正交聯合模式時，每兩個數字下變頻器聯合工作，形成η/2個并行數字下變 頻通道；配置每個數字下變頻通道中的兩個數字下變頻器的數控振蕩器輸出的正交混頻信 號間有η /2的相位偏移，配置所有數字下變頻器的交替時間寄存器SAMPLE_REG值為0 ；當工作在正交交替聯合模式時，每四個數字下變頻器聯合工作，形成四個并行數字下 變頻通道；配置每個通道中的前兩個數字下變頻器的數控振蕩器輸出的正交混頻信號間有 η/2的相位偏移，配置后兩個數字下變頻器的數控振蕩器輸出的正交混頻信號間有η/2 的相位偏移，配置前兩個數字下變頻器的交替時間寄存器SAMPLE_REG值為1，配置后兩個 數字下變頻器的交替時間寄存器SAMPLE_REG值為2。
全文摘要
本發明公開了一種多通道數字下變頻裝置，包括信號采集模塊、m×n路開關矩陣、數字下變頻模塊、FPGA控制器，FPGA控制器控制第一，控制數字下變頻模塊，確定數字下變頻模塊的工作模式窄帶并行模式、正交聯合模式、正交交替聯合模式；第二，控制m×n路開關矩陣的輸入輸出連接狀態，進而完成m路信號采集通道與數字下變頻通道的配對連接，使其按照不同下變頻工作模式進行解調；第三，控制每一個數字下變頻器，將數控振蕩器的指標參數、數字抽取器的指標參數以及低通濾波器的指標參數寫入對應的內部寄存器，使每個數字下變頻器獨立可編程。本發明提供的數字下變頻裝置在同一時刻可以對多路數字中頻信號進行多種帶寬、多種指標參數的數字下變頻處理，實時性能更佳。
文檔編號H03D7/16GK101977021SQ20101051604
公開日2011年2月16日 申請日期2010年10月22日 優先權日2010年10月22日
發明者劉濤, 李京桓, 王志剛, 王猛 申請人:電子科技大學