專利名稱：一種寬帶接收數字前端處理方法
技術領域：
本發明屬于雷達接收技術領域，特別涉及寬帶信號接收下變頻和處理。本發明還 涉及用于無線通信的相關寬帶信號接收處理技術。
背景技術：
軟件無線電思想是20世紀90年代以后出現的一種全新的設計思想，其核心是在 通用的通信平臺上加載不同的通信軟件，以實現不同的通信方式間的轉換。理想的軟件無 線電平臺是對天線接收到的模擬信號經過放大后直接采樣，實現完全的可編程性。其后所 有的信號處理，包括下變頻混頻，帶通濾波，載波提取，IQ解調等都在其后的DSP\FPGA芯片 中處理。目前，軟件無線電最終的公認標準還未形成，具體實現時還需根據實際技術條件對 其結構進行適當調整。在接收信號數字化、軟件化的實現中，數字下變頻起著重要的作用。傳統數字下變 頻大多采用專用芯片，其功能大部分已經固化，兼容性差。由于FPGA具有運算速度快、易于 編程等優點，使用FPGA設計數字下變頻器的方式逐漸被采用。
發明內容
為了實現寬帶數字接收，本發明提供了一種基于FPGA的寬帶數字中頻信號下變 頻算法。將天線接收到的整個工作頻段分為η段進行混頻，得到的寬帶中頻信號。算法根據 當前頻率碼選擇相應的頻段，控制數字下變頻器對寬帶中頻信號進行數字下變頻處理，得 到信號的載波。下面通過前端及AD采樣、頻譜搬移、抽取和濾波三個遞進流程(參見圖1)對 此算法進行詳細說明一.前端及AD采樣一路接收到的射頻信號x(t)經過隔離、數控衰 減、低噪放后進行功分，產生η路信號分別進行混頻。選擇第一路信號與F(I)本振混頻，第 二路信號與F(2)= F(I)+ 80MHz本振混頻，以此類推，第η路與F(2)= F(I)+ ηΧ80ΜΗζ進行 混頻。各路混頻后的信號經補償、放大后送至帶通濾波器后輸出Xl(t)，X2(t)…Xn(t)(中 心頻率F3=F2+F1，帶寬80MHz)，帶通濾波器輸出的信號進入AD進行采樣，采樣速率為F1， 得到采樣產生數據速率為F1，中心頻率為F2，帶寬80MHz的數字中頻信號Xl (η)，X2 (η)… Xn (η)。各個頻段的中頻信號分別經過采樣后送入FPGA進行處理。二.頻譜搬移
采樣后送入FPGA的信號是中心頻率為F2，帶寬80MHz的數字中頻信號，在FPGA 內部，首先通過系統得到當前射頻信號的頻率，根據此頻率所在的頻段選擇信號所在的DA 輸入Xn(η)送入數據處理通道，為Χ(η)。在數據處理通道中要先把此信號進行數字下變 頻到基帶進行處理。采用數字控制振蕩器(DDS)產生正交的兩路數字本振Cos(WOn)和 sin (wOn)，根據系統得到的當前信號頻率碼，控制DDS產生與其一致的數字本振。DA輸入的 信號X (η)與DDS產生的正交數字本振cos (wOn)和sin(wOn)分別相乘，即可把X (η)的頻 譜搬移到零中頻，并進行正交分解得到I、Q兩路正交的基帶信號。三.抽取和濾波頻譜搬移后得到的信號的數據流的速率為F1。在寬帶接收時，AD用高速率采樣。 為了降低碼速率，減輕信號處理壓力，本發明對I、Q信號分別進行了降速處理。這里采用積 分梳狀濾波器(CIC)對基帶信號進行M倍抽取濾波，得到速率為Fl/Μ的I、Q基帶信號。再 使用FIR低通濾波器對信號分別進行補償濾波，即能夠獲得完整信號。后面對I、Q基帶信 號進行處理，可以實現多種調制方式的信號解調。綜上所述，由于采用了上述技術方案，本發明的有益效果是本發明的創新之處在 于，接收到的射頻信號經過混頻得到寬帶中頻信號后，就可以通過數字處理的方式得到此 寬帶中頻信號的基帶信息。本發明主要用于IFF，ATC功能接收功能，同時適用于其他基于 二次雷達的通信系統和射頻信號接收系統，特別適用于多種調制方式共存的跳頻二次雷達 通信系統寬帶接收機的實現。
本發明將通過例子并參照附圖的方式說明，其中
圖1是以把射頻信號分成兩路處理為例說明該算法處理流程圖。圖2是下面實例處理過程中信號速率和帶寬示意圖。
具體實施例方式本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥 的特征和/或步驟以外，均可以以任何方式組合。本說明書(包括任何附加權利要求、摘要和附圖)中公開的任一特征，除非特別敘 述，均可被其他等效或具有類似目的的替代特征加以替換。即，除非特別敘述，每個特征只 是一系列等效或類似特征中的一個例子而已。天線接收到lOOOMHz-1160MHz的射頻信號，需要分成兩路進行接收。功分后一路 與1315MHz本振混頻，另一路信號與1395MHz本振混頻，可以得到中頻為275MHz帶寬為 80MHz的中頻信號。此信號經過ADC 220MHz采樣，得到中頻55MHz帶寬為80MHz的信號，此 信號與DDS輸出的本振信號混頻，即可得到零中頻信號，再經過CIC抽取濾波和FIR低通濾 波，即可得到基帶IQ信號，進行基帶信號處理。此系統中如果射頻信號當前頻率為1010MHz，則選擇其與1315MHz本振混頻，得到 中頻信號為305 MHz J^lADC 220MHz采樣后得到的數字中頻是85MHz。進入FPGA后，根 據當前頻率碼控制DDS產生85MHz的數字本振，與輸入的數字中頻混頻后得到零中頻信號。 經過11倍CIC抽取，得到速率為20MHz的I/Q信號。本發明并不局限于前述的具體實施方式
。本發明擴展到任何在本說明書中披露的 新特征或任何新的組合，以及披露的任一新的方法或過程的步驟或任何新的組合。
權利要求
一種寬帶接收數字前端處理方法，包括以下步驟第一步，接收到的射頻信號功分成n路，每一路分別進行混頻，各路之間混頻的頻率相差80MHz；之后分別經過處理進入AD進行采樣，采樣頻率為F1，各路均產生中心頻率為F2、帶寬80MHz的數字中頻信號，送入FPGA進行處理；第二步，根據系統的當前信號頻率碼選擇對應的AD輸入，并控制DDS產生與此AD采樣得到的信號頻譜一致的正交數字本振，AD輸入的信號與DDS產生的正交數字本振分別相乘后把頻譜搬移到零中頻，并進行正交分解得到I、Q兩路正交的基帶信號；第三步，頻譜搬移后得到的信號數據流的速率為F1，采用CIC抽取濾波器對此信號進行M倍抽取濾波，得到速率為F1/M的I、Q基帶信號，再使用FIR低通濾波器對該基帶信號信號分別進行補償濾波。
全文摘要
本發明公開了一種寬帶接收數字前端處理方法，包括以下步驟第一步，接收到的射頻信號功分成n路，每一路分別進行混頻，各路之間混頻的頻率相差80MHz；之后分別經過處理進入AD進行采樣，采樣頻率為F1，各路均產生中心頻率為F2、帶寬80MHz的數字中頻信號，送入FPGA進行處理；第二步，根據系統的當前信號頻率碼選擇對應的AD輸入，并控制DDS產生與此AD采樣得到的信號頻譜一致的正交數字本振，AD輸入的信號與DDS產生的正交數字本振分別相乘后把頻譜搬移到零中頻，并進行正交分解得到I、Q兩路正交的基帶信號；第三步，頻譜搬移后得到的信號數據流的速率為F1，采用CIC抽取濾波器對此信號進行M倍抽取濾波，得到速率為F1/M的I、Q基帶信號，再使用FIR低通濾波器對該基帶信號信號分別進行補償濾波。
文檔編號H03D7/00GK101908858SQ20101023588
公開日2010年12月8日 申請日期2010年7月26日 優先權日2010年7月26日
發明者王雙陸, 王延芳, 黃衛 申請人:四川九洲電器集團有限責任公司