專利名稱：數字邏輯電路及制造方法
技術領域：
本發明是關于一種數字邏輯電路，特別是一種用于特殊應用集成電路 (Application-Specific Integrated Circuit)的數字邏輯電路。
背景技術：
隨著半導體技術的提升，每一電腦運算元件所包含的電晶體越來越多，而該電腦運算元件的尺寸因此隨之減少。特別是原本大到需要設置于單一電路板的運算系統 (System on Board)也因元件(如中央處理器或記憶體等元件)尺寸上的縮小而逐漸可以容納到單一芯片之中，而使得市面上具有越來越多具有單一系統功能的系統單芯片(System on Chip)。因系統單芯片相較于需占據整個電路板的運算系統具有較低成本、高運算效率及低耗電的優點，故系統單芯片的市占率與日俱增。系統單芯片因其小尺寸及低成本而具有相當多的使用可能性，其中系統單芯片包含一種可根據特定客戶要求和特定電子系統的需要而特別設計的特殊應用集成電路(Application-specific integratedcircuit, ASIC)。特殊應用集成電路根據客戶的要求而具有其特定運算功能，而在目前的半導體領域中，特殊應用集成電路是使用電子設計自動化(Electronic DesignAutomation)軟件來將整個特殊應用集成電路分解成復數個具有不同邏輯計算功能(AND、0R、X0R或XN0R)的邏輯元件。上述電子設計自動化軟件之后再根據客戶在運算功能方面的要求及特殊應用集成電路的尺寸限制等條件將邏輯元件分布于特殊應用集成電路的不同位置。圖1所示為特殊應用集成電路的示意圖。本發明數字邏輯電路10包含電壓軌11、 接地軌12及復數邏輯電路軌20，其中電壓軌11及接地軌12是用于提供電力信號。如圖1 所示，邏輯電路軌20同時分別連接電壓軌11及接地軌12。邏輯電路軌20包含邏輯單元 30以及輔助單元40，其中邏輯單元30與輔助單元40相互并排。邏輯單元30是為實際用于計算以提供邏輯計算功能的元件。通常在電子設計自動化軟件的布局下，至少部分邏輯電路軌20不完全由邏輯單元30所組成，以達成運算功能方面的要求。此外，邏輯單元30 可能因設計上及電路連接上的需要而分布于邏輯電路軌20的不同部分，且邏輯單元30之間具有形成斷路的空隙。圖1所示的輔助單元40是用于填補上述邏輯單元30間的空隙以將邏輯單元30 同時電連接于電壓軌11或接地軌12。如圖1所示，邏輯單元30包含邏輯電壓端31及邏輯接地端32，而輔助單元40包含輔助電壓端41及輔助接地端42。所有邏輯單元30是通過邏輯電壓端31及輔助電壓端32間的接觸來進一步電連接于電壓軌11 ；同樣地，邏輯單元 30是通過邏輯接地端32及輔助接地端42間的接觸來電連接于接地軌12，以分別與電壓軌 11及接地軌12建立電力信號傳輸的回圈。然而，半導體技術的提升不僅使得數字邏輯電路10所包含的邏輯單元30越來越多，也同時使得邏輯單元30所包含的電晶體數目越來越多。電晶體之間的連接關系越來越復雜，而邏輯單元30的電阻亦隨之增加并造成數字邏輯電路10過高的問題。電阻過高的問題將影響到邏輯單元30的反應時間以及其對應邏輯電路軌20的整體運算效率。此外，邏輯電壓端31及邏輯接地端32的寬度50及整體尺寸因整體設計上的需求而有所限制。因此如何在保持邏輯單元30的整體尺寸下降低邏輯電路軌20的整體電阻是目前半導體技術
的重要課題之一。
發明內容
本發明的目的為提供一種數字邏輯電路，具有較低的整體電阻以及較低的反應時間。本發明的另一目的在于提供一種數字邏輯電路的制造方法，用于減低數字邏輯電路的電壓軌與接地軌電阻以提升數字邏輯電路的反應時間。本發明的數字邏輯電路包含電壓軌、接地軌以及復數邏輯電路軌，其中邏輯電路軌是位于電壓軌及接地軌之間并分別電連接于電壓軌及接地軌。邏輯電路軌包含并排及同時電連接于電壓軌以及接地軌的邏輯單元以及輔助單元。邏輯單元及輔助單元分別包含邏輯電壓端和輔助電壓端，其中兩種電壓端是以串連方式形成一同時電連接于電壓軌的電壓導電條。同樣地，邏輯單元及輔助單元所分別包含的邏輯接地端和輔助接地端以串連方式形成電連接于接地軌的接地導電條。如此一來，邏輯單元可通過上述電壓導電條及接地導電條來電連接于電壓軌以及接地軌以接收電力信號。本發明的輔助電壓端的寬度大于邏輯電壓端的寬度，且輔助接地端的寬度同樣大于邏輯接地端的寬度。如此一來，邏輯電壓端及輔助電壓端所形成的電導體及邏輯接地端及輔助接地端所形成的電導體具有較高的平均切面面積以及較低的整體電阻。通過上述設計，邏輯電路軌及整體數字邏輯電路可具有較低的反應時間及較高的運算效率。
圖1所示為已知數字邏輯電路的示意圖2所示為本發明數字邏輯電路的示意圖3所示為圖2所示數字邏輯電路的變化實施例；
圖4所示為本發明數字邏輯電路的制造方法的流程圖；以及
圖5所示為圖4所示制造方法的變化實施例。
主要元件符號說明
100數字邏輯電路400邏輯單元
200電壓軌401電晶體區
210接地軌410邏輯電壓端
300邏輯電路軌420邏輯接地端
500輔助單元710接地導電條
510輔助電壓端800第一寬度
520輔助接地端810第二寬度
530空白區10
600電容
700電壓導電條
具體實施例方式本發明是關于一種數字邏輯電路以及該數字邏輯電路的制造方法，其中本發明通過改變數字邏輯電路所包含元件中不同部分間的寬度比值，以改變數字邏輯電路的整體電阻并提升數字邏輯電路的整體反應時間。圖2所示為本發明數字邏輯電路100的示意圖。數字邏輯電路100包含電壓軌 200、接地軌210及復數邏輯電路軌300，其中邏輯電路軌300是以并排方式排列于電壓軌 200及接地軌210之間。此外，本實施例的邏輯電路軌300包含復數邏輯單元400及復數輔助單元500，其中邏輯單元400及輔助單元500具有相異尺寸并以并排方式排列組成對應邏輯電路軌300。在本實施例中，邏輯單元400包含由復數相互電連接的電晶體所組成的電晶體區401，其中每一邏輯單元400用以提供如AND、OR、NOT、NAND, NOR、XOR等布林邏輯 (Boolean Logic)計算功能或正反器(Flipflop)或存鎖器(Latch)等資料儲存功能。在本實施例中，邏輯單元400具有相同寬度但是因使用電晶體數目及電晶體間連接關系的不同而具有不同尺寸，但不限于此；在不同實施例中，具有相同尺寸的邏輯單元400亦可具有不同功能。換言之，邏輯單元400的尺寸與其功能并無直接關系。在圖2所示的實施例中，每一數字邏輯電路100是由電子設計自動化(Electronic Design Automation)軟件根據功能以及性能(如耗電)等要求而設置于電壓軌200及接地軌210之間特定的位置。本實施例的邏輯電路軌300可能因空間、線路連接及其他因素的限制，而未以邏輯單元400來完全填滿空間，因此邏輯單元400之間將具有空隙。此時輔助單元500則被設置于邏輯單元400間的空隙以串連相鄰的邏輯單元400并將邏輯單元400 電連接于電壓軌200和接地軌210。邏輯單元400具有金屬連接層(未繪示)，用于根據電晶體間的連接關系將電晶體相互電性連接，其中本實施例的邏輯單元400僅具有單層金屬連接層，但不限于此；在不同實施例中，邏輯單元400亦可因功能上的要求及電晶體間的連接關系而具有其他金屬連接層數。在圖2所示實施例的放大圖中，邏輯單元400包含邏輯電壓端410及邏輯接地端 420，分別電連接于電壓軌200以及接地軌210。輔助單元500則包含輔助電壓端510及輔助接地端520。相鄰的邏輯電壓端410以及輔助電壓端510電性連接并同時電連接位于邏輯電路軌300 —端的電壓軌200。換言之，邏輯電壓端410與輔助電壓端510形成一串連的電壓導電條700。同樣地，相鄰的邏輯接地端420以及輔助接地端520相互電性連接并同時電連接于邏輯電路軌300另一端的接地軌210。通過此設計，所有邏輯單元400信號將可連接于電壓軌200及接地軌210并接收電力信號。邏輯接地端420及輔助接地端520亦由此形成串連的接地導電條710。 此外，在本實施例中，對應輔助電壓端510及輔助接地端520之間并未電連接。換言之，輔助單元500中位于輔助電壓端510及輔助接地端520之間的部分為空白區530。在本實施例中，空白區530與輔助電壓端510的第二寬度810或輔助接地端530的第二寬度 810間的寬度比值較佳為2. 5，但不限于此；在不同實施例中，空白區530與輔助電壓端510 或輔助接地端520間的比值可根據設計或邏輯電路軌300整體電阻的要求而有所改變。
如圖2所示，邏輯電壓端410實質上具有相同的第一寬度800，且輔助電壓端510 的第二寬度810大于邏輯電壓端410的第一寬度800 ；換言之，輔助電壓端510與邏輯電壓端410之間寬度的第一比值大于1。此外，輔助接地端520的第二寬度810大于邏輯接地端 420的第一寬度800，因此輔助接地端520與邏輯接地端420之間的寬度的第二比值亦大于 1。上述輔助電壓端510在第二寬度上的增加不僅提升輔助電壓端510的截面面積，也同時減低輔助電壓端510的整體電阻，也因此減低輔助電壓端510及邏輯電壓端410所形成電壓導電條700的整體電阻。同樣地，上述輔助接地端520在第二寬度810上的增加亦減低了自身電阻以及輔助接地端520和邏輯接地端420所形成接地導電條710的整體電阻。此外，由于電壓導電條700及接地導電條710是邏輯電路軌300的一部分，因此上述電壓導電條700及接地導電條710的電阻下降不僅將減少邏輯電路軌300的整體電阻，并可同時提升邏輯電路軌300的整體反應時間及數字邏輯電路100的整體運算效率。此外，在本實施例中，輔助電壓端510及輔助接地端520實質上可具有相同的第二寬度810，但不限于此； 在不同實施例中，輔助電壓端510及輔助接地端520亦可具有相異寬度以配合系統對負載的要求。圖3所示為圖2所示數字邏輯電路100的變化實施例。如圖3所示，輔助單元500 另包含一電容600，設置于輔助電壓端510及輔助接地端520之間。在本實施例中，由電壓軌200及接地軌210所提供的電力或信號可能包含著噪聲(Noise)，因此電容600同時電連接于輔助電壓端510及輔助接地端520以過濾掉通過電壓導電條700及接地導電條710的電力信號中的噪聲以減少噪聲對數字邏輯電路100的干擾。在本實施例中，電容600是一 MOS電容，但不限于此；在不同實施例中，電容600亦包含其他不同種類的電容元件。此夕卜， 本發明輔助電壓端510及輔助接地端520寬度可根據電容600的尺寸而改變，因此不限于圖3所示的實施例。圖4所示為本發明數字邏輯電路的制造方法的流程圖。如圖4所示，制造方法包含步驟900，提供包含至少一個邏輯單元及至少一個輔助單元的邏輯電路軌。在本實施例中，邏輯電路軌的兩端分別電連接于電壓軌及接地軌以獲得電力信號。邏輯電路軌所包含的邏輯單元用于執行特定邏輯運算功能(如AND、OR、NOT、NAND, NOR、M)R)，其中每一特定邏輯運算功能有著不同的實現方式。舉例來說，同樣用于進行AND運算的邏輯單元可能因其包含電晶體數目及電晶體之間連接關系的不同而具有相異的尺寸或面積。此外，本實施例的邏輯電路軌具有固定長度；然而，由于電子設計自動化軟件的選擇，邏輯電路軌非完全由邏輯單元所組成，故部分邏輯單元間因具有空隙而與電壓軌及接地軌斷開。如此一來，邏輯單元將因空隙所形成的斷路而無法自電壓軌及接地軌獲得電力信號。本實施例的輔助單元則是用于填補邏輯單元間的空隙并同時將所有邏輯單元同時電連接于電壓軌及接地軌。在圖4所示，制造方法包含步驟S910，將邏輯單元的邏輯電壓端及輔助單元的輔助電壓端同時電連接于電壓軌以及步驟S920，將邏輯單元的邏輯接地端及輔助單元的輔助接地端同時電連接于接地軌。在本實施例中，邏輯電壓端及輔助電壓端形成串連并電連接于電壓軌的電壓導電條。邏輯接地端及輔助接地端形成一個串連的接地導電條。邏輯單元是通過電壓導電條與接地導地條分別電連接于電壓軌及接地軌并建立取得電力信號的回圈。在本實施例中，輔助電壓端的第二寬度大于邏輯電壓端的第一寬度(在此請參照圖2)，其中相較于現有技術中具有統一寬度的電壓導電條，本實施例兩電壓端所共同形成的電壓導電條相較于具有較高的平均切面面積，亦因此電壓導電條具有較低的整體電阻。同樣地，輔助接地端的第二寬度大于邏輯接地端的第一寬度，因此相較于現有技術中具有同一寬度的接地導電條，本實施例兩接地端所共同形成的接地導電條相較于現有技術具有較高的切面面積及較低的整體電阻。由此可見，通過增加輔助電壓端及輔助接地端的寬度， 邏輯電路軌不僅具有較低的整體電阻并可因此具有較低的整體反應時間及較高邏輯運算效率。此外，本實施例的輔助電壓端及輔助接地端間具有空白區，用以將輔助電壓端電性隔絕于輔助接地端，但不限于此；在圖5所示的實施例中，制造方法另包含步驟S1000，將電容同時電連接于該輔助電壓端及該輔助接地端。在圖5所示的實施例中，電容用于提高電壓軌及接地軌所提供電力的穩定度，但不限于此。雖然前述的描述及圖示已揭示本發明的較佳實施例，必須了解到各種增添、許多修改和取代可能使用于本發明較佳實施例，而不會脫離如所附權利要求書所界定的本發明原理的精神及范圍。本領域技術人員將可體會本發明可能使用于很多形式、結構、布置、比值、材料、元件和組件的修改。因此，本文于此所揭示的實施例及所有觀點，應被視為用以說明本發明，而非用以限制本發明。本發明的范圍應由后附權利要求書所界定，并涵蓋其合法等同替代物，并不限于先前的描述。
權利要求
1.一種數字邏輯電路，包含 一電壓軌；一接地軌；復數邏輯電路軌，其中每一該邏輯電路軌分別電連接于該電壓軌及該接地軌，該邏輯電路軌包含至少一邏輯單元，其中該邏輯單元包含一邏輯電壓端及一邏輯接地端，分別電連接于該電壓軌及該接地軌；以及至少一輔助單元，其中該輔助單元包含一輔助電壓端及一輔助接地端，分別電連接于該電壓軌及該接地軌；其中該邏輯單元及該輔助單元為并排，該輔助電壓端與該邏輯電壓端間的一第一寬度比值及該輔助接地端與該電阻接地端間的一第二寬度至少其中之一比值大于1。
2.如權利要求1所述的數字邏輯電路，其中該輔助單元進一步包含一空白區，位于該輔助電壓端及該輔助接地端之間。
3.如權利要求1所述的數字邏輯電路，其中該輔助電壓端的寬度與該輔助接地端的寬度不相同。
4.如權利要求1所述的數字邏輯電路，其中該輔助單元包含一電容，設置于該輔助電壓端及該輔助接地端之間，該電容同時電連接于該輔助電壓端及該輔助接地端。
5 一種數字邏輯電路的制造方法，包含下列步驟提供一邏輯電路軌，包含至少一邏輯單元及至少一輔助單元； 將該邏輯單元的一邏輯電壓端及該輔助單元的一輔助電壓端同時電連接于一電壓軌；以及將該邏輯單元的一邏輯接地端及該輔助單元的一輔助接地端同時電連接于一接地軌；其中，該輔助電壓端與該邏輯電壓端間的一第一寬度比值大于1，該輔助接地端與該電阻接地端間的一第二寬度比值大于1。
6.如權利要求5所述的數字邏輯電路，進一步包含于該輔助電壓端及該輔助接地端之間形成一空白區。
7.如權利要求5所述的數字邏輯電路，進一步包含將一電容同時電連接于該輔助電壓端及該輔助接地端。
全文摘要
本發明是關于一種數字邏輯電路及制造方法，包含電壓軌、接地軌及復數邏輯電路軌，其中每一邏輯電路軌是分別電連接于電壓軌及接地軌。邏輯電路軌包含相互并排并電連接于電壓軌及接地軌的邏輯單元及輔助單元。邏輯單元包含分別電連接于電壓軌及接地軌的邏輯電壓端及邏輯接地端。輔助單元亦包含分別電連接于電壓軌及接地軌的輔助電壓端及輔助接地端。輔助電壓端與邏輯電壓端間的寬度比值和輔助接地端與邏輯接地端間的寬度比值至少其中之一大于1。
文檔編號H03K19/20GK102281055SQ201010205890
公開日2011年12月14日 申請日期2010年6月13日 優先權日2010年6月13日
發明者楊景榮, 游宗儒 申請人:瑞鼎科技股份有限公司