專利名稱：一種高性能運算放大器的結構的制作方法
技術領域：
本發明涉及一種放大器的結構，尤其是一種可以提高系統可靠性，高性能的運算 放大器的結構。
背景技術：
近年來，電子產品的種類越來越多，人們對其性能的要求也越來越高，特別是半導 體集成電路產品。這就要求我們在這類產品的內部的電路結構，以及器件材料方面進行研 究。而運算放大電路則是我們進行電路研究的重中之重。運算放大器是許多模擬系統和混合數字信號系統中的一個完整部分，而且也是構 成這此系統的基本中元。系統的性能在很大程度上都是受到內部運算放大器性能的制約。 設計高性能的運算放大器，使得系統的總體性能上一個臺階。目前，運算放大器的結構多種多樣，針對不同的用途有不同的結構形式。一般，為 了提高系統的抗干擾性能，運算放大器的輸入采用差動式。然而，一般結構的差動式運算放 大器在條件極其惡劣的環境下，并不能明顯的提高系統的性能。例如，電能計量表的應用。 現在的電能計量表不但能計量電能，而且能對電能進行管理，對各種事件進行記錄，自動遠 程抄表等功能。由于電網上的電壓波動與外界信號的干擾，造成電表計量錯誤或死機。那 么，為了使電能計量表性能穩定，對信號采集的精度就必須提高。因為有必要研發出一種高 性能運算放大器的結構，它可以針對類似的情況提高采樣精度，達到高可靠性能。
發明內容
本發明的目的是提出一種高性能運算放大器的結構，該結構采用折疊式共源共柵 的差分對作為運算放大器的輸入，防止信號失真的電路，頻率補償，共模反饋，偏置與斬波 調制，提高系統的抗噪聲能力。本發明屬于一種高性能運算放大器的結構，包括斬波調制器、輸入級電路、中間級 增益電路、輸出級電路與消失真電路，所述輸入級電路與所述斬波調制器相互耦合，接收斬 波調制器的輸入信號；所述輸入級電路與斬波調制器的反饋路徑之間，耦合有中間級增益 電路和消失真電路；所述輸出級電路與斬波調制相互耦合，輸出斬波調制器的輸出信號。進一步地，所述的輸入級電路是由一對N溝道差分輸入絕緣柵場效應管和一對P 溝道差分輸入絕緣柵場效應管并聯構成的集成運放差分輸入級電路，所述斬波調制器與差 分輸入級電路串聯耦合，用于減少輸入噪聲。進一步地，所述的輸出級電路是推挽輸出級電路，所述斬波調制器與推挽輸出級 電路串聯耦合，用于提高信噪比。該推挽輸出級電路連接有由若干個晶體管構成的共源共 柵器件組，用于增大差動電阻，提高電路的差動增益。更進一步地，所述的共源共柵器件組是采用折疊式結構。共源共柵結構的設計思 路是將輸入電壓轉化成電流，然后將他作為共源共柵級的輸入，共源共柵級電流的變化再 轉化為輸出電壓的變化，可見，減小共源柵管的溝道長度，或增大靜態工作電流，可以有效提高運算放大器的次極點頻率，但這是以減小開環直流增益為代價的。運算放大器的次極 點頻率將決定閉環建立時間，即決定了電路的最高工作速度，而運算放大器輸出擺幅的減 小將降低運算放大器的動態范圍。設計時，對兩者兼顧。首先，采用優化運算放大器的速度， 再通過采用高性能偏置電路，提高運算放大器的輸出擺幅。
進一步地，還設置有偏置電路，所述偏置電路與晶體管耦合，通過修正失調電流不 為零而引起的誤差減至最小。作為優選，可以采用一種寬擺幅和恒定跨導的偏置電路。采 用這種偏置電路可以確保MOS管的跨導在溫度或者工藝有變化時仍然可以保持基本不變， 從而使得運放的單位增益保持基本不變偏置電路還需要加啟動電路，如果不加啟動電路， 就會出現電流為零的狀態，整個偏置電路將不會工作。具體來說，可以優選采用甲乙類的放大器，晶體管靜態工作點設置在截止區與飽 和區之間，靠近截止點的放大電路，叫做甲乙類放大電路，適合于大功率高保真音頻放大， 推挽電路通常就是甲乙類放大電路。甲乙類放大又稱AB類放大，它界于甲類和乙類之間， 推挽放大的每一個“臂”導通時間大于信號的半個周期而小于一個周期。甲乙類放大有效 解決了乙類放大器的交越失真問題，效率又比甲類放大器高，因此獲得了極為廣泛的應用。全差分運算放大器的輸出端共模電平若不能確定，會隨輸出信號的改變而變化， 會使得晶體管工作進入線形區，使電路無法正常工作。因此全差分運算放大器必須使用進 一步設置共模反饋電路，通過檢測輸出信號的共模電平，反饋到共源共柵回路以穩定輸出 信號的共模電壓。共模反饋一般有電阻網絡反饋和電容網絡反饋兩種。電阻網絡反饋方式 結構相對簡單，但會影響整個運放的增益和帶寬。本發明的優點在于提出了一種高性能的運算放大器結構，采用折疊共源共柵運 放具有套簡式運放帶寬大和速度高的特點。因為它的次主極點也是由內部有源負載管的跨 導和內部節點的寄生電容決定，所以它的頻率特性和套筒結構相近。這種結構具有對各種 干擾影響適應性強的優勢，能夠廣泛地運用在電能計量表、模數轉換器等芯片之中。
圖1是本發明的高性能運算放大器結構示意圖。圖2是本發明的斬波調制電路示意圖。圖3是本發明的輸入級電路示意圖。圖4是本發明的中間級、消失真電路示意圖。圖5是本發明的輸出級電路示意圖。圖6是本發明的系統電路示意圖。
具體實施例方式如圖1所示在應用系統中，運算放大器是一個獨立的模塊。該系統包括斬波調制器11/14、差分輸入級電路12、中間級增益電路13、推挽輸出 級電路15與消失真電路131，所述的差分輸入級電路12與所述斬波調制器11相互耦合，接 收斬波調制器11的輸入信號；所述差分輸入級電路12與斬波調制器14的反饋路徑之間， 耦合有中間級增益電路13和消失真電路131 ；所述推挽輸出級電路15與斬波調制器14相 互耦合，輸出斬波調制器14的輸出信號。
斬波技術是通過把輸入信號和開關型方波信號耦合，再經同步解調和低通濾波后 得到非線性小的信號，它并沒有實質性的消除失調，而是調制到了高頻。在理想情況下，斬 波一穩定運放應該能完全消除直流失調和低頻(主要是Ι/f)噪聲。運算放大器的噪聲主 要包括1/f噪聲及熱噪聲。因此，使用斬波-穩定運算放大器可以有效的改善信號質量。 所述的差分輸入級電路，由折疊式共源共柵的差分對器件組構成。共源共柵的結 構增大輸出阻抗，提高第一級增益，折疊式結構提高共源共柵輸出級的輸出電壓擺幅。差分 輸入提高共模抑制比。所述中間級增益電路13和消失真電路131，由共源共柵器件組與共模反饋電路17 構成。由于采用全差分輸出，因此需要增加共模反饋電路17，此共模反饋電路17將共模電 壓誤差返回到共源共柵級的負載管的柵偏置上，消除共模失調，此方式有效的防止了交越失真。所述推挽輸出級電路15，由頻率補償與推挽輸出構成。實現了軌對軌輸出。整個系統由偏置電路16提供偏置。如圖2所示晶體管101與102接輸入正端信號，晶體管103與104接輸入負端 信號，它們的輸出接輸入級的正端信號；晶體管105與106接輸入正端信號，晶體管107與 108接輸入負端信號，它們的輸出接輸入級的負端信號；晶體管101與107、104與106接同 相時鐘信號，晶體管103與105、102與108接反相時鐘信號。它們構成斬波調制的差分輸 入級電路。晶體管109、110、111、112接輸出負端信號，晶體管113、114、115、116接輸出正端 信號，晶體管109、110與晶體管113、114的輸出接輸出級的一組推挽器件組。晶體管401， 111、112與晶體管115、116的輸出接輸出級的另一組推挽器件組402。晶體管117、118、119、 120接輸出負端信號，晶體管121、122、123、124接輸出正端信號，晶體管17、118與晶體管 121、122的輸出接輸出級的一組推挽器件組403，晶體管119、120與晶體管123、124的輸出 接輸出級的另一組推挽器件組404。晶體管109、113、112、116與晶體管117、121、120、124 接同相時鐘信號，晶體管111、115、110、114與晶體管119、123、118、122接反相時鐘信號。它 們構成斬波調制的推挽輸出級電路。如圖3所示，所述的差分輸入級電路。由晶體管201與202構成差分對，晶體管 203與204構成偏置，晶體管205與206為共模控制。如圖4所示，所述的中間級增益電路13、消失真電路131，由晶體管305與307組 成PM0SFET器件組，晶體管306與308組成NM0SFET器件組，這四個MOS管可以有效的防止 交越失真。晶體管301、302、303、304構成偏置，晶體管309、310與205、206為共模控制。如圖5所示，所述的推挽輸出級電路15由晶體管401與403構成推挽輸出，晶體 管402與404構成推挽輸出，晶體管405與406，晶體管409與410構成上半波的頻率補償， 晶體管407與408，晶體管411與412構成下半波的頻率補償。如圖6所示，是整個高性能運算放大器的電路結構示意圖。顯然上述實施例不是對本發明的限制，上述的一種高性能運算放大器的結構還可 以有其他許多變化。雖然已經結合上述例子詳細討論了本發明，但應該理解到業內專業人 士可以顯而易見地想到的一些雷同，代替方案，均落入本發明權利要求所限定的保護范圍 之內。
權利要求
一種高性能運算放大器的結構，其特征在于，包括斬波調制器、輸入級電路、中間級增益電路、輸出級電路與消失真電路，所述輸入級電路與所述斬波調制器相互耦合，接收斬波調制器的輸入信號；所述輸入級電路與斬波調制器的反饋路徑之間，耦合有中間級增益電路和消失真電路；所述輸出級電路與斬波調制器相互耦合，輸出斬波調制器的輸出信號。
2.根據權利要求1所述的一種高性能運算放大器的結構，其特征在于，所述的輸入級 電路是由一對N溝道差分輸入絕緣柵場效應管和一對P溝道差分輸入絕緣柵場效應管并聯 構成的集成運放差分輸入級電路，所述斬波調制器與差分輸入級電路串聯耦合，用于減少 輸入噪聲。
3.根據權利要求2所述的一種高性能運算放大器的結構，其特征在于，所述的輸出級 電路是推挽輸出級電路，所述斬波調制器與推挽輸出級電路串聯耦合，用于提高信噪比。
4.根據權利要求3所述的一種高性能運算放大器的結構，其特征在于，所述推挽輸出 級電路連接有由若干個晶體管構成的共源共柵器件組，用于增大差動電阻，提高電路的差 動增益。
5.根據權利要求4所述的一種高性能運算放大器的結構，其特征在于，所述的共源共 柵器件組是折疊式結構。
6.根據權利要求5所述的一種高性能運算放大器的結構，其特征在于，所述消失真電 路設置在推挽輸出級電路與斬波調制器之間。
7.根據權利要求6所述的一種高性能運算放大器的結構，其特征在于，還設置有偏置 電路，所述偏置電路與晶體管耦合，通過修正失調電流不為零而引起的誤差減至最小。
全文摘要
本發明涉及一種高性能的運算放大器結構，包括斬波調制器、輸入級電路、中間級增益電路與消失真電路、輸出級電路。所述斬波調制器與輸入級電路相互連接，輸入級電路與中間級增益級電路、消失真電路相互連接；所述的中間級增益電路、消失真電路與斬波調制器相互連接；所述輸出級電路與斬波調制器相互連接。本發明提供了一種高性能的運算放大器結構，這種結構具有對各種干擾影響適應性強的優勢，能夠廣泛地運用在電能計量表、模數轉換器等芯片之中。
文檔編號H03F3/45GK101841308SQ20101018058
公開日2010年9月22日 申請日期2010年5月24日 優先權日2010年5月24日
發明者張瀅清, 趙云午, 趙嘉林, 鄭云華, 韓基東 申請人:無錫漢詠微電子有限公司