專利名稱：控制數字鎖相環(dpll)中的功率消耗的系統和方法
技術領域：
本發明大體上涉及鎖相環(PLL)，且特定來說，涉及一種控制數字鎖相環 (DPLL)中的功率消耗的系統和方法。
背景技術：
通信裝置通常包括用于同步地將信號發射到其它遠程通信裝置和從其它遠程通 信裝置接收信號的本機振蕩器(LO)。通常，經由經界定的頻率信道而發送或接收這些信 號。為了選擇特定頻率信道，通常改變LO的頻率，以便經由選定信道而適當地發射或接 收信號。通常，使用例如數字鎖相環(DPLL)的鎖相環(PLL)以執行LO頻率的改變。典型的DPLL包括若干數字裝置，例如，輸入累加器、低通濾波器(LPF)(通 常被稱為“環濾波器”)、數字控制振蕩器(DCO)、DCO累加器、時間-數字轉換器 (TDC)和其它數字裝置。這些數字裝置中的一些使用參考時鐘以執行其既定功能。舉例 來說，輸入累加器使用參考時鐘以產生指示到DPLL的輸入信號的相位和頻率的信號。 而且，DCO累加器和TDC使用參考時鐘以產生指示DCO的輸出信號的相位和頻率的信 號。此類數字裝置的功率消耗通常與參考時鐘的頻率成比例或正相關。因此，DPLL 在參考時鐘的頻率相對較高時消耗較多功率，且在參考時鐘的頻率相對較低時消耗較少 功率。通常，使用此類DPLL的通信裝置為使用有限功率供應(例如，電池)以連續操 作的便攜式裝置。為了延長此類通信裝置的連續操作，優選使所述裝置在無論何時可能 時在低功率模式中操作。此可被實現的一種方式是通過在通信裝置不需要在高性能模式 中操作時降低參考時鐘的頻率。改變參考時鐘的頻率的一個問題為其應在不顯著地影響DPLL的環控制的情 況下進行。已開發出允許在不顯著地影響DPLL的環控制的情況下改變參考時鐘的頻率 的現有方法。然而，這些方法通常花費大量時間來執行頻率改變和再鎖定操作，其在許 多應用中可能為不可接受的。
發明內容
本發明的一方面涉及一種設備，所述設備包含可編程頻率裝置，可編程頻率裝 置適于產生選自一組相異頻率時鐘的參考時鐘，其中可編程頻率裝置進一步適于在相異 頻率時鐘之間切換時維持參考時鐘的觸發沿的相同的時間關系。所述設備進一步包含例 如數字鎖相環(DPLL)的鎖相環(PLL)，鎖相環(PLL)使用選定參考時鐘以建立輸入信 號與輸出信號之間的預定相位關系。通過在相異頻率時鐘之間切換時維持參考時鐘的大 體上相同的時間關系，在改變參考時鐘的頻率的同時未顯著地干擾鎖相環(PLL)的連續 且有效的操作。此可用以控制設備的功率消耗。
在本發明的又一方面中，可編程頻率裝置包含相異頻率時鐘的源，源可包含適 于由原始參考時鐘驅動的級聯式觸發器鏈。在又一方面中，可編程頻率裝置包含電路，所述電路適于異步地接收指示針對參考時鐘的在相異頻率時鐘中的選擇的輸入頻率選擇 控制信號，且同步地產生致使在特定時間處選擇參考時鐘的輸出頻率選擇控制信號。在 再一方面中，在相異頻率時鐘中的一者(例如，具有最長周期的時鐘)的一周期內產生一 次輸出頻率選擇控制信號。在另一方面中，響應于相異頻率時鐘處于預定邏輯電平(例 如，全高或全低)而產生輸出頻率選擇控制信號。當結合附圖來考慮時，本發明的其它方面、優點和新穎特征將從本發明的以下 詳細描述而變得顯而易見。
圖1說明根據本發明的一方面的示范性數字鎖相環(DPLL)的框圖。圖2說明根據本發明的另一方面的示范性可編程頻率裝置的示意圖。圖3說明在根據本發明的另一方面的示范性可編程頻率裝置內所產生的示范性 信號的時序圖。圖4說明根據本發明的另一方面的示范性通信裝置的框圖。圖5說明控制根據本發明的另一方面的示范性通信裝置中的功率消耗的示范性 方法的流程圖。
具體實施例方式圖1說明根據本發明的一方面的示范性數字鎖相環(DPLL) 100的框圖。總之， DPLL允許在不顯著地影響DPLL的環控制的情況下用于功率消耗目的的參考時鐘的頻率 的可編程性。DPLL通過確保當參考時鐘頻率改變時參考時鐘的觸發沿的時序大體上不改 變而執行此過程。如先前所論述，當參考時鐘的頻率大體上減小時，DPLL可置于低功 率模式中。相反地，當參考時鐘的頻率大體上增加時，DPLL可置于高功率模式中。特定來說，DPLL包含可編程頻率裝置102、輸入累加器104、第一求和裝置 106、低通濾波器(LPF)或環濾波器108、數字控制振蕩器(DCO) 110、時間-數字轉換 器(TDC) 112、DCO累加器114、鎖存器116、第二求和裝置118和頻率控制器120。可編程頻率裝置102接收原始參考時鐘REF_IN且基于輸入控制信號ENABLE 和DIVIN_<1:0>而產生輸出參考時鐘REFOUT。ENABLE信號實現基于頻率選擇 控制信號DIVIN_<1:0>而改變參考時鐘頻率的功能。舉例來說，如果減活或未斷言 ENABLE信號，則可編程頻率裝置102僅將原始參考信號REF_IN傳遞到其輸出(例如，
REFOUT=REF_IN ,)。另一方面，如果激活或斷言ENABLE信號，則可編程頻率裝置 102產生具有與原始參考時鐘REF_IN的頻率相關且基于頻率選擇控制信號DIVIN_<1:0> 的頻率的輸出參考時鐘REFOUT。舉例來說，如果DIVIN_<1:0>*00，則可編程頻率裝置102將原始參考時鐘 REFJN的頻率除以一(1)倍以產生輸出參考時鐘REFOUT (例如，/REFOUT^REF_IN )。 如果DIVIN<1:0>*01，則可編程頻率裝置102將原始參考時鐘REF_IN的頻率除以二(2) 倍以產生輸出參考時鐘REFOUT (例如，/REFOUTs/ref_in/2 )。如果DIVIN_<1:0>* 11， 則可編程頻率裝置102將原始參考時鐘REF_IN的頻率除以四(4)倍以產生輸出參考時鐘 REFOUT(例如，/refout^/REF_IN/4 )。而且，如果 DIVIN_<1:0> 為 10，則可編程頻率裝置102將原始參考時鐘REF_IN的頻率除以八(8)倍以產生輸出參考時鐘REFOUT (例
如，/REFOUT=/REF_IN/ B ) 如先前所論述，可編程頻率裝置1 02以觸發沿的時序或時間關系大體上不會 隨著頻率的改變而改變的方式來執行頻率的改變。此防止或減少DPLL 100的環控制 中的破壞的可能性。可編程頻率裝置102還適于異步地接收輸入頻率選擇控制信號 DIVIN_<1:0>,且同步地產生指令DPLL 100的具有選定頻率的其它模塊用于輸出參考時 鐘REFOUT的輸出頻率選擇控制信號DIVRO_<1:0>。輸入累加器104接收PLL輸入和輸出參考時鐘REFOUT，且產生輸入相位信 號。本質上，輸入累加器104包含通過PLL輸入所規定的數目而對輸出參考信號的周期 進行計數的計數器。舉例來說，如果PLL輸入為10，則計數器通過10(例如，0、10、 20、30，等等)進行計數。PLL輸入規定DCO輸出的頻率與輸出參考時鐘REFOUT的 頻率的比率。舉例來說，如果輸出參考時鐘REFOUT的頻率為IOOMHz且PLL輸入 為10，則DCO輸出的頻率(當環經鎖定時)處于大約1GHz。如果頻率選擇控制信號 DIVRO_<1:0>為00，則輸入累加器104通過Ix PLL輸入而對輸出參考時鐘REFOUT的 周期進行計數(例如，因為/REFOuTE/REF_m )。如果頻率選擇控制信號DIVR0_<1:()> 為01，則輸入累加器104通過2x PLL輸入而對輸出參考時鐘REFOUT的周期進行計 數(例如，因為/refout‘ref_in/2 )。如果頻率選擇控制信號DIVRO_<1:0>* 11，貝IJ 輸入累加器104通過4xPLL輸入而對輸出參考時鐘REFOUT的周期進行計數(例如， 因為/REFOUT=/ref_in/4 )。而且，如果頻率選擇控制信號DIVR0_<1:()>為10，則輸入 累加器104通過8x PLL輸入而對輸出參考時鐘REFOUT的周期進行計數(例如，因為
/REFOUT=/rEF_IN/8 ) O第一求和裝置106接收來自輸入累加器104的輸入相位信號和來自第二求和裝置 118的反饋相位信號，且產生指示輸入相位信號與反饋相位信號之間的相位差的相位誤差 信號。為了時序和誤差校正目的，第一求和裝置106可接收輸出參考時鐘REFOUT和頻 率選擇控制信號DIVRO_<1:0>。舉例來說，第一求和裝置106可在其已接收來自輸入累 加器104和第二求和裝置118的相位信號之后的輸出參考時鐘REFOUT的一個(1)時鐘 周期內產生相位誤差信號。由于REFOUT時鐘的頻率(即，時鐘周期)可由可編程頻率 裝置102改變，所以第一求和裝置106為了設定用于輸出相位誤差信號的適當延遲的目的 而接收頻率選擇控制信號DIVRO_<1:0>和輸出參考時鐘REFOUT。LPF或環濾波器108對來自第一求和裝置106的相位誤差信號進行濾波以產 生用于DCO 110的頻率控制信號。環濾波器108的轉移函數可取決于輸出參考時鐘 REFOUT的頻率。因此，環濾波器108還接收輸出參考時鐘REFOUT和頻率選擇控制信 號DIVR0_<1:()>，以向環濾波器108通知參考時鐘REFOUT的當前頻率。環濾波器108 使用此信息以根據輸出參考時鐘REFOUT的當前頻率來調整其轉移函數。DCO 110接收來自環濾波器108的頻率控制信號和輸出參考時鐘REFOUT，且 當控制環經鎖定時產生與輸入相位信號具有指定相位關系的PLL輸出信號。DCO累加器 114產生指示PLL輸出信號的相位的粗略測量的信號。本質上，DCO累加器114包含對 PLL輸出信號的周期進行遞增地計數的計數器。鎖存器116響應于輸出參考時鐘REFOUT 的觸發沿而輸出粗略相位信息。
TDC 112產生指示PLL輸出信號的相位的精細測量的信號。特定來說，TDC 112 包含接收PLL輸出信號的延遲元件鏈。延遲元件的輸出分別耦合到觸發器的數據輸入。 觸發器通過輸出參考時鐘REFOUT而經計時。觸發器的Q輸出耦合到溫度計解碼器，溫 度計解碼器產生指示PLL輸出信號的相位與參考時鐘REFOUT的相位之間的分數差的信 號。應理解，頻率除法器可位于DCO 110的輸出與DCO累加器114和TDC 112的輸入 之間。
第二求和裝置118接收分別來自鎖存器116和TDC 112的粗略相位信號和 精細相位信號，且產生與PLL輸出信號的相位相關的反饋相位信號。為了時序和誤 差校正目的，第二求和裝置118可接收輸出參考時鐘REFOUT和頻率選擇控制信號 DIVRO_<1:0>。舉例來說，第二求和裝置118可在其已接收來自鎖存器116和TDC 112 的相位信息之后的輸出參考時鐘REFOUT的一個(1)時鐘周期內產生反饋相位信號。由 于可由可編程頻率裝置102改變輸出參考時鐘REFOUT的頻率(即，時鐘周期)，所以第 二求和裝置118接收輸出參考時鐘REFOUT和頻率選擇控制信號DIVR0_<1:()>，以向第 二求和裝置118通知輸出參考時鐘REFOUT的當前頻率。第二求和裝置106使用此信息 以選擇用于輸出反饋相位信號的適當延遲。頻率控制器120產生用于可編程頻率裝置102的輸入頻率選擇DIVIN_<1:0> 和ENABLE控制信號。基于指定的功率節省算法，頻率控制器120可致使參考時鐘 REFOUT的頻率減小(例如)二⑵、四⑷或八⑶倍，以便將DPLL 100置于指定的 功率消耗模式中。當DPLL不需要在高性能模式中操作時，頻率控制器120可執行參考 時鐘REFOUT的頻率的此減小，且由頻率減小引起的減少的功率消耗將延長裝置在通過 有限功率供應(例如，電池)而操作時的連續操作。當DPLL 100需要高性能時，頻率控 制器120可遞增參考時鐘REFOUT的頻率，使得實現較佳的環控制。頻率控制器120還 可通過減活或未斷言ENABLE信號而完全停用頻率改變功能。圖2說明根據本發明的另一方面的示范性可編程頻率裝置200的框圖。可編程頻 率裝置200僅為先前所論述的可編程頻率裝置102的詳細實施方案的一個實例。特定來 說，可編程頻率裝置200響應于控制信號ENABLE以啟用或停用頻率除法操作，且執行 如由輸入頻率選擇控制信號DIVIN_<1:0>規定的適當頻率選擇操作。而且，如先前所論 述，可編程頻率裝置200執行頻率改變，使得在輸出參考時鐘REFOUT的不同頻率之間 切換時觸發沿(例如，上升沿)的時間關系大體上不改變。以此方式，參考時鐘REFOUT 的頻率的改變最低程度地干擾環控制。特定來說，可編程頻率裝置200包含第一 “與”門202;延遲元件鏈204 ；第 一反相器206和第二反相器208 ；多個D觸發器210、212、214、218、220、222、224、 226、228、230、232、240和242 ；三輸入“與”門234 ；三輸入“異或”(NOR)門 236；第二 “與”門238;四輸入多路復用器(MUX) 244; 二時鐘D觸發器246;以及二 輸入 MUX 248。“與”門202包括適于接收原始參考時鐘REF_IN的第一輸入，和適于接收來自 頻率控制器120的ENABLE控制信號的第二輸入。“與”門202包括耦合到延遲鏈204 的輸入的輸出。延遲鏈204又包括耦合到第一反相器206的輸入的輸出，第一反相器206 又包括耦合到第二反相器208的輸入的輸出。如下文更詳細地論述，分別在延遲鏈204、第一反相器206和第二反相器208的輸出處產生三個時序控制信號REF_D、REF_DB和 REF_DloD觸發器210包括適于接收原始參考時鐘REF_IN的時鐘輸入、耦合到其數據輸 入的QB輸出，和耦合到D觸發器212的時鐘輸入的Q輸出。D觸發器212又包括耦合 到其數據輸入的QB輸出，和耦合到D觸發器214的時鐘輸入的Q輸出。D觸發器214 包括耦合到其數據輸入的QB輸出。三個級聯式觸發器210、212和214操作以對原始參 考時鐘REF_IN的頻率進行除法運算，以分別在D觸發器210、212和214的Q輸出處產 生相異頻率時鐘DIV2、DIV4禾PDIV8。時鐘DIV2具有為原始參考時鐘REF_IN的頻率 的大體上一半的頻率；時鐘DIV4具有為 原始參考時鐘REF_IN的頻率的大體上四分之一 的頻率；且時鐘DIV8具有為原始參考時鐘REF_IN的頻率的大體上八分之一的頻率。D觸發器222包括適于接收時鐘DIV2的數據輸入、用以接收時序控制信號REF_ DB的時鐘輸入，和耦合到三輸入“與”門234的第一輸入的QB輸出。類似地，D觸 發器224包括適于接收時鐘DIV4的數據輸入、用以接收時序控制信號REF_DB的時鐘輸 入，和耦合到三輸入“與”門234的第二輸入的QB輸出。另外，D觸發器226包括適 于接收時鐘DIV8的數據輸入、用以接收時序控制信號REF_DB的時鐘輸入，和耦合到三 輸入“與”門234的第三輸入的QB輸出。如下文更詳細地論述，D觸發器222、224和 226輔助建立用于同步地觸發輸出參考時鐘REFOUT的頻率的改變的時間。D觸發器228包括適于接收時鐘DIV2的數據輸入、用以接收時序控制信號REF_ Dl的時鐘輸入，和耦合到三輸入“異或”門236的第一輸入的QB輸出。類似地，D觸 發器230包括適于接收時鐘DIV4的數據輸入、用以接收時序控制信號REF_D1的時鐘輸 入，和耦合到三輸入“異或”門236的第二輸入的QB輸出。另外，D觸發器232包括 適于接收時鐘DIV8的數據輸入、用以接收時序控制信號REF_D1的時鐘輸入，和耦合到 三輸入“異或”門236的第三輸入的QB輸出。如下文更詳細地論述，D觸發器228、 230和232輔助建立用于同步地觸發輸出參考時鐘REFOUT的頻率的改變的時間。三輸入“與”門234包括耦合到第二 “與”門238的第一輸入的輸出。三輸入 “異或”門236包括耦合到第二 “與”門238的第二輸入的輸出。第二 “與”門238 的輸出耦合到D觸發器240和242的時鐘輸入。D觸發器218包括適于接收來自頻率控 制器120的輸入頻率選擇控制信號DIVIN_1的數據輸入、用以接收時序控制信號REF_DB 的時鐘輸入，和耦合到D觸發器242的數據輸入的Q輸出。D觸發器220包括適于接收 來自頻率控制器120的輸入頻率選擇控制信號DIVIN_0的數據輸入、用以接收時序控制 信號REF_DB的時鐘輸入，和耦合到D觸發器240的數據輸入的Q輸出。在D觸發器 240和242的相應Q輸出處產生輸出頻率選擇控制信號DIVROJ)和DIVRO_l。四輸入MUX 244包括適于接收原始參考時鐘REF_IN和相異頻率時鐘DIV2、 DIV4和DIV8的四個輸入。四輸入MUX包括適于接收輸出頻率選擇控制信號DIVROJ) 和DIVRI_1的兩個選擇輸入。四輸入MUX 244包括耦合到二時鐘D觸發器246的數據 輸入的輸出。二時鐘D觸發器246又包括適于接收時序控制信號REF_D的第一時鐘輸 入，和適于接收時序控制信號REF_DB的第二時鐘輸入。二時鐘D觸發器246包括耦合 到二輸入MUX 248的第一輸入的Q輸出。二輸入MUX 248又包括適于接收原始參考時 鐘REF_IN的第二輸入，和適于產生輸出參考時鐘REFOUT的輸出。現將論述可編程頻率裝置200的操作。圖3說明在根據本發明的另一方面的示范性可編程頻率裝置200內所產生的示 范性信號的時序圖。頂部圖形說明原始參考時鐘REF_IN。下一圖形說明時序控制信號 REF_D。應注意，時序控制信號體上為原始參考時鐘REF_IN歸因于延遲鏈 204的延遲版本。下一圖形說明大體上為經反相時序控制信號REF_D的時序信號REF_ DB。下一圖形說明大體上為時序信號延遲版本的時序信號REF_D1。后續三 個圖形分別說明相異頻率時鐘DIV2、DIV4和DIV8。下一對圖形說明由頻率控制器120 產生的輸入頻率選擇控制信號DIVIN_1和DIVIN_0的實例。下一圖形說明輸出頻率選擇 控制信號DIVROJ)的實例。而且，最后圖形說明輸出參考時鐘REFOUT。ENABLE控制信號用以啟用或停用可編程頻率裝置200的頻率除法功能。如 果未斷言ENABLE控制信號(意味著停用可編程頻率除法功能)，則低邏輯電平出現于
“與”門202的ENABLE輸入處。此基本上停用時序信號REF_D、REF_DB和REF_ Dl0此實際上停用可編程頻率裝置200的實質上全部。而且，未經斷言的ENABLE控 制信號致使MUX 248輸出原始參考時鐘REF_IN作為輸出參考時鐘REFOUT。因此，通 過使ENABLE控制信號不經斷言，可繞過頻率除法功能。另一方面，如果斷言ENABLE控制信號，貝Ij “與”門202允許原始參考時鐘 REF_IN施加到延遲鏈204的輸入，借此允許產生時序控制信號REF_D、REF_DB和 REF_D1。另外，經斷言的ENABLE控制信號致使MUX 248選擇二時鐘D觸發器246的 Q輸出處的信號作為輸出參考時鐘REFOUT。在此示范性時序圖中，將輸入頻率選擇控制信號DIVIN_<1:0>的初始值(在時 間Tl之前)設定為00，其又致使D觸發器240和242在這些觸發器240和242經計時時 將輸出頻率選擇控制信號DIVR0_<1:()>設定為00。此致使MUX 244輸出原始參考時鐘 REF_IN。由于二時鐘D觸發器246通過兩個時序信號REF_D*REF_DB而經計時，所 以Q輸出本質上為原始參考時鐘REF_IN，除了其與時序控制信號REF_D大體上在時間 上對準以外。在此配置中，時序控制信號REF_D用以對原始參考時鐘REF_IN的一半周 期進行時鐘輸出，且時序控制信號REF_DB用以對原始參考時鐘REF_IN的另一半周期進 行時鐘輸出。來自頻率控制器120的輸入頻率控制信號DIVIN_<1:0>可由可編程頻率裝置200 與在可編程頻率裝置200中所產生的信號REF_IN、REF_D、REF_DB等異步地接收。在 此實例中，如時序圖中所標注，DIVIN_0控制信 號在時間Tl處從邏輯低電平轉變到高邏 輯電平。此使控制信號DIVIN_<1:0>*01，其指令可編程頻率裝置200輸出一半頻率的 時鐘DIV2作為輸出參考時鐘REFOUT。當相異頻率時鐘DIV2、DIV4和DIV8均處于低邏輯電平時，D觸發器222、224 和226大體上在時序控制信號REF_DB的觸發沿(例如，上升沿)處(例如，在如時序圖 中所指示的時間T2處)在其相應QB輸出處對高邏輯電平進行時鐘輸出。在此時間T2 處，到三輸入“與”門234的輸入處于高邏輯電平，借此致使“與”門234產生高邏輯 電平。類似地，當相異頻率時鐘DIV2、DIV4和DIV8均處于高邏輯電平時，D觸發器 228、230和232大體上在時序控制信號REF_D1的觸發沿(例如，上升沿)處(例如， 在如時序圖中所指示的時間T3處)在其相應QB輸出處對低邏輯電平進行時鐘輸出。在此時間T3處，到三輸入“異或”門234的輸入處于低邏輯電平，借此致使“異或”門 236產生高邏輯電平。因此，在時間Τ3處，“與”門234和“異或”門236兩者均在其相應輸出處產 生高邏輯電平。因此，到“與”門238的輸入也處于高邏輯電平，從而致使“與”門 238將其輸出從低邏輯電平轉變到高邏輯電平。此在D觸發器240和242的時鐘輸入處 產生觸發沿。由于輸入頻率選擇控制信號DIVIN_<1:0>現處于01，所以D觸發器240和 242 還將輸出頻率選擇控制信號DIVR0_<1:()>時鐘輸出為01。此在時序圖中被展示為在 時間T3處的DIVROJ)的上升沿。輸出頻率選擇控制信號DIVR0_<1:()>在時間T3處變 成01致使MUX 244輸出頻率被除時鐘DIV2。在如時序圖中所指示的時間T4處，時序 控制信號REF_DB致使二時鐘D觸發器246對選定時鐘DIV2進行時鐘輸出。應注意， 在時間T4處，輸出參考時鐘REFIN和時鐘DIV2處于高邏輯電平，因此，輸出參考時鐘 REFOUT的邏輯電平在那個時間處不改變。然而，在時間T5處，時序控制信號REF_D 的觸發沿(例如，上升沿)致使二時鐘D觸發器輸出低邏輯電平，因為DIV2時鐘在此時 間處處于低邏輯電平。總之，可編程頻率裝置102在啟用時產生具有與時序信號REF_D的觸發沿大 體上相同的觸發沿的輸出參考時鐘REFOUT。這在時序圖中展示，其中輸出參考時鐘 REFOUT的觸發沿在時間T6到T9處與時序控制信號REF_D的時序沿大體上對直。這 歸因于時序控制信號REF_D用以對選定REF_IN、DIV2、DIV4或DIV8頻率進行時鐘輸 出。因此，當在時鐘REF_IN、DIV2、DIV4與DIV8之間改變時，觸發沿大體上對直， 且因此不顯著地干擾DPLL的控制環的操作。另外，包含D觸發器222、224、226、228、230和232、三輸入“與”門234、 三輸入“異或”門236和“與”門238的電路產生觸發沿以致使輸出頻率選擇控制信號 DIVRO_<1:0>在MUX 244的選擇輸入處改變，以便在特定時間處導致頻率改變。在此 實例中，觸發在原始參考時鐘REF_IN的每八個(8)循環時發生，或在時鐘DIV8的每一 循環時發生一次。包含D觸發器218、220、240、242的電路允許異步地接收輸入頻率選 擇控制信號DIVIN_<1:0>，且同步地產生輸出頻率選擇控制信號DIVR0_<1:()>以在指定 時間處實現頻率改變。包含“與”門202、延遲鏈204和反相器206與208的電路操作以在斷言 ENABLE控制信號時產生時序信號REF_D、REF_DB和REF_D1，且在未斷言ENABLE
控制信號時有效地停用可編程頻率裝置200的頻率除法功能。包含D觸發器210、212和 214的電路產生相異頻率時鐘DIV2、DIV4和DIV8，其為用于輸出參考時鐘REFOUT的 不同頻率的源。最后，當未斷言ENABLE控制信號時，MUX 248通過僅將原始參考時 鐘REF_IN傳遞到其輸出而允許繞過頻率除法功能。圖4說明根據本發明的另一方面的示范性通信裝置400(例如，收發器)的框 圖。總之，收發器400充當先前所論述的DPLL的一個示范性應用。特定來說，收發器 400包括控制DPLL的輸出參考時鐘REFOUT的頻率的功率管理裝置。以此方式，功率 管理裝置在不需要高性能時降低DPLL的輸出參考時鐘REFOUT的頻率，且在需要較高 性能時升高輸出參考時鐘REFOUT的頻率。更具體來說，收發器400包含天線402、發射/接收(TX/RX)隔離裝置404、接收器406、包括如先前所論述的DPLL的本機振蕩器(L0)408、功率管理裝置410和發 射器412。天線402用以經由無線媒體而接收來自一個或一個以上遠程通信裝置的射頻 (RF)信號，且經由無線媒體而將RF信號發射到一個或一個以上遠程通信裝置。TX/RX 隔離裝置404用以將所接收信號路由到接收器406，且將發射信號路由到天線402，同時 大體上隔離接收器406的輸入與發射信號。接收器406用以將所接收的RF信號下變頻 轉換到中頻(IF)或基帶信號。發射器412用以將IF或基帶出站信號上變頻轉換到RF信 號。包括如上文所論述的DPLL的本機振蕩器(LO) 408為接收器406提供所接收的本機 振蕩源LOR，因此，其可執行其下變頻轉換功能。類似地，本機振蕩器(LO) 408為發射 器412提供發射本機振蕩源LOT，因此，其可執行其上變頻轉換功能。如下文更詳細地論述，功率管理裝置410響應于性能和功率消耗要求而控制本 機振蕩器408的DPLL的輸出參考時鐘REFOUT的頻率。作為一實例，當需要DPLL的 高性能時，功率管理裝置410可將輸出參考時鐘REFOUT的頻率設定為與原始參考時鐘 REFIN的頻率大體上相同(例如，頻率除數=1)。作為另一實例，當DPLL的低性能為 可接受的且需要功率節約時，功率管理裝置410 可將輸出參考時鐘REFOUT的頻率大體 上設定為DIV8時鐘的頻率(例如，頻率除數=8)。作為又一實例，當DPLL的中等性 能為可接受的且也需要功率消耗時，功率管理裝置410可將輸出參考時鐘REFOUT的頻 率大體上設定為DIV2或DIV4時鐘的頻率(例如，頻率除數=2或4)。圖5說明控制根據本發明的另一方面的示范性收發器400中的功率消耗的示范性 方法500的流程圖。根據方法500，功率管理裝置410確定對于發射器400的當前性能要 求(方框502)。功率管理裝置410接著基于收發器400的當前性能要求而調整DPLL的 輸出參考時鐘的頻率(方框504)。可在必要時重復此過程以實現在收發器400的連續操 作內性能與功率消耗之間的所要折衷。盡管曾使用收發器來示范DPLL的特定應用，但 應理解，DPLL可用于其它應用中，例如，可用于接收器、發射器、時鐘和數據恢復裝置
絕由寸T。在一個或一個以上示范性實施例中，所描述的功能可以硬件、軟件、固件或其 任何組合實施。如果以軟件實施，則所述功能可作為一個或一個以上指令或代碼而存儲 于計算機可讀媒體上或經由計算機可讀媒體進行傳輸。計算機可讀媒體包括計算機存儲 媒體和通信媒體兩者，通信媒體包括促進計算機程序從一處轉移到另一處的任何媒體。 存儲媒體可為可由計算機存取的任何可用媒體。以實例而非限制的方式，所述計算機可 讀媒體可包含RAM、ROM、EEPROM, CD-ROM或其它光盤存儲裝置、磁盤存儲裝置 或其它磁性存儲裝置，或可用以載運或存儲呈指令或數據結構的形式的所要程序代碼且 可由計算機存取的任何其它媒體。而且，適當地將任何連接稱為計算機可讀媒體。舉 例來說，如果使用同軸電纜、光纖電纜、雙絞線、數字訂戶線(DSL)或例如紅外線、 無線電和微波等無線技術從網站、服務器或其它遠程源發射軟件，則同軸電纜、光纖電 纜、雙絞線、DSL或例如紅外線、無線電和微波等無線技術包括于媒體的定義中。如 本文中所使用，磁盤和光盤包括壓縮光盤(CD)、激光光盤、光學光盤、數字多功能光盤 (DVD)、軟盤和藍光光盤，其中磁盤通常以磁方式再現數據，而光盤用激光以光學方式 再現數據。上述各項的組合也應包括于計算機可讀媒體的范圍內。雖然已結合各種方面描述了本發明，但應理解，本發明能夠具有其它修改。本申請案意欲 涵蓋本發明的任何變化、使用或改編，其大體上遵循本發明的原理且包括如 在本發明所屬的技術內的已知和習慣實踐內的與本發明的此類偏離。
權利要求
1.一種設備，其包含可編程頻率裝置，其適于產生選自一組相異頻率時鐘的參考時鐘，且進一步適于在 所述相異頻率時鐘之間切換時維持所述參考時鐘的觸發沿的大體上相同的時間關系；以 及鎖相環(PLL)電路，其適于使用所述參考時鐘而建立輸入信號與輸出信號之間的預 定相位關系。
2.根據權利要求1所述的設備，其中所述可編程頻率裝置包含所述相異頻率時鐘的源。
3.根據權利要求2所述的設備，其中所述相異頻率時鐘的所述源包含適于接收原始參 考時鐘的級聯式觸發器鏈。
4.根據權利要求1所述的設備，其中所述可編程頻率裝置包含電路，所述電路適于異 步地接收指示針對所述參考時鐘的在所述相異頻率時鐘中的選擇的輸入頻率選擇控制信 號，且同步地產生致使在特定時間處的所述參考時鐘的所述選擇的輸出頻率選擇控制信 號。
5.根據權利要求4所述的設備，其中所述電路在所述相異頻率時鐘中的一者的一周期 內產生一次所述輸出頻率選擇控制信號。
6.根據權利要求5所述的設備，其中所述相異頻率時鐘中的所述一者包括在所述相異 頻率時鐘中具有最長周期的所述時鐘。
7.根據權利要求4所述的設備，其中所述電路適于響應于所述相異頻率時鐘處于預定 邏輯電平而同步地產生所述輸出頻率選擇控制信號。
8.根據權利要求4所述的設備，其中所述可編程頻率裝置進一步包含第一多路復用 器，所述第一多路復用器適于響應于所述輸出頻率選擇控制信號而輸出來自所述相異頻 率時鐘中的所述選定時鐘。
9.根據權利要求4所述的設備，其中所述鎖相環(PLL)包含輸入累加器，所述輸入 累加器適于基于所述輸出頻率選擇控制信號而產生所述輸入信號。
10.根據權利要求4所述的設備，其中所述鎖相環(PLL)包含濾波器，所述濾波器包 括基于所述輸出頻率選擇控制信號的轉移函數。
11.根據權利要求4所述的設備，其中所述鎖相環(PLL)包含相位誤差裝置，所述 相位誤差裝置適于產生與所述輸入信號與所述輸出信號之間的相位差相關的相位誤差信 號，其中在產生所述相位誤差信號過程中的延遲是基于所述輸出頻率選擇控制信號。
12.根據權利要求4所述的設備，其中所述鎖相環(PLL)包含累加器，其適于產生 與所述輸出信號的所述相位的粗略值相關的第一信號；以及時間-數字轉換器(TDC)， 其適于產生與所述輸出信號的所述相位的精細值相關的第二信號；以及裝置，其適于產 生與所述第一與第二信號的組合相關的反饋相位信號，其中在產生所述反饋相位信號過 程中的延遲是基于所述輸出頻率選擇控制信號。
13.根據權利要求1所述的設備，其進一步包含觸發器，所述觸發器適于響應于時序 控制信號而對所述參考時鐘進行時鐘輸出。
14.根據權利要求1所述的設備，其中所述鎖相環(PLL)包含輸入累加器，所述輸入 累加器適于使用所述參考時鐘而產生所述輸入信號。
15.根據權利要求1所述的設備，其中所述鎖相環(PLL)包含鎖存器或時間-數字轉 換器(TDC)，所述鎖存器或時間-數字轉換器(TDC)適于使用所述參考時鐘而產生與所 述輸出信號的相位相關的信號。
16.一種提供參考時鐘的方法，其包含從一組相異頻率時鐘選擇第一時鐘；提供所述第一時鐘作為所述參考時鐘；從所述組相異頻率時鐘選擇第二時鐘，其中所述第一時鐘的第一頻率與所述第二時 鐘的第二頻率不同；以及提供所述第二時鐘作為所述參考時鐘，其中所述第二時鐘的觸發沿的時間關系與所 述第一時鐘的觸發沿的時間關系大體上相同。
17.根據權利要求16所述的方法，其進一步包含產生所述相異頻率時鐘。
18.根據權利要求16所述的方法，其中所述相異頻率時鐘包含通過對原始參考時鐘的 頻率進行除法而產生所述相異頻率時鐘。
19.根據權利要求16所述的方法，其進一步包含接收用于選擇所述第二時鐘作為所述 參考時鐘的第一頻率選擇控制信號，其中響應于所述第一頻率選擇控制信號而執行選擇 所述第二時鐘作為所述參考時鐘。
20.根據權利要求19所述的方法，其中接收所述第一頻率選擇控制信號包含異步地接 收所述第一頻率選擇控制信號，且所述方法進一步包含同步地產生第二頻率選擇控制信 號，且進一步其中響應于所述第二頻率選擇控制信號而執行選擇所述第二時鐘作為所述 參考時鐘。
21.根據權利要求20所述的方法，其中產生所述第二頻率選擇控制信號包含在所述相 異頻率時鐘中的一者的一周期內產生一次所述第二頻率選擇控制信號。
22.根據權利要求20所述的方法，其中產生所述第二頻率選擇控制信號包含響應于所 述相異頻率時鐘處于預定邏輯電平而產生所述第二頻率選擇控制信號。
23.根據權利要求16所述的方法，其中提供所述第一和第二時鐘作為所述參考時鐘包 含將所述參考時鐘提供到鎖相環(PLL)。
24.—種設備，其包含用于產生選自一組相異頻率時鐘的參考時鐘的裝置；用于在所述相異頻率時鐘之間切換時維持所述參考時鐘的觸發沿的大體上相同的時 間關系的裝置；以及用于使用所述參考時鐘而建立輸入信號與輸出信號之間的預定相位關系的裝置。
25.根據權利要求24所述的設備，其進一步包含用于產生所述相異頻率時鐘的裝置。
26.根據權利要求24所述的設備，其進一步包含用于異步地接收指示針對所述參考時鐘的在所述相異頻率時鐘中的選擇的第一頻率 選擇控制信號的裝置；以及用于同步地產生致使在特定時間處的所述參考時鐘的所述選擇的第二頻率選擇控制 信號的裝置。
27.根據權利要求26所述的設備，其中所述用于同步地產生所述第二頻率選擇控制信 號的裝置適于在所述相異頻率時鐘中的一者的一周期內產生一次所述第二頻率選擇控制信號。
28.根據權利要求26所述的設備，其中所述用于同步地產生所述第二頻率選擇控制信 號的裝置適于響應于所述相異頻率時鐘處于預定邏輯電平而產生所述第二頻率選擇控制信號。
29.—種通信裝置，其包含 接收器或發射器；本機振蕩器(LO)，其適于使用參考時鐘而產生用于所述接收器或發射器的本機振蕩 源；以及可編程頻率裝置，其適于產生選自一組相異頻率時鐘的所述參考時鐘，且進一步 適于在所述相異頻率時鐘之間切換時維持所述參考時鐘的觸發沿的大體上相同的時間關系。
30.根據權利要求29所述的通信裝置，其進一步包含功率管理裝置，所述功率管理裝 置適于確定對于所述接收器或發射器的性能要求，且基于對于所述接收器或發射器的所 述性能要求而將頻率選擇控制信號提供到所述可編程頻率裝置。
31.—種計算機程序產品，其包含 計算機可讀媒體，其包含用于致使計算機提供參考時鐘的代碼，其包含用以執行以下操作的指令 從一組相異頻率時鐘選擇第一時鐘； 提供所述第一時鐘作為所述參考時鐘；從所述組相異頻率時鐘選擇第二時鐘，其中所述第一時鐘的第一頻率與所述第二時 鐘的第二頻率不同；以及提供所述第二時鐘作為所述參考時鐘，其中所述第二時鐘的觸發沿的時間關系與所 述第一時鐘的觸發沿的時間關系大體上相同。
32.根據權利要求31所述的計算機程序產品，其中所述用于致使計算機提供參考時鐘 的代碼進一步包含用以產生所述相異頻率時鐘的指令。
33.根據權利要求31所述的計算機程序產品，其中所述用以提供所述第一和第二時鐘 作為所述參考時鐘的指令包含用以將所述參考時鐘提供到鎖相環(PLL)的指令。
34.根據權利要求31所述的計算機程序產品，其中所述用于致使計算機提供參考時鐘 的代碼進一步包含用以接收用于選擇所述第二時鐘作為所述參考時鐘的第一頻率選擇控 制信號的指令，其中選擇所述第二時鐘作為所述參考時鐘是響應于所述第一頻率選擇控 制信號而執行的。
35.根據權利要求34所述的計算機程序產品，其中所述用以接收所述第一頻率選擇控 制信號的指令包含用以異步地接收所述第一頻率選擇控制信號的指令，且進一步包含用 以同步地產生第二頻率選擇控制信號的指令，且進一步其中選擇所述第二時鐘作為所述 參考時鐘是響應于所述第二頻率選擇控制信號而執行的。
36.根據權利要求35所述的計算機程序產品，其中所述用以產生所述第二頻率選擇控 制信號的指令包含用以在所述相異頻率時鐘中的一者的一周期內產生一次所述第二頻率 選擇控制信號的指令。
37.根據權利要求35所述的計算機程序產品，其中所述用以產生所述第二頻率選擇控制信號的指令包含用以響應于所述相異頻率時鐘處于預定邏輯電平而產生所述第二頻率 選擇控制信號的指令。
全文摘要
一種設備包含可編程頻率裝置，所述可編程頻率裝置適于產生選自一組相異頻率時鐘的參考時鐘，其中所述可編程頻率裝置進一步適于在所述相異頻率時鐘之間切換時維持所述參考時鐘的觸發沿的相同時間關系。所述設備進一步包含例如數字鎖相環(DPLL)的鎖相環(PLL)，所述鎖相環(PLL)使用所述選定參考時鐘以建立輸入信號與輸出信號之間的預定相位關系。通過在相異頻率時鐘之間切換時維持所述參考時鐘的大體上相同的時間關系，在改變所述參考時鐘的同時未顯著地干擾所述鎖相環(PLL)的連續且有效的操作。此可用以控制所述設備的功率消耗。
文檔編號H03L7/08GK102017418SQ200980115288
公開日2011年4月13日 申請日期2009年4月29日 優先權日2008年4月29日
發明者加里·約翰·巴蘭坦, 孫博, 居坎瓦爾·辛格·薩霍塔 申請人:高通股份有限公司