專利名稱：重置信號產生電路的制作方法
技術領域：
本實用新型涉及一種重置電路，尤其涉及一種重置處理器的重置信號產生電路。
背景技術：
隨著電子科技的進步，各類電子裝置已越來越趨于小型化，這種小型的電子裝置具有處 理器用于進行運算處理。而這種小型化電子裝置常常因為硬件運作不穩定或是軟件的不良操 作，例如開機時電源不穩定或是某些應用軟件的錯誤，造成處理器不再執行任何指令而發生 停止動作的現象。這時，需要重置電路來重置處理器。
當前，處理器的重置電路主要有兩種方式 一種是在處理器內部設一個計時電路及相對 應的計時緩存器并對計時緩存器的值定時重寫，若計時緩存器的值在間隔的時間內沒有被重 寫，則發出重置信號；另一種是使用專用的重置集成電路。這兩種方式的重置電路結構復雜 、成本較高。
實用新型內容
有鑒于此，需要提供一種重置信號產生電路，可實現處理器的重置，具有較低的成本， 且結構簡單。
本實用新型實施方式中提供的重置信號產生電路用于重置處理器，包括充電電路、放電 電路及觸發電路。其中，充電電路用于當處理器正常時接收處理器的定時脈沖信號，并根據 定時脈沖信號提供充電電流，以及當處理器出現故障時不提供充電電流。放電電路連接于充 電電路，用于當處理器正常時根據充電電流進行充電，以及當處理器出現故障時進行放電以 輸出低電壓信號。觸發電路與處理器及放電電路相連，用于偵測低電壓信號，并根據低電壓 信號輸出觸發信號至處理器以重置處理器。
本實用新型所提供的重置信號產生電路通過充電電路、放電電路以及觸發電路來產生觸 發電壓，再將觸發電壓輸入至處理器，實現處理器的重置，具有較低的成本，且結構簡單。
圖l為本實用新型一實施方式的重置信號產生電路的電路圖。
圖2為本實用新型一實施方式的重置信號產生電路的信號波形圖。
具體實施方式
圖l所示為本實用新型一實施方式的重置信號產生電路的電路圖。在本實施方式中，重
4置信號產生電路用于在處理器40出現故障時生成重置信號以重置處理器40，包括充電電路 10、放電電路20以及觸發電路30。處理器40包括一個通用輸入/輸出(General Purpose Input Output, GPIO)接腳以及一個重置接腳，處理器40可為中央處理器(Central Processing Unit, CPU)或者微處理器(Micro Control Unit, MCU)等。
充電電路10用于當處理器40正常工作時從處理器40的GPI0接腳接收定時脈沖信號，并根 據定時脈沖信號提供充電電流，以及當處理器40出現故障時不提供充電電流。在本實施例中 ，當處理器40正常時，處理器40會通過其GPI0接腳輸出定時脈沖信號至充電電路10。充電電 路10包括運算放大器U1，運算放大器U1的同相輸入端同時連接于處理器40以及其輸出端，其 反向輸入端接地，以形成緩沖器，用于提供充電電流至放電電路20以使放電電路20快速充電
放電電路20連接于充電電路10，用于當處理器40正常工作時根據充電電流進行充電，以 及當處理器40出現故障時進行放電以輸出低電壓信號。在本實施例中，放電電路20包括第一 電阻R1與充電電容C2。其中，第一電阻R1連接于運算放大器U1的輸出端與地之間，充電電容 C2連接于運算放大器U1的輸出端與地之間。第一電阻R1用于為充電電容C2提供放電路徑并確 保放電電路20的放電時間。
觸發電路30與處理器40及放電電路20相連，用于偵測低電壓信號，并根據低電壓信號輸 出觸發信號至處理器40以重置處理器40。在本實施例中，觸發電路30包括N溝道金屬氧化物 半導體M1與第二電阻R2。 N溝道金屬氧化物半導體M1的柵極連接于第一電阻R1與充電電容C2 ，其源極接地。第二電阻R2連接于N溝道金屬氧化物半導體M1的漏極，N溝道金屬氧化物半導 體M1與第二電阻R2的公共節點連接于處理器40的重置信號輸入端。
作為本發明一實施方式的進一步改進，所述重置信號產生電路還包括耦合電容C1與二極 管D1。耦合電容C1連接于處理器40與充電電路10之間，用于僅讓交流信號通過，同時隔絕直 流。二極管Dl的陽極連接于充電電路lO，其陰極連接于放電電路20，用于防電流逆流。
在本發明一實施方式中，當處理器40正常工作時，其GPIO接腳輸出定時脈沖信號，耦合 電容C1隔絕定時脈沖信號的直流信號，僅讓交流信號通過。定時脈沖信號通過耦合電容C1傳 輸至運算放大器U1，運算放大器U1的同相輸入端連接于耦合電容C1以及其輸出端，其反向輸 入端接地，以形成緩沖器，其輸出端通過外接3.3V電壓而輸出高電壓信號。高電壓信號通過 二極管D1傳輸至充電電容C2與N溝道金屬氧化物半導體M1的柵極，充電電容C2儲存電荷，此 時，N溝道金屬氧化物半導體M1的輸入電壓大于其臨界電壓，N溝道金屬氧化物半導體M1導通 并將輸入電壓連接至地。在本實施方式中，N溝道金屬氧化物半導體M1外接3. 3V電壓，確保了處理器40開始工作的瞬間有足夠的電壓導通N溝道金屬氧化物半導體M1。
當處理器40發生故障時，其GPIO引腳停止輸出定時脈沖信號，運算放大器U1停止輸出高 電壓信號。此時，充電電容C2進行放電以輸出低電壓信號，第一電阻R1為充電電容C2提供了 放電路徑，并確保了足夠的放電時間。二極管D1的陽極與算放大器U1的輸出端連接，其陰極 與第一電阻R1與充電電容C2連接，防止電流逆流。因此，低電壓信號輸入至N溝道金屬氧化 物半導體m， N溝道金屬氧化物半導體M1由于輸入的低電壓信號小于其臨界電壓而截止，低 電壓信號成為觸發信號被輸出至處理器40的重置信號輸入端。在本實施方式中，第二電阻 R2連接于N溝道金屬氧化物半導體M1的漏極，用于限置觸發信號的電流。
圖2所示為本實用新型一實施方式的重置信號產生電路的信號波形圖。圖2 (a)所示的 曲線為充電電容C2的信號波形圖，處理器40正常工作時輸出定時脈沖信號，充電電容C2約 200ms充電一次，當處理器40故障時停止輸出定時脈沖信號，無法對充電電容C2繼續充電， 直到處理器40重新正常工作時，輸出定時脈沖信號，并通過充電電路10對充電電容C2繼續充 電。
圖2 (b)所示的曲線為N溝道金屬氧化物半導體M1的信號波形圖，處理器40正常工作時 輸出定時脈沖信號，N溝道金屬氧化物半導體M1的輸入電壓大于其臨界電壓，N溝道金屬氧化 物半導體m正常工作。當處理器40出現故障時，N溝道金屬氧化物半導體M1的輸入電壓小于 其臨界電壓，N溝道金屬氧化物半導體M1停止工作。直到處理器40重新正常工作時，N溝道金 屬氧化物半導體M1繼續正常工作。
圖2 (c)所示的曲線為觸發電壓的信號波形圖，當處理器40正常工作時，N溝道金屬氧 化物半導體M1導通并將其輸入電壓傳輸到地，此時沒有觸發電壓。當處理器40出現故障時， N溝道金屬氧化物半導體M1截止，其輸入電壓成為觸發電壓被傳輸到處理器40。直到處理器 40重新正常工作時，N溝道金屬氧化物半導體M1重新導通并將其輸入電壓傳輸到地。
本實用新型實施方式所提供的重置信號產生電路通過充電電路IO、放電電路20以及觸發 電路30來產生觸發電壓，再將觸發電壓輸入至處理器40的重置信號輸入端，實現處理器40的 重置，具有較低的成本，且結構簡單。
權利要求1.一種重置信號產生電路，用于產生重置信號以重置處理器，其特征在于，所述重置信號產生電路包括充電電路，用于當所述處理器正常工作時從所述處理器接收定時脈沖信號，并根據所述定時脈沖信號提供充電電流，以及當所述處理器出現故障時停止提供充電電流；放電電路，連接于所述充電電路，用于當所述處理器正常工作時根據所述充電電流進行充電，以及當所述處理器出現故障時進行放電以輸出低電壓信號；及觸發電路，與所述處理器及所述放電電路相連，用于偵測所述低電壓信號，并根據所述低電壓信號輸出觸發信號至所述處理器以重置所述處理器。
2.如權利要求l所述的重置信號產生電路，其特征在于，所述充電電 路包括運算放大器，所述運算放大器的同相輸入端同時連接其輸出端以及所述處理器，其反 向輸入端接地，以形成緩沖器，用于對所述放電電路快速充電。
3.如權利要求2所述的重置信號產生電路，其特征在于，所述放電電路包括第一電阻，連接于所述運算放大器的輸出端與地之間；及充電電容，連接于所述運算放大器的輸出端與地之間，用于當所述放電電路放電時提 供低電壓信號；其中，所述第一電阻用于為所述充電電容提供放電路徑并確保所述放電電路的放電時間。
4.如權利要求3所述的重置信號產生電路，其特征在于，所述觸發電路包括N溝道金屬氧化物半導體，其柵極連接于所述第一電阻與所述充電電容，其源極接地；及第二電阻，連接于所述N溝道金屬氧化物半導體的漏極與參考電壓之間，用于限制所述 觸發信號的電流；其中，所述N溝道金屬氧化物半導體的漏極連接于所述處理器的重置接腳。
5 如權利要求4所述的重置信號產生電路，其特征在于，當所述處理 器正常工作時，所述N溝道金屬氧化物半導體的輸入電壓大于其臨界電壓，所述N溝道金屬氧 化物半導體導通并將所述輸入電壓連接至地；當所述處理器發生故障時，輸入至所述N溝道 金屬氧化物半導體的低電壓信號小于其臨界電壓，所述N溝道金屬氧化物半導體截止，所述 低電壓信號成為觸發信號被輸出至所述處理器。
6 如權利要求l所述的重置信號產生電路，其特征在于，還包括耦合 電容，連接于所述處理器與所述充電電路之間，用于通過交流信號，同時隔絕直流信號。
7 如權利要求l所述的重置信號產生電路，其特征在于，還包括二極 管，其陽極連接于所述充電電路，其陰極連接于所述放電電路，用于防電流逆流。
專利摘要一種重置信號產生電路，用于重置處理器，包括充電電路、放電電路及觸發電路。其中，充電電路用于當處理器正常時接收處理器的定時脈沖信號，并根據定時脈沖信號提供充電電流，以及當處理器出現故障時不提供充電電流。放電電路連接于充電電路，用于當處理器正常時根據充電電流進行充電，以及當處理器出現故障時進行放電以輸出低電壓信號。觸發電路與處理器及放電電路相連，用于偵測低電壓信號，并根據低電壓信號輸出觸發信號至處理器以重置處理器。本實用新型的重置信號產生電路通過充電電路、放電電路以及觸發電路來產生觸發電壓，再將觸發電壓輸入至處理器，實現處理器的重置，具有較低的成本，且結構簡單。
文檔編號H03K3/353GK201421585SQ20092030141
公開日2010年3月10日 申請日期2009年3月19日 優先權日2009年3月19日
發明者吳俊德 申請人:鴻富錦精密工業(深圳)有限公司;鴻海精密工業股份有限公司