專利名稱：基于lvpecl電路的石英晶體振蕩器的基座結構的制作方法
技術領域：
本實用新型涉及表面貼裝式石英晶體振蕩器，尤其涉及一種基于LVPECL 電路的石英晶體振蕩器的基座結構。
背景技術：
近年來，對高速數據傳輸的需求正推動著接口技術向高速、串行、差分、 低功耗以及點對點接口的方向發展，像振蕩器等這種基礎接口部件也由先前的 TTL,CMOS電路發展到如今的HCOMS,ECL,PECL (正射極耦合邏輯)，VDS等 多樣化驅動電路。正射極耦合邏輯PECL ( Positive Emitter-Coupled Logic)是
由ECL標準發展而來，在PECL電路中省去了負電源，較ECL電路更方便使用， PECL信號的幅度相對ECL要小，使得該邏輯電路更適合于高速數據的串性或 并行連接。基于這種接口電路的需要，基于PECL電路的石英晶體振蕩器也就 應用而生，該電路主要包含一個差分對和一對射隨器，輸出射隨器工作在正電 源范圍內，其電流始終存在，有利于提高開關速度。標準的輸出負載是接50Q 至Vcc-2V的電平上。該電路具有很強的驅動能力。在3.3V供電系統中的PECL 常被稱作低壓PECL，簡寫為LVPECL。目前主要使用的電壓為3.3V或2.5V。
因此，為適應市場發展的需求，當前設計、開發、制作LVPECL表面貼裝 石英晶體振蕩器是我們的首要目標。而作為LVPECL表面貼裝石英晶體振蕩器 的主要組件之一的LVPECL石英晶體振蕩器的基座開發設計就顯得尤為重要， 其相對于普通的SMD石英晶體振蕩器基座結構較復雜，層次較多，層與層之間 機械布線也更嚴格，所以加工工藝比較復雜，且多層疊加后容易造成厚薄不均， 封裝后很容易造成漏氣、起泡現象，產品合格率較低，因此對工藝，溫度，設備等都有很高的要求，需要更進一步設計出一款電性能優良結構合理易加工的基座。
發明內容
本實用新型針對上述的不足，提供了一種可有效避免封裝時漏氣現象，降 低產品厚度，結構簡單，加工方便的石英振蕩器的基座結構。 本實用新型通過下述技術方案得以解決
基于LVPECL電路的石英晶體振蕩器的基座結構，包括有基板，在基板的 背面上設有外電極，在基板正面的中間設有一凹槽，在凹槽內由上往下依次疊 放有晶片搭載平臺層、IC搭載平臺層及過孔走線層，在晶片搭載平臺層、IC搭 載平臺層上分別設有晶片引腳內電極、IC引腳內電極，在基板、晶片搭載平臺 層、IC搭載T臺層、過孔走線層的側壁上開設有導電槽，并在導電槽內印刷有 連通晶片引腳內電極、IC引腳內電極與外電極的導電線路。
作為優選，晶片引腳內電極設置在晶片搭載平臺層內的--端，其包括兩個 問隔設置的用以連接石英振蕩器晶片的兩個電極的正、負電極，晶片搭載平臺 層的另一端設置有支撐晶片的支撐部，支撐部的高度與正、負電極的高度相同。
作為優選，IC搭載平臺層的中間部位設有IC安裝槽，IC引腳內電極布局 在IC安裝槽的四周。
作為優選，在基板的背面上分布有6個外電極。
采用了上述技術方案的本實用新型的技術效果是由于貼裝石英振蕩器晶 片和IC的凹槽是直接開設在基板上，所以降低了產品的整體厚度，簡化了基座 結構，使得產品更加小型化；同時避免了多層疊加，防止封裝時漏氣，起泡現 象的產生；此外，在凹槽內還設有支撐部，所述的支撐部的高度與晶片引腳內 電極的高度相同，從而可使得石英晶片安裝在凹槽內時，不會產生高低不平的現象，從而保證了其穩定性；在凹槽內晶片搭載平臺的下面設計了貼裝IC的平 臺，該平臺的底板特性設計為接地型，并嚴格簡化各布線布局的形狀，力求最 大限度的配合IC各引腳布局。 說明書附圖
圖1為本實用新型基座的結構示意圖2為晶片搭載平臺層的結構示意圖3為IC搭載平臺層的結構示意圖4為過孔走線圖5為圖1的后視圖。
具體實施方式
以下結合附圖與具體實施方式
對本實用新型作進一步詳細描述
實施例如圖l， 2， 3， 4， 5所示，基于LVPECL電路的石英晶體振蕩器 的基座結構，包括有基板19，在基板19的背面上設有外電極3，外電極3包括 有6個電極，即外電極3a、 3b、 3c、 3d、 3e、 3f,在基板19正面的中問設有一 凹槽12，在凹槽12內由上往下依次疊放有晶片搭載平臺層、IC搭載平臺層及 過孔走線層，在晶片搭載平臺層、IC搭載平臺層上分別設有晶片引腳內電極、 IC引腳內電極，在基板19、晶片搭載平臺層、IC搭載平臺層、過孔走線層的側 壁上開設有導電槽4，并在導電槽4內印刷有連通晶片引腳內電極、IC引腳內 電極與外電極的導電線路。
圖2所示為晶片搭載平臺層，晶片引腳內電極設置在晶片搭載平臺層內的 一端，其包括兩個間隔設置的用以連接石英振蕩器晶片的兩個電極的止、負電 極A、 B，晶片搭載平臺層的另一端設置有支撐晶片的支撐部17，支撐部17的 高度與正、負電極A、 B的高度相同。可伐圈20通過過孔16e與外電極3c相連。如圖3、圖1所示，在IC搭載平臺層中間設有IC安裝槽2，在IC搭載平 臺層上設有IC引腳內電極5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15，在IC搭 載平臺層表面及側壁上設有導電槽4a、 4b、 4c、 4d、 4e、 4f，并在上述導電槽內 印刷有連通IC引腳內電極與外電極的導電線路18a、 18b、 18c、 18d、 18e、 18f， IC搭載平臺2通過導線線路18g、 18h連接晶片引腳內電極A、 B。
如圖4所示為IC搭載平臺層的過孔走線圖，連接晶片搭載平臺層與外電極 層。其中導電線路18i將過孔16f與導電槽4c相連，導電線路18j將過孔16c 與過孔16g相連，導電線路18k將過孔16d與導電槽4e相連。
如圖5所示為外電極的分布圖，其中外電極3a通過導電線路18a與IC搭載 平臺層中的內電極IO相連，外電極3b通過導電線路18b與IC搭載平臺層中的 內電極11相連，外電極3c通過導電線路18c與IC搭載平臺層中的內電極9、 12、 13相連，外電極3d通過導電線路18d與IC搭載平臺層中的內電極5相連， 外電極3e通過導電線路18e與內電極15相連，外電極3f通過導電線路18f與 IC搭載平臺層中的內電極6、 14相連。
另外要特別說明一下，晶片的正負電極如何與IC中的晶體輸入輸出電極相 連的。晶片搭載平臺層的正電極A通過過孔16a到IC搭載平臺層，再通過導電 線路18g與IC引腳內電極7相連；負電極B通過過孔16b到IC搭載平臺層， 再通過電線路18h與IC引腳內電極8相連。
所述的貼裝1C的內電極包括Vdd(電源)、Xin(晶體的輸入電極)、Xout(晶體 的輸出電極)、OEl(三態控制腳)、0E1(三態控制腳)、GND(接地腳)、Q (頻率輸 出腳)、nQ (頻率輸出腳)，全部有序的分布在對應的LVPECL晶體振蕩器IC 的引腳旁邊。
權利要求1.基于LVPECL電路的石英晶體振蕩器的基座結構，包括有基板(19)，其特征是在基板(19)的背面上設有外電極(3)，在基板(19)正面的中間設有一凹槽(12)，在凹槽(12)內由上往下依次疊放有晶片搭載平臺層、IC搭載平臺層及過孔走線層，在晶片搭載平臺層、IC搭載平臺層上分別設有晶片引腳內電極、IC引腳內電極，在基板(19)、晶片搭載平臺層、IC搭載平臺層、過孔走線層的側壁上開設有導電槽，并在導電槽內印刷有連通晶片引腳內電極、IC引腳內電極與外電極(3)的導電線路。
2. 根據權利要求1所述的基于LVPECL電路的石英晶體振蕩器的基座結構，其 特征是晶片引腳內電極設置在晶片搭載平臺層內的一端，其包括兩個間隔 設置的用以連接石英振蕩器晶片的兩個電極的正、負電極(A， B)，晶片搭載 T臺層的另一端設置有支撐晶片的支撐部(17)，支撐部(17)的高度與正、負電 極(A， B)的高度相同。
3. 根據權利要求1所述的基于LVPECL電路的石英晶體振蕩器的基座結構，其 特征是IC搭載平臺層的中間部位設有IC安裝槽，IC引腳內電極布局在IC 安裝槽的四周。
4. 根據權利要求1所述的基于LVPECL電路的石英晶體振蕩器的基座結構，其 特征是在基板(19)的背面上分布有6個外電極。)。
專利摘要本實用新型涉及一種基于LVPECL電路的石英晶體振蕩器的基座結構，包括有基板，在基板的背面上設有外電極，在基板正面的中間設有一凹槽，在凹槽內由上往下依次疊放有晶片搭載平臺層、IC搭載平臺層及過孔走線層，在晶片搭載平臺層、IC搭載平臺層上分別設有晶片引腳內電極、IC引腳內電極，在基板、晶片搭載平臺層、IC搭載平臺層、過孔走線層的側壁上開設有導電槽，并在導電槽內印刷有連通晶片引腳內電極、IC引腳內電極與外電極的導電線路。本實用新型的技術效果是由于貼裝石英振蕩器晶片和IC的凹槽是直接開設在基板上，所以降低了產品的整體厚度，簡化了基座結構，使得產品更加小型化；同時避免了多層疊加，防止封裝時漏氣，起泡現象的產生。
文檔編號H03H9/05GK201383797SQ200920118500
公開日2010年1月13日 申請日期2009年4月23日 優先權日2009年4月23日
發明者劉嘉順, 趙建忠 申請人:杭州鴻星電子有限公司