專利名稱：一種線性電壓調節器的制作方法
技術領域：
本發明涉及電子技術領域，尤其涉及一種線性電壓調節器。
背景技術：
線性電壓調節器廣泛用于便攜式電子設備的電源供給，常規的線性電壓調節器結構請參 閱圖1所示，其核心電路由誤差放大器、輸出放大電路和頻率補償電路組成，其中頻率補償 電路由片外補償電容Cp和串聯電阻RESR組成。圖l所示的線性電壓調節器的工作原理是如果
負載RL發生變化使輸出電壓Vout降低，則輸出電壓Vout經過電阻Rl和R2分壓后反饋到誤差放 大器正端的電壓也降低，由于參考電壓Vref保持不變，因此誤差放大器的輸出電壓降低，于 是通過功率P溝道金屬氧化物半導體管(P-Channel Metal Oxide Semiconductor, PMOS) MP 的電流增加，從而使Vout升高，電路恢復平衡，輸出電壓穩定；反之，如果輸出電壓Vout升 高，則反饋到誤差放大器正端的電壓升高，誤差放大器的輸出電壓升高，于是通過功率PMOS 管MP的電流減小，從而使Vout降低，電路恢復平衡。
圖l所示的線性電壓調節器，頻率補償電容Cp和串聯電阻RESR產生一個零點，其頻率如下
該零點用于抵消電路的極點，為電壓調節器提供足夠的相位裕度，使電路保持穩定。
圖2所示的電路為誤差放大器通常采用的兩級放大器結構，如果采用該結構，則線性電 壓調節器為三級放大器結構，這樣為了保持電路的穩定性，需要補償電容數目通常要多于三 個，補償電路比較復雜。另外，補償電容Cp的數值通常為^級，不能片上集成。
隨著片上系統(system on chip, SoC)規模的不斷增加以及便攜式設備的迅猛發展， 可以全芯片集成的線性電壓調節器受到人們越來越多的關注。但常規的線性電壓調節器由于 上述缺點不能全芯片集成，因此不能適應片上系統規模的增加以及便攜式設備的發展。
發明內容
為了解決現有的線性電壓調節器中的誤差放大器結構復雜以及線性電壓調節器無法全芯 片集成的技術問題，本發明提供了一種無需片外補償電容的線性電壓調節器，其目的在于， 在不降低電路性能的情況下，簡化線性電壓調節器的結構，從而簡化補償電路，減少補償電容的數目，降低補償電容的數值，使線性電壓調節器適合全芯片集成。 本發明提供了一種線性電壓調節器，包括
誤差放大器，其由一級折疊共源共柵放大器構成，用于比較參考電壓Vref和結點NETF的 反饋電壓，并產生第一輸出電壓；
輸出放大電路，其包括功率PMOS管和分壓電阻，所述功率PMOS管在所述第一輸出電壓的 作用下產生第二輸出電壓Vout，所述分壓電阻根據所述第二輸出電壓Vout產生所述反饋電壓
頻率補償電路，其包括壓控電流源和補償電容，用于接收所述反饋電壓和所述第二輸出 電壓Vout，并產生與所述輸出放大電路的極點相匹配的零點。 所述誤差放大器包括
第一PMOS管Mpl，其柵極與第一偏置電壓Vbl相連接，源極與電源電壓VDD相連接； 第二PM0S管Mp2，其源極與所述第一PMOS管Mpl的漏極相連接，其柵極與所述結點NETF連
接；
第三PM0S管Mp3，其源極與所述第一PMOS管Mpl的漏極相連接，其柵極與參考電壓Vref相 連接；
第四PM0S管Mp4，其源極與所述電源電壓VDD相連接； 第五PM0S管Mp5，其源極與所述電源電壓VDD相連接；
第六PM0S管Mp6，其源極與所述第四PM0S管Mp4的漏極相連接，其柵極與第四偏置電壓 Vb4相連接，其漏極分別與所述第四PM0S管Mp4的柵極和所述第五PM0S管Mp5的柵極相連接；
第七PM0S管Mp7，其源極與所述第五PM0S管Mp5的漏極相連接，其柵極與所述第四偏置電 壓Vb4相連接；
第一NMOS管Mnl，其源極接地，其柵極與第二偏置電壓Vb2相連接，其漏極與所述第二 PM0S管Mp2的漏極相連接；
第二NM0S管Mn2，其源極接地，其柵極與所述第二偏置電壓Vb2相連接，其漏極與所述第 三PM0S管Mp3的漏極相連接；
第三麗0S管Mn3，其源極與所述第一麗OS管Mnl的漏極相連接，柵極與第三偏置電壓Vb3 相連接，其漏極與所述第六PM0S管Mp6的漏極相連接；
第四麗0S管Mn4，其源極與所述第二麗0S管Mn2的漏極相連接，其柵極與所述第三偏置電 壓Vb3相連接，其漏極與所述第七PMOS管Mp7的漏極相連接；
所述第七PMOS管Mp7的漏極和所述第四NMOS管Mn4的漏極相連接，并產生所述誤差放大器的第一輸出電壓，用于控制所述輸出放大電路。 所述輸出放大電路包括
第八PM0S管Mp8，其源極與所述電源電壓VDD相連接，其柵極接收所述第一輸出電壓，其 漏極提供所述第二輸出電壓Vout;
第一電容C1，其一端與所述第二瑜出電壓V0Ut相連接，另一端接地；
第一電阻R1，其一端與所述第二輸出電壓Vout相連接，另一端與所述第二PM0S管Mp2的 柵極相連接；
第二電阻R2，其一端與所述第一電阻R1相連接，另一端接地；
所述第一電阻R1和所述第二電阻R2相連接，形成反饋結點NETF，反饋到所述第二PMOS管 Mp2的柵極。
所述頻率補償電路包括
第五NMOS管Mn5，其柵極與所述第二偏置電壓Vb2相連接，其源極接地； 第六NM0S管Mn6，其柵極與所述第二偏置電壓Vb2相連接，其源極接地； 第七NM0S管Mn7，其柵極與所述第三偏置電壓Vb3相連接，其源極與所述第五NM0S管Mn5 的漏極相連接；
第八NM0S管Mn8，其柵極與所述第三偏置電壓Vb3相連接，其源極與所述第六NM0S管Mn6 的漏極相連接；
第九麗0S管Mn9，其柵極與所述第二輸出電壓Vout相連接，其源極與所述第八NMOS管
Mn8的漏極相連接；
第二電容C2，其一端與所述第八NM0S管Mn8的漏極相連接，另一端接地； 第九PMOS管Mp9，其柵極與第四偏置電壓Vb4相連接，其漏極與所述第七NMOS管Mn7的漏
極相連接；
第十PMOS管MplO，其柵極與所述第四偏置電壓Vb4相連接，其漏極與所述第九NMOS管 Mn9的漏極相連接；
第十一PMOS管Mpll，其柵極與所述第十PMOS管MplO的漏極相連接，漏極與所述第九 PMOS管Mp9的源極相連接，其源極與所述電源電壓VDD相連接；
第十二PMOS管Mp12，其柵極與所述第十PMOS管MplO的漏極相連接，其漏極與所述第十 PMOS管Mp 10的源極相連接，其源極與所述電源電壓VDD相連接。
所述第一偏置電壓Vbl使所述第一PMOS管Mpl位于飽和區；所述第二偏置電壓Vb2使所述 第一NMOS管Mnl、所述第二NMOS管Mn2、所述第五NMOS管Mn5以及所述第六NMOS管Mn6位于飽和區；所述第三偏置電壓Vb3使所述第三NM0S管Mn3、所述第四NM0S管Mn4、所述第七NMOS管 Mn7以及所述第八NMOS管Mn8位于飽和區；所述第四偏置電壓Vb4使所述第六PMOS管Mp6、所述 第七PMOS管Mp7 、所述第九PMOS管Mp9以及所述第十PMOS管Mp 1 O位于飽和區。
本發明具有以下有益效果本發明降低了線性電壓調節器的復雜度，減少了頻率補償需 要的電容數目，并且補償電容的數值小，使線性電壓調節器適合全芯片集成。
圖l是現有技術中常規線性電壓調節器結構示意圖； 圖2是現有技術中常規線性電壓調節器中誤差放大器結構示意圖3是本發明提供的無需片外補償電容的線性電壓調節器的電路示意圖4是本發明沒有頻率補償電路時輸出節點的等效小信號負載；
圖5是本發明有頻率補償電路時輸出節點的等效小信號負載；
圖6是本發明的環路增益示意圖。
具體實施例方式
下面結合附圖，對本發明做進一步的詳細描述。
本發明提供的無需片外補償電容的線性電壓調節器的電路示意圖，如圖3所示，其包括
誤差放大器、輸出放大電路和頻率補償電路。
誤差放大器，其由一級折疊共源共柵放大器構成，用于比較參考電壓Vref和結點NETF的 反饋電壓，產生控制電壓；
輸出放大電路，其包括功率PMOS管和兩個分壓電阻，功率PMOS管在所述控制電壓的作用 下產生輸出電壓Vout，兩個分壓電阻產生所述反饋電壓。輸出節點有一個可片上集成的電容 ，用于改善本發明所述線性電壓調節器的瞬態響應特性；
頻率補償電路，其包括壓控電流源和補償電容，產生零點，使電路穩定工作。
其中誤差放大器包括
第一PMOS管Mpl，其柵極與偏置電壓Vbl相連接，源極與電源電壓VDD相連接； 第二PMOS管Mp2，其源極與所述第一PMOS管Mpl的漏極相連接；
第三PMOS管Mp3，其源極與所述第一PMOS管Mpl的漏極相連接，柵極與參考電壓Vref相連
接；
第四PM0S管Mp4，其源極與電源電壓VDD相連接； 第五PM0S管Mp5，其源極與電源電壓VDD相連接；
第六PM0S管Mp6，其源極與所述第四PM0S管Mp4的漏極相連接，柵極與偏置電壓Vb4相連接，漏極與所述第四PM0S管Mp4的柵極和所述第五PM0S管Mp5的柵極相連接；
第七PMOS管Mp7，其源極與所述第五PMOS管Mp5的漏極相連接，柵極與偏置電壓Vb4相連
接；
第一N溝道金屬氧化物半導體(N-Channel Metal Oxide Semiconductor, NMOS)管Mnl ，其源極接地，柵極與偏置電壓Vb2相連接，漏極與所述第二PM0S管Mp2的漏極相連接；
第二NM0S管Mn2，其源極接地，柵極與偏置電壓Vb2相連接，漏極與所述第三PM0S管Mp3 的漏極相連接；
第三麗0S管Mn3，其源極與所述第一麗OS管Mnl的漏極相連接，柵極與偏置電壓Vb3相連 接，漏極與所述第六PM0S管Mp6的漏極相連接；
第四麗0S管Mn4，其源極與所述第二麗0S管Mn2的漏極相連接，柵極與偏置電壓Vb3相連 接，漏極與所述第七PMOS管Mp7的漏極相連接；
所述第七PMOS管Mp7的漏極和第四NMOS管Mn4的漏極相連接產生所述誤差放大器的輸出電壓。
其中輸出放大電路包括
第八PMOS管Mp8，其源極與電源電壓VDD相連接，柵極與所述誤差放大器的輸出電壓相連 接，漏極提供輸出電壓Vout;
第一電容C1，其一端與所述輸出電壓Vout相連接，另一端接地；
第一電阻R1，其一端與所述輸出電壓Vout相連接，另一端與所述第二PMOS管Mp2的柵極 相連接；
第二電阻R2，其一端與所述第一電阻R1相連接，另一端接地；
所述第一電阻R1和第二電阻R2相連接，形成反饋結點NETF，反饋到所述第二PM0S管Mp2
的柵極；
其中頻率補償電路包括
第五NM0S管Mn5，其柵極與偏置電壓Vb2相連接，源極接地； 第六NM0S管Mn6，其柵極與偏置電壓Vb2相連接，源極接地；
第七NM0S管Mn7，其柵極與偏置電壓Vb3相連接，源極與所述第五NM0S管Mn5的漏極相連
接；
第八NM0S管Mn8，其柵極與偏置電壓Vb3相連接，源極與所述第六NM0S管Mn6的漏極相連
接；
第九麗OS管Mn9，其柵極與輸出電壓Vout相連接，源極與所述第八NMOS管Mn8的漏極相連第二電容C2，其一端與所述第八NM0S管Mn8的漏極相連接，另一端接地； 第九PM0S管Mp9，其柵極與偏置電壓Vb4相連接，漏極與所述第七NM0S管Mn7的漏極相連
接；
第十PMOS管MplO，其柵極與偏置電壓Vb4相連接，漏極與所述第九NMOS管Mn9的漏極相連
接；
第十一PMOS管Mpll，其柵極與所述第十PMOS管MplO的漏極相連接，漏極與所述第九 PMOS管Mp9的源極相連接，源極與電源電壓VDD相連接；
第十二PMOS管Mp12，其柵極與所述第十PMOS管MplO的漏極相連接，漏極與所述第十 PMOS管Mp 10的源極相連接，源極與電源電壓VDD相連接。
偏置電壓Vbl、 Vb2、 Vb3和Vb4在取值時應保證本發明中M0S管處于飽和區。
與圖l所示的常規的線性電壓調節器不同，本發明提供的線性電壓調節器的誤差放大器 為一級折疊共源共柵放大器，這樣本發明的線性電壓調節器為兩級放大器結構，可以降低頻 率補償電路的復雜度；本發明提供的線性電壓調節器的頻率補償電路采用壓控電流源結構， 所需要的補償電容的數值小，非常適合全芯片集成。
下面分析本發明的頻率補償電路對環路特性的影響，本發明提供的無需片外補償電容的 線性電壓調節器，當去掉頻率補償電路時，輸出節點Vout的小信號等效負載可以簡化為圖4 所示的電阻電容網絡，其中rds為功率PMOS管的小信號電阻，則在Vout節點處的極點頻率為
:/ 1
2tt[/^ 〃7 i〃(Al + A2)]*Cl (2)
當采用本發明的頻率補償電路時，由于其為壓控電流源結構，輸出節點Vout的小信號等
(3)
效負載可以簡化為圖5所示的網絡，其中，壓控電流i大小為:
式中C2為頻率補償電路中的電容，S"'w為復頻率。根據圖5所示的網絡可以得到，采用
本發明的頻率補償電路后，產生一個零點，其頻率為
<formula>formula see original document page 10</formula>
(4)該零點用于抵消電路的一個極點，使電路保持穩定。
圖l中電容Cp的數值通常為^級，不能集成在芯片上。而本發明中電容C1的數值一般 為30pF到50pF，電容C2的值小于lpF，因此C1和C2都能集成在芯片上。
另外，本發明中誤差放大器采用一級折疊共源共柵放大器結構，在簡化頻率補償電路的 同時，可以保證線性電壓調節器精度，圖6給出了本發明的環路增益，可以看出本發明的環 路增益很高，這樣就保證的本發明提供的線性電壓調節器的高精度。
本發明中的誤差放大器采用一級折疊共源共柵放大器，使得本發明所述的線性電壓調節 器為兩級放大器結構，有利于減少頻率補償需要的電容數目，簡化補償電路的復雜度；本發 明中補償電路采用壓控電流源結構，只需要一個補償電容，并且電容數值小，非常適合全芯 片集成；本發明中誤差放大器采用一級折疊共源共柵放大器，使得本發明提出的電壓調節器 具有很好的電源抑制比特性。
本領域的技術人員在不脫離權利要求書確定的本發明的精神和范圍的條件下，還可以對 以上內容進行各種各樣的修改。因此本發明的范圍并不僅限于以上的說明，而是由權利要求 書的范圍來確定的。
權利要求
1.一種線性電壓調節器，其特征在于，包括誤差放大器，其由一級折疊共源共柵放大器構成，用于比較參考電壓(Vref)和結點(NETF)的反饋電壓，并產生第一輸出電壓；輸出放大電路，其包括功率PMOS管和分壓電阻，所述功率PMOS管在所述第一輸出電壓的作用下產生第二輸出電壓(Vout)，所述分壓電阻根據所述第二輸出電壓(Vout)產生所述反饋電壓；頻率補償電路，其包括壓控電流源和補償電容，用于接收所述反饋電壓和所述第二輸出電壓(Vout)，并產生與所述輸出放大電路的極點相匹配的零點。
2.根據權利要求l所述的線性電壓調節器，其特征在于，所述誤差放大器包括 第一PM0S管(Mpl)，其柵極與第一偏置電壓(Vbl)相連接，源極與電源電壓(VDD)相連接；第二PM0S管(Mp2)，結點(NETF)連接；第三PM0S管(Mp3)，電壓(Vref)相連接； 第四PM0S管(Mp4)， 第五PM0S管(Mp5)， 第六PM0S管(Mp6)，偏置電壓(Vb4)相連接，Mp5)的柵極相連接；第七PM0S管(Mp7)，其源極與所述第一PMOS管(Mpl)的漏極相連接，其柵極與所述其源極與所述第一PMOS管(Mpl)的漏極相連接，其柵極與參考其源極與所述電源電壓(VDD)相連接； 其源極與所述電源電壓(VDD)相連接；其源極與所述第四PMOS管(Mp4)的漏極相連接，其柵極與第四 其漏極分別與所述第四PMOS管(Mp4)的柵極和所述第五PMOS管(其源極與所述第五PMOS管(Mp5)的漏極相連接，其柵極與所述第四偏置電壓(Vb4)相連接；第一NM0S管(Mnl)，其源極接地，其柵極與第二偏置電壓(Vb2)相連接，其漏極與 所述第二PMOS管(Mp2)的漏極相連接；第二NM0S管(Mn2)，其源極接地，其柵極與所述第二偏置電壓(Vb2)相連接，其漏 極與所述第三PMOS管(Mp3)的漏極相連接；第三麗0S管(Mn3)，其源極與所述第一NMOS管(Mnl)的漏極相連接，柵極與第三偏 置電壓(Vb3)相連接，其漏極與所述第六PMOS管(Mp6)的漏極相連接；第四NM0S管(Mn4)，其源極與所述第二NMOS管(Mn2)的漏極相連接，其柵極與所述 第三偏置電壓(Vb3)相連接，其漏極與所述第七PMOS管(Mp7)的漏極相連接；所述第七PMOS管(Mp7)的漏極和所述第四NMOS管(Mn4)的漏極相連接，并產生所述 誤差放大器的第一輸出電壓，用于控制所述輸出放大電路。
3.根據權利要求2所述的線性電壓調節器，其特征在于，所述輸出放大電路包括第八PM0S管(Mp8)，其源極與所述電源電壓(VDD)相連接，其柵極接收所述第一輸 出電壓，其漏極提供所述第二輸出電壓(Vout);第一電容(Cl)，其一端與所述第二輸出電壓(Vout)相連接，另一端接地；第一電阻(Rl)，其一端與所述第二輸出電壓(Vout)相連接，另一端與所述第二 PM0S管(Mp2)的柵極相連接；第二電阻(R2)，其一端與所述第一電阻(Rl)相連接，另一端接地；所述第一電阻(Rl)和所述第二電阻(R2)相連接，形成反饋結點(NETF)，反饋到 所述第二PMOS管(Mp2)的柵極。
4.根據權利要求3所述的線性電壓調節器第五NM0S管(Mn5)，其柵極與所述第第六NM0S管(Mn6)，其柵極與所述第第七NM0S管(Mn7)，其柵極與所述第 麗0S管(Mn5)的漏極相連接；第八NM0S管(Mn8)，其柵極與所述第 麗0S管(Mn6)的漏極相連接；第九NM0S管(Mn9)，其柵極與所述第 麗0S管(Mn8)的漏極相連接；，其特征在于，所述頻率補償電路包括 二偏置電壓(Vb2)相連接，其源極接地； 二偏置電壓(Vb2)相連接，其源極接地； 三偏置電壓(Vb3)相連接，其源極與所述第五三偏置電壓(Vb3)相連接，其源極與所述第六二輸出電壓(Vout)相連接，其源極與所述第八第二電容(C2)，其一端與所述第八NMOS管(Mn8)的漏極相連接，另一端接地；第九PM0S管(Mp9)，其柵極與第四偏置電壓(Vb4)相連接，其漏極與所述第七NMOS 管(Mn7)的漏極相連接；第十PM0S管(Mp10)，其柵極與所述第四偏置電壓(Vb4)相連接，其漏極與所述第九 麗0S管(Mn9)的漏極相連接；第十一PM0S管(Mpll)，其柵極與所述第十PMOS管(Mp10)的漏極相連接，漏極與所 述第九PM0S管(Mp9)的源極相連接，其源極與所述電源電壓(VDD)相連接；第十二PM0S管(Mpl2)，其柵極與所述第十PMOS管(Mp10)的漏極相連接，其漏極與 所述第十PMOS管(Mp10)的源極相連接，其源極與所述電源電壓(VDD)相連接。
5. 根據權利要求4所述的線性電壓調節器，其特征在于，所述第一偏置電壓(Vbl)使所 述第一PM0S管(Mpl)位于飽和區；所述第二偏置電壓(Vb2)使所述第一NMOS管(Mnl)、 所述第二NMOS管(Mn2)、所述第五NMOS管(Mn5)以及所述第六NMOS管(Mn6)位于飽和區 ;所述第三偏置電壓(Vb3)使所述第三麗OS管(Mn3)、所述第四麗0S管(Mn4)、所述第 七麗0S管(Mn7)以及所述第八麗OS管(Mn8)位于飽和區；所述第四偏置電壓(Vb4)使所 述第六PM0S管(Mp6)、所述第七PMOS管(Mp7)、所述第九PMOS管(Mp9)以及所述第十 PM0S管(Mp10)位于飽和區。
全文摘要
本發明涉及一種線性電壓調節器，屬于電子技術領域。該線性電壓調節器包括誤差放大器，其由一級折疊共源共柵放大器構成，用于比較參考電壓Vref和結點NETF的反饋電壓，并產生第一輸出電壓；輸出放大電路，其包括功率PMOS管和分壓電阻，功率PMOS管在所述第一輸出電壓的作用下產生第二輸出電壓Vout，分壓電阻產生所述反饋電壓；頻率補償電路，其包括壓控電流源和補償電容，用于接收所述反饋電壓和所述第二輸出電壓Vout并產生與所述輸出放大電路的極點相匹配的零點。本發明降低了線性電壓調節器的復雜度，減少了頻率補償需要的電容數目，并且補償電容的數值小，使線性電壓調節器適合全芯片集成。
文檔編號H03F3/45GK101609345SQ20091030421
公開日2009年12月23日 申請日期2009年7月10日 優先權日2009年7月10日
發明者周玉梅, 矯逸書, 高雷聲 申請人:中國科學院微電子研究所