專利名稱：基于fpga的ad轉換器v形采樣方法
技術領域：
本發明屬于信號控制領域，特別涉及一種利用FPGA控制AD轉換器進行V形采樣 的方法。
背景技術：
隨著自動化技術的發展，多通道的數據采集應用必不可少，AD轉換器是實現模擬 信號到數字信號的關鍵器件。 一片AD轉換芯片可以實現多路模擬信號的同時轉換功能，但 隨著采樣通道的增多，多片AD轉換器的使用必然導致采樣的不同步，不同AD轉換器之間的 采樣時刻有偏差。對于某些自動化裝置來說，采樣的不同步將產生采集量的相位差，嚴重的 會產生惡劣后果，如電力系統微機保護裝置，采集信號的相位差就可能導致保護誤動。
發明內容
本發明提出了一種基于FPGA的AD轉換器V形采樣方法，利用FPGA控制AD轉換 器和多路模擬開關，多次啟動AD轉換，讀取轉換后的數據，并經過簡單濾波處理后供CPU讀 取。 本發明的技術方案是基于FPGA的AD轉換器V形采樣方法，該方法包括下列步
驟將模擬開關接入AD轉換器，AD轉換器與FPGA連接，所述FPGA采樣過程是 1) FPGA首先選擇所有模擬開關的第一通道，再啟動AD轉換器進行轉換，讀取轉后
的數據，存入FPGA內部RAM,然后FPGA再選擇模擬開關的第二通道，依此類推； 2)選擇完模擬開關的最后一個通道之后，FPGA再次選擇最后一個通道，然后倒數
第二個，直至第一個通道； 3)所有數據采集完畢之后，FPGA從RAM中讀取數據，把步驟1)和步驟2)采集的 對應通道數據進行平均，得到該通道的一次采樣值。 上述采樣方法，即FPGA按照順序采集所有通道的模擬量，然后按照逆序再次采集 所有通道的模擬量，所得所有結果存入FPGA的內部RAM,即本發明所述的V形采樣。
上述技術方案中，如AD轉換器轉換多路模擬量，則每路接入一片模擬開關，多個 模擬開關接入AD轉換器。 作為本發明的進一步改進，FPGA可以多次重復步驟1)和步驟2)的采樣過程，然 后再進行步驟3)，以得到更高的采樣精度。
本發明的優點在于 1、降低CPU負荷率，將實時性要求高的采樣工作交給FPGA來完成，由于FPGA是并
行工作器件，所有工作同時進行，提高了采樣的速度和采樣時刻控制的精度。 2、提高采樣數據精度，有FPGA控制AD轉換器進行多次采樣后，在進行平均處理，
提高了數據的精度，濾除了數據中的干擾信號。 3、減少了多通道采樣間的時間差。利用最少的硬件資源實現了多通道的數據采 集，V形采樣的運用，使得給通道間的平均采樣時刻趨于一致，減少了采樣導致的各通道間的相位誤差。 4、降低了系統的硬件成本，采用V形采樣方法可以大大提高AD轉換器的利用率， 以較少的硬件資源實現多通道采集的功能，降低了硬件成本。
圖1為本發明實施例1中V形采樣控制結構圖。
圖2為本發明實施例1的FPGA內部結構圖。
具體實施例方式
下面結合附圖給出本發明的具體實施方法。
實施例1 圖1以6路AD轉換器和8路模擬開關為例，給出了本發明所述基于FPGA的AD轉 換器V形采樣方法的硬件結構圖。為了避免各路模擬量之間的干擾，每片模擬開關第8路 輸入接地，每次切換之后均將模擬開關切換到接地這一路進行放電。圖2為FPGA內部結構 圖。FPGA工作時，首先將所有電子開關切換到第l通道，此時，第1 ， 8， 15， 22， 29， 36路
信號進入AD轉換器的轉換通道。AD對此信號進行采樣后將采樣數據存入FPGA的內部RAM。 然后FPGA先將電子開關的輸入切換到接地，再切換到第2通道，啟動AD采樣。依此類推直 至第7通道，第7通道采集完畢之后，FPGA再按照從高至低的順序，從第7通道至第1通道 采集數據。如果采樣間隔和AD轉換速度允許，FPGA還可以進行下一輪的V形采樣。但為 了計算方便，一般采樣次數定為2次，4次或8次。 所有的V形采樣數據采集完畢之后，平均值計算模塊將每一通道對應所有數據取 出進行平均值計算，得到該通道的最終采樣值。
權利要求
一種基于FPGA的AD轉換器V形采樣方法，該方法包括下列步驟將模擬開關接入AD轉換器，AD轉換器與FPGA連接，其特征是，所述FPGA采樣過程是1)FPGA首先選擇所有模擬開關的第一通道，再啟動AD轉換器進行轉換，讀取轉后的數據，存入FPGA內部RAM，然后FPGA再選擇模擬開關的第二通道，依此類推；2)選擇完模擬開關的最后一個通道之后，FPGA再次選擇最后一個通道，然后倒數第二個，直至第一個通道；3)所有數據采集完畢之后，FPGA從RAM中讀取數據，把步驟1)和步驟2)采集的對應通道數據進行平均，得到該通道的一次采樣值。
2. 根據權利要求l所述的采用方法，其特征是，所述AD轉換器轉換多路模擬量，每路接入一片模擬開關，多個模擬開關接入AD轉換器。
3. 根據權利要求l所述的采用方法，其特征是，所述步驟l)和步驟2)的采樣過程重復循環多次，然后再進行步驟3)。
4. 根據權利要求3所述的采用方法，其特征是，所述步驟1)和步驟2)的采樣過程重復循環4-8次。
全文摘要
本發明涉及基于FPGA的AD轉換器V形采樣方法，該方法包括下列步驟將模擬開關接入AD轉換器，AD轉換器與FPGA連接，所述FPGA采樣過程是FPGA首先選擇所有模擬開關的第一通道，再啟動AD轉換器進行轉換，讀取轉后的數據，存入FPGA內部RAM，然后FPGA再選擇模擬開關的第二通道，依此類推；選擇完模擬開關的最后一個通道之后，FPGA再次選擇最后一個通道，然后倒數第二個，直至第一個通道；所有數據采集完畢之后，FPGA從RAM中讀取數據，把步驟1)和步驟2)采集的對應通道數據進行平均，得到該通道的一次采樣值。
文檔編號H03M1/54GK101764614SQ20091026311
公開日2010年6月30日 申請日期2009年12月16日 優先權日2009年12月16日
發明者李從飛 申請人:南京弘毅電氣自動化有限公司