專利名稱：運算放大器的制作方法
技術領域：
本發明涉及運算放大器，更具體地，涉及能夠抑制功率消耗和噪聲產生的運算放 大器。
背景技術：
通常，運算放大器是一個放大輸入電壓之間的差值的電路。在理想的運算放大器 情況下，其晶體管具有相同的大小(size)和相同的閾值電壓。因此，當輸入電壓相等時，運 算放大器的輸出電壓應為0V。然而，由于工藝因素，其晶體管不具有相同的大小和相同的閾 值電壓。即，在晶體管中可能存在失配的問題。為此，即使輸入電壓相等時，輸出電壓也會 有幾微伏到幾十毫伏的電壓輸出。該電壓被稱為“偏移電壓”。在相關技術中，使用電容器 來消除該偏移電壓。圖1是相關的采樣保持電路(sample and hold circuit)的電路圖。如圖1所示，該相關的采樣保持電路包括三個開關SI、S2和S3，一個運算放大器 和一個電容器Cc。下文，將描述該相關的采樣保持電路的操作。當開關S1和S3閉合時，輸入電壓 Vin對電容器Cc充電。過一段時間后，開關S1和S3斷開，并且開關S2閉合。在該狀態，通 過將偏移電壓加到采樣輸入電壓而得到的電壓作為實際輸入施加于運算放大器。因此，運 算放大器輸出通過從包含偏移電壓的輸出電壓中消除偏移電壓而得到的電壓。在上述結構中，可以在一定程度上抵消偏移電壓。然而，需要使用非重疊時鐘 (non-overlap clock)和采樣電容器。為此，這種結構難以用于使用包含在集成電路(IC) 中的直流電平驅動緩沖器或參考緩沖器的結構中。由于持續的開關操作(continuous switching operation)，導致IC中可能含有噪 聲。在該情形，其他電路的操作會受到損害。同樣需要增大用于減小開關等影響的電容器 的容量。此外，在設計運算放大器時存在困難，因為運算放大器在其偏移采樣操作期間應該 保持在固定的狀態。
發明內容
因此，本發明的目的在于提供一個能夠基本避免由于相關技術的局限性或不足所 帶來的一個或多個問題的運算放大器。本發明的目的是提供一種能夠抑制功率消耗和噪聲產生的運算放大器。將在隨后的對在下文的實驗方面具有一般技能并能從本發明的實踐中學習的人 員來說部分內容是顯而易見的描述中闡明本發明的另外的優點、目的和特點。本發明的目的和其他優點可以通過在說明書描述和權利要求及附圖中具體指出的結構來實現和獲得。為了實現根據本發明的目的的這些目標和其他優點，如本文所實施的和概括描述 的，運算放大器包括含有差分放大電路的偏移修正器，以及使用鎖存電路(latch circuit) 來存儲偏移電壓的偏移存儲器，其中，差分放大電路包含連接至輸入端子的第一 NM0S晶體 管和第二 NM0S晶體管、分別連接至第一 NM0S晶體管的漏極和第二 NM0S晶體管的漏極的第 一 PM0S晶體管和第二 PM0S晶體管，連接至第一 NM0S晶體管和第二 NM0S晶體管的源極的 第三NM0S晶體管、連接至第二 PM0S晶體管的源極的第三PM0S晶體管、連接至第三PM0S晶 體管的第四NM0S晶體管，以形成施加于偏移存儲器的輸出，以及各并行連接至第一NM0S晶 體管和第二 NM0S晶體管中相關聯的一個NM0S晶體管的左修正塊和右修正塊。應該理解本發明的前述的概括描述和后文的詳細描述是示例性和解釋性的，如果 需要，可以提供對本發明的進一步的解釋。
所包括的附圖提供對本發明的進一步理解并結合于此而構成本申請的一部分，附 圖舉例說明了本發明的實施方式并與實施方式一起用于解釋本發明的原理。在附圖中圖1是示出相關的采樣保持電路的電路圖；圖2是示出根據本發明的運算放大器的電路圖；圖3是示出使用根據本發明的運算放大器的VC0M驅動器的示例性實施方式的電 路圖；及圖4是示出使用根據本發明的運算放大器的非反相放大器的示例性實施方式的 電路圖。
具體實施例方式現在將參考示出實例附圖來詳細地描述本發明的優選實施方式。盡管結合至少 一個實施方式在附圖中示出了本發明的結構和功能，并參考附圖和實施方式對其進行了描 述，但本發明的技術構思及其重要的結構和功能不局限于此。應當注意，本發明中公開的大部分術語與現有技術中公知的常規術語相對應，但 申請人:選擇出一些必要的術語并將在本發明的下文描述中公開。因此，優選的是，由申請人 定義的術語需要基于本發明中他們含義來理解。以下，將參考附圖詳細地描述根據本發明的示例性實施方式的運算放大器。圖2是示出根據本發明的運算放大器的電路圖。如圖2所示，根據本發明的示意性實施方式的運算放大器包括使用差分放大電 路的偏移修正器100，以及使用鎖存電路存儲測得的偏移電壓的偏移存儲器200。偏移修正器100的差分放大電路包括一對NM0S晶體管，即第一 NM0S晶體管附和 第二 NM0S晶體管N2，在其各自的柵極處連接至輸入端子V-和V+。第一 PM0S晶體管P1在 其的源極和柵極處連接至第一 NM0S晶體管m的漏極。第二 PM0S晶體管P2在其的源極處 連接至第二 NM0S晶體管N2的漏極。第一 NM0S晶體管附和第二 NM0S晶體管N2的源極連接至第三NM0S晶體管N3的 漏極。將偏壓(bias voltage) VB提供到第三NM0S晶體管N3的柵極，從而第三NM0S晶體管N3用作電流源。第一 PM0S晶體管P1的源極和柵極連接至第一 NM0S晶體管附的漏極。第二 PM0S 晶體管P2的源極連接至第二 NM0S晶體管N2的漏極。第二 PM0S晶體管P2的柵極連接至 第一 PM0S晶體管P1的柵極。第一 PM0S晶體管P1和第二 PM0S晶體管P2在其各自的漏極處連接至第三PM0S 晶體管P3的漏極。第三PM0S晶體管P3的柵極連接至第二 NM0S晶體管N2與第二 PM0S晶 體管P2之間的節點。第四NM0S晶體管N4連接至第三PM0S晶體管P3和第三NM0S晶體管 N3。第四NM0S晶體管N4形成連接至偏移存儲器200的輸入端的運算放大器的輸出端OUT。多個NM0S晶體管通過開關分別并行連接至第一 NM0S晶體管附和第二 NM0S晶體 管N2。并行連接至第一 NM0S晶體管附的NM0S晶體管和開關構成左修正塊MLB，并行連接 至第二 NM0S晶體管N2的NM0S晶體管和開關構成右修正塊MRB。左修正塊MLB和右修正塊MRB連接至偏移存儲器200。左修正塊MLB中的每個晶 體管的柵極連接至第一 NM0S晶體管m的柵極。右修正塊MRB中的每個晶體管的柵極連接 至第二 NM0S晶體管N2的柵極。下文將描述根據本發明的示意性實施方式的運算放大器的動作。當偏移修正步驟開始時，運算放大器作為比較器進行動作。在該步驟，輸入端子V+ 和V-短路。此后，將右修正塊MRB的晶體管數目調節或設置到最大數目，而將左修正塊MLB 的晶體管數目調節或設置到最小數目。在該狀態，運行放大器的輸出為“H”邏輯電平。在 該狀態，構成偏移存儲器200的鎖存電路運行在通路模式(pass mode)，這樣它將所有加到 其上的輸入代碼傳輸到左修正塊MLB和右修正塊MRB。在逐漸減少右修正塊MRB的晶體管數目時執行代碼施加。當右修正塊MRB的晶體 管數目達到最小數目時，執行代碼調節，從而將已設置為最小數目的左修正塊的MLB的晶 體管的數目最大化。此后，執行偏移保持步驟。在偏移修正步驟中，當偏移電壓對應于“+/-1LSB”時， 將運算放大器的輸出開啟(switch)。這里，“開啟”是指偏移在與預定的分辨率范圍相對應 的范圍內。此時，輸出電壓從“H”邏輯電平變到“L”邏輯電平。當運算放大器的輸出是“L” 邏輯電平時，鎖存電路運行在保持模式。在該狀態，不再輸入修正代碼。在初始啟動期間，執行一次上述操作。因此，不需要持續的開關操作就可以實現準 確和期望的偏移修正。此后，將參照圖3描述使用根據本發明的運算放大器的VC0M驅動器的示例性實施 方式。如圖3所示，VC0M驅動器包括兩個彼此并行連接的運算放大器和兩個開關，即第 一開關S1和第二開關S2。每個運算放大器具有與上述根據本發明的運算放大器相同的結 構。運算放大器的各同相輸入端(+)連接至輸入端子RefH和RefL。運算放大器的反相輸 入端(_)分別連接至運算放大器的輸出端子。運算放大器的輸出端子分別連接至第一開關 S1和第二開關S2。VC0M中使用的運算放大器均是接收DC輸入電壓并輸出具有穩定DC電平的電壓的 電路。VC0M驅動器的運算放大器由于兩輸入電壓之間的DC電平的差異和兩輸出電壓VC0MH和VC0ML之間的差異導致對圖像質量具有較大的影響。當兩電壓之間存在偏移電壓時，可 能會出現閃爍或變暗的異常現象。這些電路基本上都具有緩沖結構。然而，當轉換電容系 統用于消除偏移時，在緩沖器設計方面存在很大的局限性，因為輸出負荷大。在該情形，頻 率要求也必須高。然而，在使用根據本發明的運算放大器時，在保持根據與現有技術中相等 的負荷水平的穩定性時可以減小圖像質量的偏差。以下，將參照圖4描述使用根據本發明的運算放大器的非反相放大器的示例性實 施方式。如圖4所示，非反相放大器包括一個運算放大器以及兩個電阻器Ra和Rb。該運算 放大器具有與上述根據本發明的運算放大器相同的結構。運算放大器的非反相輸入端(+) 連接至輸入端子Vin。運算放大器的反相輸入端(_)連接至串聯連接的第一電阻Ra和第二 電阻Rb之間的節點。輸出端Vout連接至第二電阻器Rb的一端。非反相放大器配置成將輸入電壓放大到設定的累積電平，并輸出放大后的電壓。 該非反相運算放大器可能存在一個問題，即由于非反相放大器中使用的運算放大器的偏移 導致輸出電壓的電平可能與目標電平具有很大的差別。由于偏移是DC電平，所以由于所設 定的累積，偏移電壓的電平也將放大。在使用根據本發明的運算放大器時，可以實現不需進行外部調節就能夠減小偏移 的準確的非反相放大器。從上述描述可以明顯看出，根據本發明的運算放大器實現了其中偏移產生在一定 的期望范圍內的電路。由于不需要執行開關操作，所以可以抑制功率消耗和噪聲產生。此 外，由于不需要外部調整(trimming)，所以可以減小測試時間和芯片大小。對本領域的技術人員而言，很顯然在不背離本發明的精神或范圍的前提下，可以 對本發明進行各種修改和變化。因而，其意指，本發明覆蓋了在本發明所附的權利要求及其 等價物的范圍內的該發明的修改和變化。
權利要求
一種運算放大器，包括偏移修正器，包括差分放大電路；以及偏移存儲器，使用鎖存電路存儲偏移電壓，其中，所述差分放大電路包括第一NMOS晶體管和第二NMOS晶體管，連接至輸入端子，第一PMOS晶體管和第二PMOS晶體管，分別連接至所述第一NMOS晶體管的漏極和所述第二NMOS晶體管的漏極，第三NMOS晶體管，連接至所述第一NMOS晶體管的源極和所述第二NMOS晶體管的源極，第三PMOS晶體管，連接至所述第二PMOS晶體管的源極，第四NMOS晶體管，連接至所述第三PMOS晶體管，以形成施加于所述偏移存儲器的輸出，以及左修正塊和右修正塊，各并行連接至所述第一NMOS晶體管和所述第二NMOS晶體管中相關聯的一個。
2.根據權利要求1所述的運算放大器，其中，所述左修正塊包括多個并行連接的NMOS 晶體管，以及并行連接的開關。
3.根據權利要求1所述的運算放大器，其中，所述右修正塊包括多個并行連接的NMOS 晶體管，以及并行連接的開關。
4.根據權利要求2或3所述的運算放大器，其中，所述多個NMOS晶體管中的每一個與 所述多個開關中相關聯的一個串聯連接。
5.根據權利要求1所述的運算放大器，其中所述第一 NMOS晶體管在所述第一 NMOS晶體管的柵極處連接至所述左修正塊的所述多 個NMOS晶體管的柵極，所述第一 NMOS晶體管的源極連接至所述第三NMOS晶體管的漏極， 所述第一 NMOS晶體管的漏極連接至所述第一 PMOS晶體管的柵極和所述第一 PMOS晶體管 的源極；以及所述第二 NMOS晶體管在所述第二 NMOS晶體管的柵極處連接至所述右修正塊的所述多 個NMOS晶體管的柵極，所述第二 NMOS晶體管的源極連接至所述第三NMOS晶體管的漏極， 所述第二 NMOS晶體管的漏極連接至所述第二 PMOS 晶體管的源極。
6.根據權利要求1所述的運算放大器，其中所述第一 PMOS晶體管在所述第一 PMOS晶體管的柵極處連接至所述第一 PMOS晶體管 的源極，并且在所述第三PMOS晶體管的漏極處連接至所述第三PMOS晶體管的漏極；以及所述第二 PMOS晶體管在所述第二 PMOS晶體管的柵極處連接至所述第一 PMOS晶體管 的柵極，所述第二 PMOS晶體管的源極連接至所述第二 NMOS晶體管的漏極，以及所述第二 PMOS晶體管在所述第二 PMOS晶體管的漏極處連接至所述第三PMOS晶體管的漏極。
7.根據權利要求1所述的運算放大器，其中偏壓提供到所述第三NMOS晶體管的柵極， 以便所述第三NMOS晶體管用作電流源。
8.一種VCOM驅動器的運算放大器裝置，包括權利要求1中描述的每個運算放大器，所述運算放大器并行連接，同時具有分別連接 至輸入端子的非反相輸入端，以及經由第一開關和第二開關分別連接至輸出端子的反相輸入端。
9. 一種非反相放大器，包括權利要求1中描述的運算放大器，所述運算放大器具有連接至輸入端子的非反相輸入 端、連接至串聯連接的第一電阻器和第二電阻器之間的節點的反相輸入端，以及連接至所 述第二電阻器的一端的輸出端子。
全文摘要
本申請公開了一種能夠抑制功率消耗和噪聲產生的運算放大器。運算放大器包括含有差分放大電路的偏移修正器和使用鎖存電路存儲偏移電壓的偏移存儲器。差分放大電路包括連接至輸入端子的第一和第二NMOS晶體管、分別連接至第一和第二NMOS晶體管的漏極的第一和第二PMOS晶體管、連接至第一和第二NMOS晶體管的源極的第三NMOS晶體管、連接至第二PMOS晶體管的源極的第三PMOS晶體管、連接至第三PMOS晶體管的第四NMOS晶體管以形成施加于偏移存儲器的輸出，左修正塊和右修正塊各并行連接至第一和第二NMOS晶體管中相關聯的一個NMOS晶體管。
文檔編號H03F1/26GK101854150SQ20091021692
公開日2010年10月6日 申請日期2009年12月31日 優先權日2008年12月31日
發明者李元孝 申請人:東部高科股份有限公司