專利名稱：啟動電路及具有啟動電路的帶隙電壓基準電路的制作方法
技術領域：
本發明涉及一種帶隙電壓基準電路。更具體地講，涉及一種低功耗的啟動電路及 具有該啟動電路的帶隙電壓基準電路。
背景技術：
帶隙電壓基準電路廣泛應用在存儲電路、模數轉換電路和電源管理電路中，其作 用是用來產生一個不隨溫度、工藝和電壓變化的恒定電壓值。帶隙電壓基準電路通常利用 具有正溫度系數和負溫度系數特性的器件，調整器件的參數，使得整個帶隙電壓基準電路 的正溫度系數和負溫度系數的絕對值相同，從而使整個帶隙電壓基準電路的溫度系數為零。在帶隙電壓基準電路中，通常利用由運算放大器和兩個PMOS管構成的負反饋電 路對包括兩個具有正溫度系數和負溫度系數特性的器件(例如，二極管等)構成的兩個支 路的電壓進行負反饋。以其中的一個支路的某個節點作為帶隙電壓基準電路的輸出端，從 而設計所述兩個支路的參數，以使得整個帶隙電壓基準電路的溫度系數為零。
圖1示出一種現有技術的具有負反饋電路的帶隙電壓基準電路的電路圖。圖1所 示的帶隙電壓基準電路包括包括具有正溫度系數和負溫度系數的二極管Dl和D2的兩條 支路以及由運算放大器OPAMP以及兩個PMOS管Ml和M2構成的負反饋電路。具有二極管 Dl的支路包括與二極管Dl串聯的電阻器Rl和R2。具有二極管D2的支路包括與二極管D2 串聯的電阻器R3。二極管Dl的輸入端連接到運算放大器OPAMP的輸入端A，二極管D2的 輸入端經電阻器R3連接到運算放大器OPAMP的輸入端B，運算放大器OPAMP的輸出端C接 到PMOS管Ml和M2的柵極從而通過運算放大器OPAMP的輸出電壓Vc來控制兩條支路的電 流Il和12，以對所述兩條支路的電壓進行負反饋。在圖1所示的帶隙電壓基準電路中，兩條支路流過的電流I1A2 = N。二極管D2的 面積是二極管Dl的M倍，或者說D2相當于M個二極管Dl并聯。根據流過二極管的電流公
式
權利要求
一種具有啟動電路的帶隙電壓基準電路，所述帶隙電壓基準電路包括由運算放大器以及第一PMOS管和第二PMOS管構成的負反饋電路，所述負反饋電路對包括具有正溫度系數和負溫度系數特性的器件的兩個支路的電壓進行負反饋，其特征在于所述啟動電路包括施密特觸發器、反相器和NMOS管，其中，所述施密特觸發器的輸入端連接到所述第一PMOS管和第二PMOS管的柵極，所述施密特觸發器的輸出端連接到反相器的輸入端，所述反相器的輸出端連接到所述NMOS管的柵極，所述NMOS管的源極接地，所述NMOS管的漏極連接到所述施密特觸發器的輸入端，其中，所述施密特觸發器的正向閾值電壓大于所述帶隙電壓基準電路正常工作后所述第一PMOS管和第二PMOS管的柵極電壓。
2.根據權利要求1所述的帶隙電壓基準電路，其中，所述兩個支路中的第一支路包括 第一二極管，所述兩個支路中的第二支路包括第二二極管和第一電阻器，其中，運算放大器的輸出端連接到第一 PMOS管和第二 PMOS管的柵極，第一 PMOS管和 第二 PMOS管的源極連接到電源，第一 PMOS管的漏極連接到運算放大器的第一輸入端，第二 PMOS管的漏極連接到運算放大器的第二輸入端，第一 PMOS管的漏極連接到第一二極管的 輸入端，第二 PMOS管的漏極連接到第二二極管的輸入端，第一二極管和第二二極管的輸出 端接地。
3.根據權利要求2所述的帶隙電壓基準電路，還包括第二電阻器，第一PMOS管的漏極 經第二電阻器連接到運算放大器的第一輸入端。
4.根據權利要求2或3所述的帶隙電壓基準電路，還包括第三電阻器，第二PMOS管的 漏極經第三電阻器連接到運算放大器的第二輸入端。
5.根據權利要求2所述的帶隙電壓基準電路，其中，第一二極管的輸入端經第一電阻 器連接到運算放大器的第一輸入端。
6.根據權利要求2所述的帶隙電壓基準電路，其中，帶隙電壓基準電路的輸出端為所 述第一 PMOS管的漏極。
7.一種用于帶隙電壓基準電路的啟動電路，所述帶隙電壓基準電路包括由運算放大器 以及兩個PMOS管構成的負反饋電路，其特征在于包括施密特觸發器、反相器和NMOS管，其中，所述施密特觸發器的輸入端連接到所述兩個PMOS管的柵極，所述施密特觸發 器的輸出端連接到反相器的輸入端，所述反相器的輸出端連接到所述NMOS管的柵極，所述 NMOS管的源極接地，漏極連接到所述施密特觸發器的輸入端，其中，所述施密特觸發器的正向閾值電壓大于所述帶隙電壓基準電路正常工作后所述 兩個PMOS管的柵極電壓。
全文摘要
一種啟動電路及具有啟動電路的帶隙電壓基準電路，所述帶隙電壓基準電路包括由運算放大器以及PMOS管構成的負反饋電路，所述負反饋電路對包括具有正溫度系數和負溫度系數特性的器件的兩個支路的電壓進行負反饋，其特征在于所述啟動電路包括施密特觸發器、反相器和NMOS管，其中，所述施密特觸發器的輸入端連接到PMOS管的柵極，所述施密特觸發器的輸出端連接到反相器的輸入端，所述反相器的輸出端連接到所述NMOS管的柵極，所述NMOS管的源極接地，漏極連接到所述施密特觸發器的輸入端，其中，所述施密特觸發器的正向閾值電壓大于所述帶隙電壓基準電路正常工作后所述PMOS管的柵極電壓。
文檔編號H03K17/687GK101963821SQ20091015114
公開日2011年2月2日 申請日期2009年7月23日 優先權日2009年7月23日
發明者高彬 申請人:三星半導體(中國)研究開發有限公司;三星電子株式會社