專利名稱：：基于可控負載電容的時間域比較器的制作方法基于可控負載電容的時間域比較器
技術領域：
基于可控負載電容的時間域比較器直接應用的
技術領域：
是超低功耗模擬數字轉換器電路設計。所提出電路是一類可以適用于主要低功耗ADC結構的重要模塊。
背景技術：
：無線傳感器網絡(WSN)在社會和自然環境中具有越來越廣泛的應用。由于無線傳感器網絡具有的可靠性和精確性的優勢，尤其重點應用于軍事，國家安全，醫療和環境觀察等領域。一般無線傳感器網絡都是由大量傳感器節點組成，由此使得功耗成為傳感器網絡設計的重要約束，要求傳感器節點中每個模塊必須消耗很低的能量。在WSN節點中一般集成一個模擬數字轉換器(ADC)把來自傳感器的模擬信號轉換成數字信號并由處理器進行下一步的處理。為了達到超低功耗的要求，適用的ADC也應該是超低功耗的(見參考文獻BentonH.Calhoun,DenisC.Daly,NaveenVerma，DanielF.Finchelstein,DavidD.Wentzloff,AliceWang，Seong-HwanCho，andAnanthaP.Chandrakasan,"DesignConsiderationsforUltra-LowEnergyWirelessMicrosensorNodes")。逐次逼近型ADC(SARADC)是實現超低功耗ADC的一種合適的電路結構。這是因為，SARADC硬件電路比較少，只包括三個模塊數字模擬轉換器(DAC)，比較器和數字邏輯模塊。其中，比較器模塊是消耗能量最多的模塊。傳統比較器是先把輸入電壓轉換成電流然后把這電流再轉換成電壓，最后用一個低功耗高速的鎖存器(latch)來對所得的電壓進行比較得到結果。在進行功耗優化時，這種比較器性能會有很大下降。為了降低這種比較器的失調，會在latch前邊用一個或幾個運放；但是這種方法會引入更大的功耗和復雜度。(見參考文獻NaveenVerma,andAnanthaP.Chandrakasan,"AnUltraLowEnergy12-bitRate-ResolutionScalableSARADCforWirelessSensorNodes",IEEEJOURNALOFSOLID-STATECIRCUITS,VOL.42,NO.6,JUNE2007).為了解決以上問題，可以采用基于時間模式的比較器(TMC)。這種比較器結構非常簡4單而且消耗能量很低，并且可以應用到超低功耗SARADC的設計中。這種比較器的工作模式不同于傳統比較器。它首先用一個電壓-時間轉換電路(VTC)把輸入電壓轉換成時間脈沖，然后又通過一個觸發器對時間作比較或鎖定。代表性工作包括，AndreaAgnesetal提出的一種基于時間域的比較器.(見參考文獻AndreaAgnes，EdoardoBonizzoni,PieroMalcovatiandFrancoMaloberti,"A9.4-EN0BIV3.8nW100kSsSARADCwithTime—domaincomparator"，2008IEEEInternationalSolid-StateCircuitsConference).雖然AndreaAgnes所提出的時間域比較器比傳統的比較器要簡單且功耗低，但是具有幾個缺點首先，這個比較器采用了含有比較大的電阻的靜態的VTC。所以速度，功耗效率以及精度都比較底。另外面積比較大。
發明內容本發明的目的是在現有的時間域比較器電路的基礎上，提出一種基于可控負載電容的時間域比較器(ShuntCapacitorBasedTime-modeComparator(SCTMC))結構。基于可控負載電容的時間域比較器，其特征在于，主要含有一個可控負載電容的電壓一時間轉換電路、一個D觸發器、以及兩個負載電容，其中所述可控負載電容的電壓一時間轉換電路，含有八個陋0S管和十個PM0S管，其中在所述八個麗0S管仲，第一NM0S管至第八NM0S管依次標志為N1,N2，N3'N4,N5,N6,N7，N8。在所述十個PM0S管中，第一PM0S管至第十PM0S管依次標志為PI,P2,P3，P4，P5，P6，P7,P8,P9'P10。在所述第一醒0S管N1，第二魔0S管N2，第五NM0S管N5，第六NM0S管N6，第七NM0S管N7、第八NM0SN8管N8，這六個NM0S管的源極共地，在所述兩個負載電容中，第一負載電容C1的和第二負載電容C2的下極板共地，在所述十個PM0S管中，第一PM0S管(Pl)，第三PM0S管(P3)，第五PM0S管P5,第九PM0S管P9，第二PM0S管P2，第四PM0S管P4，第六PM0S管P6，以及第十PM0S管P10這八個PM0S管的源極共同接電源VDD，所述第三N0S管N3的柵極接輸入電壓VIN，所述第四N0S管(N4)的柵極接參考電壓VREF，所述第一PM0S管Pl、第三PMOS管P3、第二PM0S管P2、第四PM0S管P4、第七PM0S管P7、第八PM0S管P8這六個PM0S管的柵極、以及所述第一隨0S管(N1)，第二NM0S管N2這八個M0S管的柵極接時鐘信號CLK，所述第一負載電容Cl的上極板同時和所述第三PM0S管(P3)的漏極、第三薩0S管N3的漏極、以及第五PM0S管P5的柵極相連，所述第二負載電容器C2的上極板同時和第四PM0S管P4的漏極、第四NM0S管N4的*極、以及第六PMOS管的柵極相連，所述第一NM0S管Nl的漏極、第三NM0S管N3的源極、以及第五畫0S管N5的柵板互連，所述第五PM0S管P5的漏極、第五NM0S管N5的漏極、第九PMOS管P9的柵板，以及第七NM0S管(N7)的柵極互連，所述第二NMOS管(N2)的漏極、第四NMOS管N4的源板、以及第六醒OS管N6的柵板互連，所述第六PMOS管P6的漏極、第六NMOS管N6的漏極、第十PMOS管P10的柵極、以及第八NM0S管N8的柵極互連，所述第七PM0S管P7的漏極和所述第七NM0S管N7的漏極相連后，再正向通過第一反相管ll連接到所述D觸發器的D端，所述第八PM0S管P8的漏極和所述第八醒0S管N8的漏極相連后，再通過第二反相管12連接到所述D觸發器的控制端所述D觸發器的輸出為所述基于可控負載電容的時間域比較器的輸出信號Dout。本發明的有益效果是與傳統的時間域比較器結構相比較，本發明提出一種基于可控負載電容電壓-時間轉換電路的時間域比較器結構，在相同的測試條件下，消耗低的動態功耗；其工作速度也提高了20倍；沒有使用任何電阻；同時精度達到10uV，所提出的電路技術非常適合作為超低^耗高速高精度SARADC電路的重要模塊；它含有可控負載電容的電壓-時間轉換電路(SCVTC)，還含有，一個D觸發器(DFF)。圖l.TMC比較器框圖。VIN為輸入信號，VREF為比較參考電壓，CLK為比較器控制信號而DOUT為比較器的輸出。圖2.AndreaAgnes所提出的TMC。VIN，VREF，CLK和DOUT的意義與圖l類似。圖3.本發明的電路結構圖。VIN，VREF，CLK和DOUT的意義與圖2意義相同。圖4.本發明中用自偏置管代替圖3中輸入管的改動。圖5.本發明改用動態電壓-時間轉換電路的改動。圖6.最小輸入電壓差的比較結果。圖7.模擬數字轉換器的通用框圖。圖8.SARADC框圖。圖9.FlashADC框圖。圖IO.Pipeline框圖。圖ll.sigma-delta框圖。圖12.并聯ADC框圖。具體實施方式本發明解決其技術問題的技術方案是本發明提出的SCVTC，如圖3所示。本發明的TMC具有采用SCVTC作電壓-時間的轉換然后用D觸發器(DFF)鎖存比較結果降低了功耗。圖2是傳統的時間域比較器電路。主要由兩個部分組成電壓一時間轉換器(VTC)和輸出D觸發器。電壓一時間轉換器由兩個支路組成V2TI叩ut和V2TReference.V2TI叩ut的輸出經過三個反相器(11，12和13)連到DFF的數據端(D)而V2TReference的輸出也經過三個反相器(14，15，和16)連到DFF的觸發端。比較器的工作包括兩模式。首先在復位模式，CLK為低電平并通過M5和M6把兩個電容C1和C2充電到V^同時VTC兩端通過M7和M8接地。這時觸發器的輸出即比較器的輸出保持不變。在比較模式，CLK會變為高電平并打開M3和M4，同時關斷M5，M6，M7，M8.這時兩個電容會開始放電而放電的速度由VIN和VREF決定。當M2或M8柵極電壓降低到PM0S的閾值(VTP)時，相應的管子會把其漏極節點充電到V。D。當V2TReference翻轉后會觸發DFF，所著比較結果。因為這里的DFF是在下降延觸發的，所以如果環〉VREF，V2TInput會先翻轉，當DFF被觸發后DOUT得到"0"。如果VIN〈VREF,V2TReference會先翻轉觸發DFF使得DOUT得到"1"，完成比較功能。這比較器是把輸入電壓變為延遲而對產生的延遲作比較。TMC技術是基于以下方程。Af=~^~(1)其中，AZ是使電容C上的電壓變化為Ar所需要的時間，I是電流。在傳統的TMC中，觸發器DFF有兩個功能第一個功能是檢測時間差；第二個功能是鎖存數據。使用DFF有兩個大問題比較器能夠分辨的最小時間差，也就是最小輸入電壓差由DFF的建立時間決定。第二個問題是，幾乎所有的DFF的輸入端的負載時不對稱的，這種不對稱性會給比較器的檢測功能帶來很多誤差。本發明由可控負載電容電壓-時間轉換電路(SCVTC)，和一個D觸發器組成。。SCVTC由N1N8，P1P10和兩個反相器II和12組成。本發明的工作原理與傳統TMC類似，也包括兩個模式在復位模式時，CLK為低電平，N1和N2關斷，Pl，P2，P3，P4，N5和N6導通使連個電容沖到VDD。當CLK變為高電平時，N1和N2道通，Pl，P2，P3，P4，N5和N6關斷。電容Cl通過N1和N3放電，同時電容C2通過N2和N4放電。當P5道通后和反相器I1產生脈沖信號，同樣，當P6道通后和反相器I2產生一個參考脈象沖。電容C1的放電速度由輸入電壓Vw決定而C2的放電速度由參考電壓V鵬決定。如果VREF〉V1N，P6會先道通觸發DFF后使比較器輸出DOUT變為低電平。如果VREF〈VIN,P5先道通。參考脈沖觸發DFF后使比較器輸出DOUT變為高電平。為了驗證本發明的性能和所帶來的改進的效果，我們用了spectreTM仿真工具對電路進行仿真。仿真結果比較參見表l。Table1:比較器性會l<table>tableseeoriginaldocumentpage8</column></row><table>圖7是本發明最小輸入電壓差的比較結果。可以看出，本發明在輸入電壓差(VREF-VIN)為10uV仍然可以給出正確的比較結果說明比較器有很高的精度。本發明可以達到高于38MHz的速度而總能耗小于O.9pJ。總結這個比較器電路包括負載電容可控電壓到時間的轉換電路把兩個輸入電壓值轉換為兩個輸出時間信號。輸出信號的產生時間有輸入電壓的大小決定。用DFF對時間作比較完成比較功能，比較器輸出可以變為脈沖或可以通過濾波后得到直流信號。兩個輸入管子N3和N4也可以改用如圖4的自偏置管，為了避免不必要的能耗也可以用如圖5中的動態電壓-時間轉換。本發明的另外一個優點是它不需要任何放大器，電流源或電阻。本發明可以在各種ADC(圖7)里面應用。包括，逐次逼近ADC(如圖8)，FlashADC(如圖9)，PipelineADC(如圖IO)和sigma-deltaADC(如圖ll)，以及并聯ADC(如圖12)。圖11和圖12結構中的每個子ADC可以根據應用需求和性能要求分別采用圖8、9、10中應用了SCTMC技術的ADC。權利要求1、基于可控負載電容的時間域比較器，其特征在于，含有一個可控負載電容的電壓-時間轉換電路、一個D觸發器、以及兩個負載電容，其中所述可控負載電容的電壓-時間轉換電路，含有八個NMOS管和十個PMOS管，其中在所述八個NMOS管仲，第一NMOS管至第八NMOS管依次標志為(N1，N2，N3，N4，N5，N6，N7，N8)；在所述十個PMOS管中，第一PMOS管至第十PMOS管依次標志為(P1，P2，P3，P4，P5，P6，P7，P8，P9，P10)；在所述第一NMOS管(N1)，第二NMOS管(N2)，第五NMOS管(N5)，第六NMOS管(N6)，第七NMOS管(N7)、第八NMOSN8管(N8)，這六個NMOS管的源極共地，在所述兩個負載電容中，第一負載電容(C1)的和第二負載電容(C2)的下極板共地，在所述十個PMOS管中，第一PMOS管(P1)，第三PMOS管(P3)，第五PMOS管(P5)，第九PMOS管(P9)，第二PMOS管(P2)，第四PMOS管(P4)，第六PMOS管(P6)，以及第十PMOS管(P10)這八個PMOS管的源極共同接電源VDD，所述第三NOS管(N3)的柵極接輸入電壓(VIN)，所述第四NOS管(N4)的柵極接參考電壓(VREF)，所述第一PMOS管(P1)、第三PMOS管(P3)、第二PMOS管(P2)、第四PMOS管(P4)、第七PMOS管(P7)、第八PMOS管(P8)這六個PMOS管的柵極、以及所述第一NMOS管(N1)，第二NMOS管(N2)這八個MOS管的柵極接時鐘信號(CLK)，所述第一負載電容(C1)的上極板同時和所述第三PMOS管(P3)的漏極、第三NMOS管(N3)的漏極、以及第五PMOS管(P5)的柵極相連，所述第二負載電容器(C2)的上極板同時和第四PMOS管(P4)的漏極、第四NMOS管(N4)的漏極、以及第六PMOS管的柵極相連，所述第一NMOS管(N1)的漏極、第三NMOS管(N3)的源極、以及第五NMOS管(N5)的柵板互連，所述第五PMOS管(P5)的漏極、第五NMOS管(N5)的漏極、第九PMOS管(P9)的柵板，以及第七NMOS管(N7)的柵極互連，所述第二NMOS管(N2)的漏極、第四NMOS管(N4)的源板、以及第六NMOS管(N6)的柵板互連，所述第六PMOS管(P6)的漏極、第六NMOS管(N6)的漏極、第十PMOS管(P10)的柵極、以及第八NMOS管(N8)的柵極互連，所述第七PMOS管(P7)的漏極和所述第七NMOS管(N7)的漏極相連后，再正向通過第一反相管(11)連接到所述D觸發器的D端，所述第八PMOS管(P8)的漏極和所述第八NMOS管(N8)的漏極相連后，再通過第二反相管(12)連接到所述D觸發器的控制端所述D觸發器的輸出為所述基于可控負載電容的時間域比較器的輸出信號(Dout)。全文摘要基于可控負載電容的時間域比較器(ShuntCapacitorBasedTime-modeComparator(SCTMC)，屬于數據轉換器
技術領域：
，其特征在于，該比較器由可控負載電容電壓控制延遲的電壓時間轉換電路和數據觸發器的時間-數字轉換電路依次串連組成；由于采用電容負載可控的電壓控制延遲電路代替傳統的電壓-時間轉換電路，因而能在38MHz的速度下分辨出低于10uV的輸入電壓差，同時本發明沒有采用任何電阻器件因而面積小，功耗低。文檔編號H03K5/22GK101577548SQ20091008747公開日2009年11月11日申請日期2009年6月22日優先權日2009年6月22日發明者克兵格·賽客帝·玻梅,楊華中,蕙汪申請人:清華大學