專利名稱：開關電路的制作方法
技術領域：
本發明涉及一種高頻開關電路，并且將要實現具有高輸入功率特 性的開關電路。
背景技術：
由于近年來移動通信設備已經變得越來越精細，已經要求小型化 高頻半導體器件，以在終端單元中使用并且改善它們的性能。特別地， 已經要求切換天線的高頻開關電路同時具有更低的插入損失，更低的 失真，以及更高的輸入功率。
此外，能夠處理多頻率的移動通信設備經常使用能夠進行"l至n" 選擇的開關(在下文中稱為"SPnT開關")作為切換天線的開關。典 型地，將在GaAs襯底上形成的結型場效應晶體管(在下文中稱為 "J-FET")用于此種切換天線的開關。
SPnT開關具有單個或者數個被連接的場效應晶體管(在下文中稱 為"FET")作為多個輸出端子(或者輸入端子)和單個輸入端子(或 者輸出端子)之間的開關元件，并且通過將控制信號輸入至FET的控 制電極(柵電極)來連接給定的輸入和輸出端子。
在使用FET的此種開關元件中，由于柵極電容等等延遲了控制信 號的響應時間。因此，日本未審的實用新型申請公開No.4-89623公布 了以下技術，該技術通過在MOSFET的柵電極和脈沖發生器100 (參 見圖12)之間并聯連接雙向二極管200，減少金屬氧化物半導體場效 應晶體管(在下文中稱為"MOSFET")的導通/截止狀態之間的切換 時間。
發明內容
但是，當用作高頻的開關電路時，通過連接J-FET的柵電極和控 制端子之間的電阻器，位于用于截止狀態路徑上的J-FET必須確定地 變為截止狀態。同時，為了增加速度，如果以類似于日本未審的實用 新型申請公開No.4-89623中所示的MOSFET的方式，將雙向二極管直 接連接至高頻電路中使用的開關電路的J-FET的柵電極，則當將高頻 信號(RF信號)輸入到電路時，二極管重復地導通和截止。因此，已 經存在開關電路的失真特性被惡化的問題。
本發明的實施例的第一示例性方面是開關電路，其包括晶體管， 該晶體管被串聯連接在輸入和輸出端子之間；控制端子，該控制端子 接收信號以控制晶體管的導電狀態；第一電阻器，該第一電阻器被連 接在控制端子和晶體管的控制電極之間；以及二極管和第二電阻器的 串聯電路，該串聯電路在控制端子和晶體管的控制電極之間與第一電 阻器并聯連接。在以上述方式構造的開關電路中，通過第二電阻器可 以減少輸入信號的失真。
在沒有惡化失真特性的情況下，有可能為輸入功率提供具有優秀 特性的高頻開關。
結合附圖，根據某些示例性實施例的以下說明，上述和其它的示
例性方面、優點和特征將變得更明顯，其中
圖1是示出根據本發明的示例性實施例的開關電路10的電路圖2是示出相對于控制信號，柵極電勢Vg中的變化方面；
圖3示出當增加輸入至輸入端子1的RF信號的功率時，根據本發
明的示例性實施例的開關電路的諧波特性；
圖4示出當增加輸入至輸入端子1的RF信號的功率時，根據本發
明的示例性實施例的開關電路的諧波特性；圖5是示出根據本發明的另一示例性實施例的開關電路20的電路
圖6示出相對于控制信號的柵極電勢Vg中的變化方面； 圖7是示出根據本發明的修改示例的開關電路的電路圖； 圖8示出相對于控制信號的柵極電勢Vg中的變化方面；
圖9是示出根據本發明的另一示例性實施例的開關電路80的電路
圖10是示出根據本發明的另一示例性實施例的開關電路90的電
路圖11是示出根據本發明的另一修改示例的開關電路的電路圖；以
及
圖12示出使用MOSFET的幵關電路。
具體實施例方式
在下文中，參考附圖對本發明進行詳細解釋。
圖1是示出根據本發明的示例性實施例的開關電路io的電路圖。 如圖1中所示，根據示例性實施例的用于高頻的開關電路IO包括輸入 /輸出端子1 (在下文中，其被解釋為主要用作輸入端子以區別輸入/輸 出端子2)、多個輸入/輸出端子2到2n (在下文中，起被解釋為主要 用作輸出端子以區別輸入/輸出端子1)、多個開關元件3到3n，以及 多個控制端子4到4n。 g卩，根據示例性實施例的開關電路IO是SPnT 幵關。例如，開關電路IO是為單天線進行"l-至-n"連接的開關電路。
注意圖1中所示的開關電路IO是用于在諸如千兆赫(Ghz)量級 上的頻帶在高頻頻帶中輸入和輸出信號的開關電路。因此，將在GaAs 襯底上形成的J-FET用作晶體管，其中，該晶體管用作開關。開關元 件3到3n中的每一個具有多個單元開關元件(3-1到3-3和3n-l到 3n-3)。在輸入端子l和輸出端子2到2n之間串聯連接所述多個單元開關元件(3-1 -到3-3和3n-l到3n-3)。將會在后面描述每個單元開 關元件的詳細構造。
此外，為了簡化附圖，盡管為圖1中的單輸入端子1僅顯示了兩 個輸出端子2和2n,但是根據示例性實施例的開關電路10是如上所述 的SPnT開關。因此，也能夠在輸出端子2和2n之間具有多個輸出端 子2k (k是給定的自然數)。此外，盡管在圖1中示出了在輸入端子1 以及輸出端子2和2n之間連接的三個單元開關元件(3-l到3-3和3n-l 到3n-3)的示例，任意給定數目的單元開關元件，包括單個單元開關 元件，可以被連接在輸入和輸出端子之間。但是，當用作高頻開關電 路時，為了改善頻率特性，優選地使用多個J-FET的開關元件。
輸入端子l是接收高頻信號(RF信號)的端子。輸入端子l被連 接至天線等等上，并且接收由天線接收的RF信號(當用作輸出端子時， 其將輸入至輸入/輸出端子2到2n中的給定一個的信號輸出至天線)。 輸出端子2和2n是將輸入至輸入端子1的信號輸出至在后級中的電路 的輸出端子(當用作輸入端子時，其將輸入至輸入/輸出端子2到2n中 的給定一個的信號輸入至輸入/輸出端子1)。控制端子4到4n是輸入 控制信號以將輸入端子1連接至輸出端子2和2n中給定的一個的端子。 基于輸入至這些控制端子4到4n的信號，輸入端子1連接到輸出端子 2和2n中的給定的一個。開關元件3到3n是基于輸入至控制端子4到 4n的控制信號來確定輸入端子1以及輸出端子2和2n之間的連接狀態 的元件。
因為在示例性實施例中，用作開關元件3到3n的單元開關元件 (3-1到3-3和3n-l到3n-3)的結構彼此相同，所以只解釋了用于單元 開關元件3-1的詳細結構。省略了其他單元開關元件(3-2、 3-3、和3n-l 到3n-3)的構造的詳細解釋。
單元開關3-1包括第一電阻器31、 二極管32和33、第二電阻器
834、 J-FET 35以及偏壓供給電阻器(bias supply resistor) 36。
在控制端子4和J-FET 35的控制電極(柵電極)之間串聯連接第 一電阻器31。在控制端子4和J-FET 35的柵電極之間串聯連接二極管 32和33。連接二極管32和33中的每一個以使得其陽極位于控制端子 4 一側并且其陰極位于J-FET 35的柵電極一側。在二極管32和33以 及J-FET 35的柵電極之間串聯連接第二電阻器34。連接二極管32和 33和第二電阻器34與第一電阻器31并聯連接。注意，可以使用任意 給定數目的二極管來作為二極管32和33，并且二極管的構造并不限于 圖1中所示的二級的連接。
在輸入端子1和輸出端子2之間串聯連接J-FET 35。在示例性實 施例中，因為開關元件3具有用作開關的三個J-FET串聯連接的結構， 所以該開關元件3被構造為使得單元開關元件3-1的J-FET 35的源極 (漏極)被連接至單元開關元件3-2的J-FET 35-2的源極(漏極)。如 上所述，因為可以在輸入和輸出端子之間任意地選擇單元開關元件的 數量，所以可以將J-FET 35的源極(漏極)直接連接至輸出端子2。 將J-FET 35的柵電極連接至如上所述的控制端子4，并且由輸入至控 制端子4的控制信號確定J-FET 35的導電狀態。
偏壓供給電阻器36是當輸入和輸出端子之間沒有進行連接時，調 節輸入和輸出端子之間的阻抗的電阻元件。該偏壓供給電阻器36與 J-FET 35并聯，連接在J-FET 35的源極和漏極之間。
在下文中，解釋根據本發明的示例性實施例的具有此種結構的開 關電路10的操作。注意，因為單元開關元件(3-l到3-3和3n-l到3n-3) 的操作也是彼此相同的，所以在下面的操作解釋中只解釋了用于單元 開關元件3-l的操作詳情。
假定沒有連接二極管32和33以及第二電阻器34，當控制端子4
9處的電勢從低電平上升到高電平時，由流過第一電阻器31的電流和
J-FET 35的柵極電容來確定J-FET 35的柵極電勢。
但是，在本發明的示例性實施例中，二極管32和33以及第二電 阻器34與第一電阻器31并聯連接。因此，如果J-FET 35的柵極電勢 是Vg，在二級連接中的二極管32和33中的每一個的閾值電壓是VF， 第二電阻器34的電阻是R2，并且通過二極管32和33以及第二電阻器 34從控制端子4流到J-FET 35的柵電極的電流是Ig，則通過二極管32 和33以及第二電阻器34的電流路徑，J-FET 35的柵極電勢上升直到 滿足下列不等式。
Vg > 2.VF+R2-Ig …(1)
在柵極電勢Vg達到由上述不等式(1)所表達的電壓之后，通過 流過第一電阻器31的電流，J-FET 35的柵極電勢Vg上升。這樣，通 過將通過二極管32和33以及第二電阻器34的電流路徑提供作為用于 為本發明的示例性實施例中的J-FET 35的柵電極充電的路徑，能夠減 少J-FET35變為相應于控制端子4處的上升沿的導通狀態所需的時間。 圖2示出了相對于控制信號的柵極電勢Vg中的變化方面。在圖2中， 實線表示輸入至控制端子4的控制信號中的變化，并且虛線表示本發 明的示例性實施例中的柵極電勢Vg中的變化。此外，點線表示在沒有 提供如本發明的示例性實施例中所示的通過二極管32和33以及第二 電阻器34的電流路徑的情況下的柵極電勢Vg中的變化。
此外，在示例性實施例中的二極管33和J-FET 35的柵電極之間 也設置了第二電阻器34。即使當具有大的電壓振幅的RF信號被輸入 至輸入端子l時，該第二電阻器34可以減少輸入信號的失真。如果將 雙向二極管直接連接至如圖12中所示的MOSFET的柵電極，與輸入信 號相對應的具有大的振幅的電壓被施加于J-FET35的柵極，該J-FET35 位于在SPnT開關中將變為截止狀態的路徑上(例如，在輸入端子1和
10輸出端子2之間的路徑)。關于此振幅，如果輸入信號的電壓振幅是
VRF，并且至輸出端子2的路徑將變為截止狀態，那么具有表示為 5/6 WRF的振幅的電壓被施加到單元開關元件3-1的J-FET 35的柵電 極(假定在柵極和源極之間和在柵極和漏極之間的電容在所有的J-FET 中是相同的，因為開關元件3被構造為使得3個J-FET串聯連接，所 以表示為5/6 VRF的電壓振幅被施加到J-FET35的柵電極)。
當將具有這樣的電壓振幅的電壓提供給二極管時，二極管重復地 導通和截止。結果是，由于將變為截止狀態的路徑上的輸出端處的反 射等等，提供給輸入端子1的輸入信號的失真變得更大。因此，通過 在本發明的示例性實施例中的二極管32和33以及J-FET 35的柵電極 之間插入第二電阻器34來分割電壓振幅。這樣，即使當具有大的電壓 振幅的信號被輸入至輸入端子1時，通過使用二極管32和33以及第 二電阻器34能夠減少由該大的電壓振幅所引起的對J-FET 35的柵電極 的影響。注意，通過基于將被輸入信號的電壓振幅的范圍或類似參數 來確定將被連接的二極管的適當數量和第二電阻器的適當電阻值，可 以在適當地在輸入端子1處調節被分割的電壓值。利用此種結構，能 夠改善根據本發明的示例性實施例的用于輸入信號的失真特性。
也就是說，在J-FET35的柵電極以及引起失真的二極管32和33 之間提供第二電阻器34。如果在二極管32和33處引起的失真的電壓 分量是VDi，第二電阻器34的電阻是R34，并且在截止狀態下J-FET 35 的柵極和源極之間和柵極和漏極之間的每一個電容是Coff，則通過下 列等式表示由此電壓分量VDi在J-FET35的柵電極處出現的電壓VGn (其中，輸入端子處的阻抗是50歐姆)。
<formula>formula see original document page 11</formula>從等式(2)中可以看出，在二極管32和33處引起并且在J-FET 35的柵電極處出現的失真的電壓分量的影響伴隨著電阻R34的增加變 大而減小。
如果在二極管32和33以及控制端子4之間連接該第二電阻器34， 則通過下列等式表達上述等式(2)，并且由在二極管處產生的失真的 電壓分量的影響直接出現在J-FET的柵電極處。
1 +50
,=咖x——=TO/…(3) ~i~ + 50
圖3和4示出了隨著輸入至輸入端子1的RF信號的功率增加，根 據本發明的示例性實施例的開關電路10的諧波特性。圖3示出了用于 輸入信號的二次諧波的諧波特性(f0到2f0)。圖4示出了用于輸入信 號的三次諧波的諧波特性(f0到3f0)。在圖3和圖4中，為了進行比 較，點線表示與本發明的示例性實施例相對比，在沒有插入第二電阻 器34的情況下連接雙向二極管的示例。虛線表示如本發明的示例性實 施例中所示插入第二電阻器34的示例。如圖3和4所示，根據本發明 的示例性實施例的開關電路IO可以減少開關電路中的失真，并因此不 會惡化功率效率。
如上所解釋，本發明的示例性實施例能夠提供用于諧波的開關電 路，該開關電路能夠在沒有惡化功率效率的情況下以高速度地跟隨在 控制信號中的變化。
在前面的示例性實施例中，解釋了開關電路，在該開關電路中將 提供給控制端子4的信號從低電平變為高電平。在下文中描述的示例 性實施例中，解釋了根據本發明的另一示例性實施例的開關電路20，
12在該開關電路20中將提供給控制端子4的信號從高電平變為低電平。
圖5是示出根據本發明的另一示例性實施例的開關電路20的電路圖。 除了圖1中所示的開關電路3中的結構之外的結構與前面的示例性實 施例的結構相同。因此，相同的符號被指定給相同的組件，并且省略 了對它們的解釋。根據本發明的該示例性實施例的開關電路20與前面 的示例性實施例的不同在于開關元件23。具體地，單元開關元件23-l 到23-3和23n-l到23n-3中的每一個的結構與前面示例性實施例的不 同。因為示例性實施例中單元開關元件(23-l到23-3和23n"到23n-3) 的結構彼此相同，所以在下文中只解釋了單元開關元件23-l的結構。
單元開關元件23-1包括第一電阻器231、 二極管232和233、第 二電阻器234、 J-FET 235以及偏壓供給電阻器236。
在控制端子4和J-FET 235的控制電極(柵電極)之間串聯連接 第一電阻器231。在控制端子4和J-FET 235的柵電極之間串聯連接二 極管232和233。連接二極管232和233中的每一個以使得其陽極位于 J-FET 235的柵電極一側并且其陰極位于控制端子4 一側。在二極管232 和233以及J-FET 235的柵電極之間串聯連接第二電阻器234。 二極管 232和233以及第二電阻器234與第一電阻器231并聯連接，將控制端 子4連接至J-FET 235的柵電極。注意，可以將任意給定數量的二極管 用作二極管232和233，并且二極管的構造并不限于圖5中所示的二級 的連接。
在輸入端子1和輸出端子2之間串聯連接J-FET 235。在示例性實 施例中，開關元件23具有使得三個J-FET被串聯連接的結構。因此， 其被構造為使得單元開關元件23-1的J-FET 235的源極(漏極)連接 至單元開關元件23-2的J-FET 235-2的源極(漏極)。如上所述，因為 可以在輸入和輸出端子之間任意選擇單元開關元件的數量，所以可以 將J-FET 235的源極(漏極)直接連接至輸出端子2。在以此種方式構造的示例性實施例中，當控制信號從高電平變為
低電平時，通過流過二極管232和233以及第二電阻器234的電流首 先放電柵電極的柵極電勢Vg。在這點上，除了電流方向之外，本示例 性實施例與前面的示例性實施例相同。然后，當滿足不等式Vg<2，VF 十R2'Ig時，通過第一電阻器231放電。
通過此種構造，即使當控制信號從高電平變為低電平(參見圖6)， 也能夠以高速度跟隨控制信號中的變化。在圖6中，與圖2中所示的 示例的方式相類似，實線表示輸入至控制端子4的控制信號中的變化。 虛線表示在示例性實施例中柵電勢Vg中的變化。此外，點線表示在沒 有提供根據本發明的示例性實施例的通過二極管232和233以及第二 電阻器234的電路路徑的情況下，柵極電勢Vg中的變化。注意，與前 面的示例性實施例相類似，通過在J-FET 235和二極管232和233之間 插入第二電阻器234，在沒有增加開關電路中的失真的情況下，能夠改 善功率效率。
圖7是示出前面的示例性實施例的修改示例的電路圖。通過組合 在前面的示例性實施例中所解釋的開關電路10和20來形成該修改示 例。因此，相同的符號被指定給與前面示例性實施例中的組件相同的 組件，并且省略了它們的解釋。通過形成如圖7中所示的電路，不管 控制信號是從低電平變為高電平還是從高電平變為低電平，都能夠使 J-FET的導電狀態以高速度跟隨變化。圖8示出了相對于圖7中所示的 開關電路中的控制信號中的變化，柵極電勢中的變化。與圖2和6相 類似，實線表示輸入至控制端子4的控制信號中的變化。虛線表示示 例性實施例中柵極電勢Vg中的變化。此外，點線表示在沒有提供根據 本發明的示例性實施例的通過二極管和第二電阻器的電流路徑的情況 下，柵極電勢Vg中的變化。注意，與前面的示例性實施例相類似，通 過在J-FET 35 (235)和二極管之間插入第二電阻器34 (234)，可以 在沒有增加開關電路中的失真的情況下，改善功率效率。
14[第三示例性實施例] 圖9是示出根據本發明的另一示例性實施例的開關電路80的電路
圖。開關電路80包括輸入/輸出端子81 (其在下文中被解釋為輸入端 子)、多個輸入/輸出端子82到82n (其在下文中被解釋為輸出端子)、 多個開關元件83到83n、多個控制端子84到84n以及開關元件控制部 分85。根據本發明的示例性實施例的開關電路80是SPnT開關，并且 是進行"l-至-n"連接的開關電路。
注意，圖9中所示的開關元件83到83n是用于在諸如千兆赫(Ghz) 量級上的頻帶的高頻頻率帶中輸入和輸出信號的開關元件。開關元件 83到83n中的每一個具有多個單元開關元件(83-1到83-3和83n-l到 83n-3)。在輸入端子81和輸出端子82到82n之間串聯連接所述多個 單元開關元件(83-l到83n-3)。將隨后解釋單元開關元件的詳細結構。
此外，為了簡化附圖，盡管為圖9中的單個輸入端子81只顯示了 兩個輸出端子82和82n，還能夠在輸出端子82和82n之間具有多個輸 出端子82k (k是給定的自然數)。此外，盡管在圖9中示出了在輸入 端子81與輸出端子82和82n之間連接了三個單元開關元件(83-1到 83-3和83n-l到83n-3)的示例，任意給定數量的單元開關元件，包括 單個單元開關元件，可以被連接在輸入和輸出端子之間。
輸入端子81是接收高頻信號(RF信號)的端子。輸入端子81被 連接至天線等等上，并且接收由天線接收的RF信號。輸出端子82和 82n是將輸入至輸入端子81的信號輸出至在后級中電路的輸出端子。 控制端子84到84n是輸入控制信號以將輸入端子81連接至輸出端子 82和82n中給定的一個的端子。基于輸入至這些控制端子84到84n的 信號來將輸入端子81連接到輸出端子82和82n中的給定的一個。開 關元件83到83n是基于輸入至控制端子84到84n的控制信號來確定 輸入端子81以及輸出端子82和82n之間的連接狀態的元件。開關元
15件控制部分85是基于輸入至控制端子84到84n的信號中的變化來控 制單元開關元件中所包括的J-FET的柵極電勢的電路。
因為在示例性實施例中用作開關元件83到83n的單元開關元件 (83-1到83-3和83n-l到83n-3)的結構彼此相同，所以只解釋了用于 單元開關元件83-1的詳細結構并且省略了用于其它單元開關元件的構 造的詳細解釋。
單元開關83-1包括第二電阻器834 (834-1) 、 J-FET 835以及偏 壓供給電阻器836。
在開關元件控制部分85和J-FET 835的控制電極(柵電極)之間 串聯連接第二電阻器834。在輸入端子81和輸出端子82之間串聯連接 J-FET 835。示例性實施例中的開關元件83具有使得3個J-FET被串聯 連接的構造。因此，其被構造為使得單元開關元件83-1的J-FET 835 的源極(漏極)連接至單元開關元件83-2的J-FET 835-2的源極(漏極)。 如上所述，因為可以在輸入和輸出端子之間任意選擇單元開關元件的 數量，所以可以將J-FET 835的源極(漏極)直接連接至輸出端子82。
偏壓供給電阻836是當輸入和輸出端子之間沒有進行連接時，用 于調節輸入和輸出端子之間的阻抗的電阻元件。該偏壓供給電阻器836 與J-FET 835并聯，連接在J-FET 835的源極和漏極之間。
開關元件控制部分85是基于輸入至控制端子84的控制信號來控 制單元開關元件83-1到83-3和83n-l到83n-3中每一個的J-FET的柵 極電勢的電路。開關元件控制部分85包括第一電阻器851、 二極管852 和853以及第三電阻器854。
第一電阻器851被串聯連接在控制端子84和J-FET 835的控制電 極(柵電極)之間。更具體地，它被串聯連接在控制端子84和單元開
16關元件的第二電阻器(例如，電阻器834-1)之間。二極管852和853 被串聯連接在控制端子84和J-FET 835的柵電極之間。更具體地，它 們被串聯連接在控制端子84和單元開關元件的第二電阻器(例如，電 阻器834-1)之間。連接二極管852和853中的每一個使得其陽極位于 控制端子84—側并且其陰極位于J-FET 835的柵電極一側。第三電阻 器854被串聯連接在二極管852和853以及J-FET 835的柵電極之間。 二極管852和853以及第三電阻器854與第一電阻器851并聯連接， 將控制端子84連接至J-FET 835的柵電極。注意，可以將任意給定數 量的二極管用作二極管852和853，并且二極管的構造并不限于圖9中 所示的二級的連接。
在下文中，將解釋具有根據本發明的該示例性實施例的此種結構 的開關電路80和第一個解釋的示例性實施例的開關電路之間的差異。
在第一個解釋的示例性實施例中，單元開關元件(3-l到3-3和3n-l 到3n-3)中的每一個具有二極管以及第一和第二電阻器。相反地，該 示例性實施例中的每個單元開關元件只有第二電阻器、J-FET、以及偏 壓供給電阻器。每個單元開關元件的第二電阻器的一端被連接在一起， 并且將其連接至開關元件控制部分85。此外，在該開關元件控制部分
85中提供第一電阻器851以及二極管852和853，并且將其與單元開 關元件中的每一個連接在一起。
在下文中，將解釋具有根據本發明的示例性實施例的此種結構的 開關電路80的操作。當控制端子84處的電勢從低電平上升到高電平 時，二極管852和853以及第三電阻器854與第一電阻器851并聯連 接。因此，如果J-FET 835的柵極電勢是Vg， 二級的連接中的二極管 852和853中的每一個的閾值電壓是VF，第二電阻器834-1的電阻是 R2，第三電阻器854的電阻是R3，以及從控制端子84流入J-FET 835 的柵電極的電流是Ig，則通過二極管852和853以及第二電阻器834-1 和第三電阻器854的電流路徑，J-FET 835的柵極電勢上升直到滿足下面的不等式。
Vg>2-VF+ (R2+R3) -Ig
在柵極電勢Vg達到上述電壓之后，通過流過第一電阻器851和第 二電阻器834-1的電流，使J-FET 835的柵極電勢Vg上升。這樣，將 通過二極管852和853以及電阻器854和834的電流路徑提供作為充 電J-FET 835的柵電極的路徑。因此，能夠減少J-FET 835變為相應于 控制端子8 4處的上升的導通狀態所需的時間。
注意，為了實現圖9中所示的電路的特性與圖1中所示的第一個 解釋的示例性實施例的電路的特性相等，兩個電路中的第二電阻器的 電阻(圖1中的第二電阻器34和圖9中的第二電阻器834 (834-1到 834-3)應彼此相等。此外，在圖l和9所示的電路之間，在與通過二 極管的路徑一起使用以提供電流的路徑上的電阻也應彼此相等。艮P， 需要使第一個解釋的示例性實施例中的每個單元開關元件的第一電阻 的合成電阻(單元開關元件3-l、 3-2和3-3中所包括的第一電阻器34 的組合電阻)等于當前解釋的示例性實施例中的開關元件控制部分85 的電阻器851和每個單元開關元件的第二電阻器(第二電阻器834-1 到834-3)的合成電阻。當按照上面所述調整電阻時，開關元件控制部 分85中所包括的第三電阻器854的電阻應優選為零。通過以此種方式 調整電阻，與第一個解釋的示例性實施例相比較，能夠減少用于開關 電路的所需元件的數量。因此，也能夠減少形成開關電路的襯底上的 所需面積的大小。
此外，在J-FET 835以及二極管852和853之間插入第二電阻器 834。這樣，與第一個解釋的示例性實施例一樣，在沒有增加開關電路 中的失真的情況下能夠改善功率效率。在第三個解釋的示例性實施例中，解釋了開關電路，在該開關電 路中，被提供給控制端子84的信號從低電平變為高電平。在下文描述 的示例性實施例中，解釋了根據本發明的另一示例性實施例的開關電
路90，在該開關電路90中，被提供給控制端子84的信號從高電平變 為低電平。圖10是示出根據本發明的另一示例性實施例的開關電路90 的電路圖。除了開關元件控制部分95中的結構之外的結構與第三個解 釋的示例性實施例中的結構相同。因此，指定了相同的符號并且省略 了它們的解釋。根據本發明的此示例性實施例的開關電路90與第三個 解釋的示例性實施例的開關電路的不同在于開關元件控制部分95。該 開關元件控制部分95包括第一電阻器951、 二極管952和953、以及 第三電阻器954。
第一電阻器951被串聯連接在控制端子84和J-FET 835的控制電 極(柵電極)之間。二極管952和953被串聯連接在控制端子84和J-FET 835的柵電極之間。連接二極管952和953中的每一個使得其陽極位于 J-FET 835的柵電極一側并且其陰極位于控制端子84—側。第三電阻 器954被串聯連接在二極管952和953以及J-FET 835的柵電極之間。 二極管952和953以及第三電阻器954與第一電阻器951并聯連接， 將控制端子84連接至J-FET 835的柵電極。
在以此種方式構造的示例性實施例中，當控制信號從高電平變為 低電平時，通過流過二極管952和953以及第二電阻器834和第三電 阻器951的電流首先放電柵極電勢Vg。然后，當滿足不等式Vg < 2.VF+(R2+R3) .Ig時，通過第一電阻器951和第二電阻器834放 電。
利用此種構造，即使當控制信號從高電平變為低電平時，能夠以 高速度跟隨控制信號中的變化。此外，通過以類似于第一個解釋的示 例性實施例的方式在J-FET和二極管之間插入第二電阻器，在沒有增 加開關電路中的失真的情況下能夠改善功率效率。此外，通過以類似于第三個解釋的示例性實施例的方式建立電阻值，與第二個解釋的示 例性實施例相比較，能夠減少用于開關電路所需的元件的數量和所需 的面積的大小。
圖11是示出第三個和第四個解釋的示例性實施例的另一修改示 例的電路圖。通過組合前面的示例性實施例中所解釋的開關電路80和 90形成此修改示例，并因此相同的符號被指定給與前面的示例性實施 例中的組件相同的組件，并且省略了它們的解釋。通過形成如圖ll中 所示的電路，不管控制信號是從低電平變為高電平還是從高電平變為
低電平，都能夠使J-FET的導電狀態以高速度跟隨控制信號中的變化。
當已經按照幾個示例性實施例描述了本發明時，本領域的技術人 員將了解，在權利要求的精神和范圍內，本發明可以被實踐為各種修 改形式并且本發明并不限于上述的示例。
此外，權利要求的范圍不限于上述的示例性實施例。
此外，應當注意的是，申請人意在涵蓋權利要求中所有要素的等 同形式，即使在后面的審查過程中對權利要求進行的修改亦是如此。
20
權利要求
1.一種開關電路，包括晶體管，所述晶體管被串聯連接在輸入和輸出端子之間；控制端子，所述控制端子接收用于控制所述晶體管的導電狀態的信號；第一電阻器，所述第一電阻器被連接在所述晶體管的控制電極和所述控制端子之間；以及二極管和第二電阻器的串聯電路，所述二極管和第二電阻器的串聯電路在所述控制端子和所述晶體管的控制電極之間與所述第一電阻器并聯連接。
2. 根據權利要求l所述的開關電路，其中所述二極管包括多個串聯連接的二極管。
3. 根據權利要求l所述的開關電路，其中所述二極管的陽極被連接在所述控制端子一側并且所述二極管的陰極被連接在所述控制電極 一側。
4. 根據權利要求2所述的開關電路，其中所述二極管的陽極被連 接在所述控制端子一側并且所述二極管的陰極被連接在所述控制電極
5.根據權利要求1所述的開關電路，其中所述二極管的陽極被連 接在所述控制電極一側并且所述二極管的陰極被連接在所述控制端子
6.根據權利要求2所述的開關電路，其中所述二極管的陽極被連 接在所述控制電極一側并且所述二極管的陰極被連接在所述控制端子
7. 根據權利要求1所述的開關電路，其中 并聯連接多個所述串聯電路；所述串聯電路中的至少一個包括二極管，所述二極管的陽極被連 接在所述控制端子一側并且所述二極管的陰極被連接在所述控制電極 一側；以及所述串聯電路中的至少另一個包括二極管，所述二極管的陽極被 連接在所述控制電極一側并且所述二極管的陰極被連接在所述控制端
8. 根據權利要求2所述的開關電路，其中 并聯連接多個所述串聯電路；所述串聯電路中的至少一個包括二極管，所述二極管的陽極被連 接在所述控制端子一側并且所述二極管的陰極被連接在所述控制電極 一側；以及所述串聯電路中的至少另一個包括二極管，所述二極管的陽極被 連接在所述控制電極一側并且所述二極管的陰極被連接在所述控制端
9. 根據權利要求l所述的開關電路，其中多個所述晶體管被串聯 連接在所述輸入和輸出端子之間。
10. 根據權利要求1所述的開關電路，進一步包括第三電阻器， 所述第三電阻器的一端被連接至所述晶體管的控制電極并且所述第三 電阻器的另一端被連接至所述第一電阻器和所述串聯電路。
11. 根據權利要求IO所述的開關電路，其中連接至多個所述晶體 管的控制電極的多個所述第三電阻器的另一端被共同連接，并且為多 個所述晶體管共同提供所述第一電阻器和所述串聯電路。
12. 根據權利要求1所述的開關電路，進一步包括連接所述晶體 管的源極和漏極的偏壓供給電阻器。
13. 根據權利要求1所述的開關電路，其中所述第二電阻器被連接在所述二極管和所述晶體管的控制電極之間。
全文摘要
本發明提供一種開關電路。已經存在用于高頻的開關電路的失真特性被惡化的問題。根據本發明的一個方面的開關電路包括晶體管，該晶體管被串聯連接在輸入和輸出端子之間；控制端子，該控制端子接收信號以控制晶體管的導電狀態；第一電阻器，該第一電阻器被連接在晶體管的控制電極和控制端子之間；以及二極管和第二電阻器的串聯電路，該串聯電路與控制端子和晶體管的控制電極之間的第一電阻器并聯連接。
文檔編號H03K17/687GK101494451SQ20091000990
公開日2009年7月29日 申請日期2009年1月22日 優先權日2008年1月22日
發明者本多悠里 申請人:恩益禧電子股份有限公司