解調(diào)器的制作方法

專利名稱：解調(diào)器的制作方法
技術領域：
本發(fā)明的一個實施例涉及幅移鍵控(ASK)解調(diào)器。
背景技術：
用于解調(diào)ASK已調(diào)輸入信號的ASK解調(diào)器電路一般包括整流器 電路和比較器。整流器電路對用天線接收的信號進行整流和檢測，并 產(chǎn)生解調(diào)信號。由比較器將該解調(diào)信號和閾值進行比較，將該解調(diào)信 號放大成邏輯電平，并由此轉(zhuǎn)換成二進制信號。比較器通常具備滯后 功能以便抑制因噪聲導致的誤差。通過該滯后功能，比較器變得抗噪 聲；但是，難以提高比較器的接收機靈敏度。
一般地，整流器電路的接收機靈敏度較低，因為整流器電路無法 對小于二極管闊值(約為0.7V)的輸入信號功率進行整流。日本專利 申請公開公布No.2006-34085中公開的高增益整流器電路包括NMOS 晶體管，通過在柵極和源極之間施加與該NMOS晶體管的閣值電壓 相對應的電壓，使得閾值電壓基本上為0V。高增益整流器電路的這 種配置甚至能夠?qū)τ行е档扔诨蛐∮陂w值的微弱AC信號進行整流。 也就是說，按照該高增益整流器電路，可以提高接收機靈敏度。
為了提高比較器的接收機靈敏度，需要將閾值設置得較低，同時 消除滯后。在這種情況下，需要考慮由于比較器中所含的元件中的變 化導致的DC偏移電壓。當DC偏移電壓主要在正值側(cè)變化時，接收 機靈敏度可能降低。當DC偏移電壓主要在負值側(cè)變化時，即使輸入 電壓是0V,輸出的邏輯電平也可能是"l"(錯誤操作)。為了防止這 種錯誤，考慮到DC偏移電壓的變化，應當將比較器的閾值設置得較 高。因此，難以提高比較器的接收機靈敏度。而且，由于元件中的變 化，元件的尺寸需要較大以降低DC偏移電壓；從而，成本會增加。按照日本專利申請公開公布No.2006-34085中公開的高增益整流 器電路，使用時鐘信號將偏置電壓供給整流器電路。因此，噪聲與時 鐘信號同步地出現(xiàn)在整流器電路的輸出中。為了抑制與時鐘信號同步 的噪聲，整流器電路的時間常數(shù)需要較大，因此提高數(shù)據(jù)速率變得困 難。

發(fā)明內(nèi)容
本發(fā)明的目的是提供具有高靈敏度的解調(diào)器。
按照本發(fā)明的一個方面，用于鐘控比較器的閾值調(diào)整設備包括輸 出檢測模塊和設置模塊，其中所述鐘控比較器按照時鐘對輸入信號和 閾值進行比較，所述輸出檢測模塊被配置成相對于閾值檢測來自鐘控 比較器的輸出，同時改變該閾值，所述設置模塊被配置成將當所述輸 出檢測模塊檢測到來自鐘控比較器的輸出中的變化時的閾值設置為 調(diào)整后的閾值。
按照本發(fā)明的另一個實施例，幅移鍵控解調(diào)器包括整流器電路和 鐘控比較器，所述整流器電路被配置成在預定定時供給偏置電壓并且 包括偏置電路、第一MOS晶體管、第二MOS晶體管和耦合電容器， 所述偏置電路被配置成輸出直流電壓，在所述第一 MOS晶體管的柵 極端和源極端之間施加所述直流電壓，在所述第二 MOS晶體管的柵 極端和源極端之間施加所述直流電壓，并且所述第二MOS晶體管的 漏極端與第一 MOS晶體管的源極端相連接，所述耦合電容器的一端 與第一 MOS晶體管的源極端相連接，而從其另一端輸入交流信號； 以及所述鐘控比較器被配置成在不同于預定定時的定時對來自所述 整流器電路的輸出信號和閱值進行比較并且輸出二進制信號。
按照本發(fā)明的另 一個實施例，用于鐘控比較器的闊值調(diào)整方法， 所述鐘控比較器按照時鐘對輸入信號和閾值進行比較，所述閾值調(diào)整 方法包括相對于鐘控比較器的閾值檢測來自鐘控比較器的輸出，同時 改變該閾值；以及將當檢測到來自鐘控比較器的輸出中的變化時的閾 值設置為調(diào)整后的閾值。
6按照本發(fā)明的另 一個實施例，使用整流器電路和鐘控比較器的幅
移鍵控解調(diào)方法，所述整流器電路包括偏置電路、第一MOS晶體管、 第二 MOS晶體管以及耦合電容器，所述偏置電路被配置成輸出直流 電壓，在所述第一 MOS晶體管的柵極端和源極端之間施加所述直流 電壓，在所述第二 MOS晶體管的柵極端和源極端之間施加所述直流 電壓，并且所述第二 MOS晶體管的漏極端與第一 MOS晶體管的源 極端相連接，所述耦合電容器的一端與第一 MOS晶體管的源極端相 連接，而從其另一端輸入交流信號，以及所述鐘控比較器被配置成對 來自所述整流器電路的輸出信號和閾值進行比較并且輸出二進制信 號，所述方法包括在預定定時由整流器電路供給偏置電壓；以及使所 述鐘控比較器在不同于預定定時的定時進行操作。
本發(fā)明的其它目的和優(yōu)點將在下面的說明中闡明，部分地將從所 述說明而顯而易見，或可以通過本發(fā)明的實施而得到?？捎绕渫ㄟ^下 面所指出的手段和組合而實現(xiàn)并獲得本發(fā)明的目的和優(yōu)點。


并入在說明書中并構成說明書的一部分的附圖示出本發(fā)明的實 施例，上面給出的一般說明和下面給出的對實施例的詳細說明一起用 來解釋本發(fā)明的原理。
圖l是示出了按照本發(fā)明的第一實施例的ASK解調(diào)器電路的配 置例子的示例框圖2是示出了在圖1的ASK解調(diào)器電路中使用的整流器電路的 配置例子的示例圖3是示出了在圖2的整流器電路中使用的偏置電路的配置的示 例電路圖4是示出了 ASK解調(diào)器電路的時序圖例子的示例圖5是示意性地示出了閾值調(diào)整電路的操作狀態(tài)轉(zhuǎn)換的示例圖6是示出了鐘控比較器的電路配置例子的示例圖7是示出了按照第一實施例的動態(tài)鎖存器的電路配置例子的示例圖8是示出了鐘控比較器的操作例子的示例圖； 圖9是示出了 SR鎖存器的真值表的示例圖； 圖IO是示出了消噪電路的操作例子的示例圖； 圖ll是示出了按照本發(fā)明的第二實施例的ASK解調(diào)器電路的配 置例子的示例框圖；以及
圖12是按照第二實施例的動態(tài)鎖存器的電路配置例子的示例
具體實施例方式
下面將參考附圖來說明按照本發(fā)明的各種實施例。 一般地，按照 本發(fā)明的一個實施例， 一種用于鐘控比較器的閾值調(diào)整設備，所述鐘 控比較器按照時鐘對輸入信號和閾值進行比較，所述閾值調(diào)整設備包 括輸出檢測模塊和設置模塊，所述輸出檢測模塊被配置成相對于閾值 檢測來自所述鐘控比較器的輸出，同時改變該閾值，所述設置模塊被 配置成當所述輸出檢測模塊檢測到來自所述鐘控比較器的輸出中的 變化時，將該閾值設置為調(diào)整后的閾值。
下面，將參考附圖解釋按照本發(fā)明的幅移鍵控(ASK)解調(diào)器的 實施例。
第一實施例
圖1是示出了按照本發(fā)明的第 一 實施例的幅移鍵控(ASK)解調(diào) 器電路的配置例子的示例圖。
將來自天線10的信號經(jīng)由整流器電路11供給鐘控比較器12。 經(jīng)由消噪電路16輸出來自所述鐘控比較器12的輸出。與時鐘脈沖(pl 同步地供給被設置用于所述整流器電路11的預定偏置電壓。從向其 供給了時鐘信號CLK的脈沖寬度控制電路13輸出所述時鐘脈沖(pl。 還將時鐘信號CLK供給鐘控比較器12和閾值調(diào)整電路14。將來自鐘 控比較器12的輸出Vout輸入給閾值調(diào)整電路14。閾值調(diào)整電路14 將閾值調(diào)整信號VREF供給鐘控比較器12,所述閾值調(diào)整信號VREF是n比特數(shù)字信號。鐘控比較器12的輸入端經(jīng)由開關15與地(或參 考電壓)相連接。校正信號CAL包括開關15的控制信號。還將校正 信號CAL供給閾值調(diào)整電路14，由此來控制閾值調(diào)整電路14的操作 (狀態(tài)轉(zhuǎn)換)。
天線10接收從外部傳送的無線電信號。天線10例如用于與非接 觸式無線裝置的無線通信或者用于接收來自遠程控制器的控制信號 之類。
整流器電路11把無線電頻率轉(zhuǎn)換成直流。整流器電路11對借助 于天線10接收的輸入信號進行整流和檢測，并產(chǎn)生解調(diào)信號。為整 流器電路11設置預定閾值電壓VI (約為0.7V)，并檢測是否接收到 強度等于或大于閾值電壓VI的信號。為了提高靈敏度，按照本實施 例的整流器電路11包括其中將偏置電壓V2預先施加給整流器電路 11中所含的二極管的高增益整流器電路。利用該偏置電壓V2，只要 使用天線10接收的信號的強度D和該偏置電壓V2之和基本上達到 晶體管的閾值電壓V1，那么即使在所述信號強度D較弱時，也能檢 測到接收的信號。因此可以實現(xiàn)靈敏度的提高。例如，在V1-0.7V， V2-0.6V的情況下，可以檢測到等于或大于0.1V的信號。因此，甚 至能夠檢測到使用天線10接收的微弱輸入信號。
圖2中示出了整流器電路ll的示例電路圖。整流器電路11甚至 能夠?qū)τ行е档扔诨蛐∮陂撝惦妷篤I的小交流(AC)信號進行整流。 為了利用整流器電路11對所述小信號進行整流，與二極管連接的 MOS晶體管的源極和柵極之間施加恒定電壓。該恒定電壓可小于 MOS晶體管展現(xiàn)出整流特性所需的閾值電壓(例如0.7V),最好在 該閾值電壓附近。
關于圖2中所示的NMOS晶體管Ml，其背柵端與源極端相連 接，漏極端與正極端Tl相連接。另外，將能夠生成預定電壓的偏置 電路10a連接在其柵極端和源極端之間。通過上述連接，利用在其漏 極方向上的p-n結(jié)，NMOS晶體管Ml充當二極管元件。偏置電路10a 將上述預定電壓施加在NMOS晶體管Ml的柵極端和源極端之間。偏置電路10a能夠生成小于NMOS晶體管Ml展現(xiàn)整流特性所需的閾值 的電壓，作為預定電壓(下面稱為二極管偏置電壓)。二極管偏置電 壓例如在0V-1.0V的范圍內(nèi)變化，最好是在閾值電壓附近的值(例如 0.6V)。換句話說，用柵極端和源極端之間的二極管偏置電壓對NMOS 晶體管Ml進行偏置，使得能夠?qū)τ行е敌∮陂撝惦妷旱腁C信號進 行整流。
在二極管偏置電壓例如是0.6V的情況下，上述二極管電路能夠 對有效值近似為100mV的AC信號進行整流。
類似地，在NMOS晶體管M2中，背柵端與源極端相連接，源 極端與負極端T2相連接。另外，在其柵極端和源極端之間連接偏置 電路10b。 NMOS晶體管M2的功能與NMOS晶體管Ml類似。偏置 電路10b對NMOS晶體管M2在柵極端和源極端之間施加二極管偏 置電壓。
NMOS晶體管Ml的源極端與NMOS晶體管M2的漏極端互相 連接，并且電容器Cl的一端與它們之間的連線相連接。電容器Cl 的另一端與信號輸入端TA相連接。該電容器C1充當耦合電容。
在NMOS晶體管Ml的漏極端和NMOS晶體管M2的源極端之 間連接電容器C2。由NMOS晶體管Ml和M2進行了半波整流的信 號由電容器C2來平滑。平滑所述信號使得能夠從電容器C2的兩端 之間，即正極端Tl和負極端T2之間提供直流(DC)電壓。
而且，使NMOS晶體管Ml和M2形成三阱結(jié)構，并且與襯底 隔離。因此，每個源極端都在NMOS晶體管底部與P阱相連接，并 且每個漏極端與N阱相連接。另外，通過p-n結(jié)，在MOS晶體管內(nèi) 部形成二極管元件。
圖3是示出了圖2中所示的偏置電路10a和10b的例示配置的示 例電路圖。圖3中所示的偏置電路100與偏置電路10a或10b相對應。 NMOS晶體管M10與NMOS晶體管Ml或M2相對應。偏置電路100 包括兩個串聯(lián)連接的NMOS晶體管Mil和M12。NMOS晶體管Mil 和M12中的每一個都充當傳輸門并且排放在正極線Ll上。類似地，偏置電路100包括兩個串聯(lián)連接的NMOS晶體管M21和M22。NMOS 晶體管M21和M22中的每一個都充當傳輸門并且排放在負極線L2 上。NMOS晶體管Mil的柵極端和NMOS晶體管M21的柵極端互 相連接，NMOS晶體管M12的柵極端和NMOS晶體管M22的柵極 端也互相連接。在兩條連線，即連接NMOS晶體管Mil的漏極端和 NMOS晶體管M12的源極端的連線和連接NMOS晶體管M21的漏 極端和NMOS晶體管M22的源極端的連線之間連接電容器Cll。而 且，在NMOS晶體管M12的漏極端和NMOS晶體管M22的漏極端 之間連接電容器C12。
例如DC生成電路110以及反相器INV1和INV2之類的外圍電 路與偏置電路100相連接。DC生成電路110從安裝了按照本實施例 的整流器電路的設備的主電源生成與上述二極管偏置電壓相對應的 DC電壓。在偏置電路100的正極線LI和負極線L2之間施加由DC 生成電路110生成的DC電壓。NMOS晶體管M10代表圖2中所示 的NMOS晶體管Ml和M2。該NMOS晶體管M10工作在以GHz 來表示的高頻率情況下。因此，需要盡可能地減小NMOS晶體管M10 的寄生電容。DC生成電路110具有一個用于穩(wěn)定地生成DC電壓的 大電容。由于這個原因，所以不是在NMOS晶體管M10的柵極和源 極之間直接施加從DC生成電路110提供的二極管偏置電壓，而是提 供圖3中所示的偏置電路100。
反相器INV1的輸入端與時鐘輸入端TC相連接，并且一定頻率 的時鐘脈沖((pl)也被輸入給該處。例如由將在下面說明的脈沖寬度 控制電路13生成該時鐘脈沖。反相器INV1的輸出端與NMOS晶體 管Mil和M21的柵極相連接，并且還與反相器INV2的輸入端相連 接。反相器INV2的輸出端與NMOS晶體管M12和M22的柵極相連 接。
當來自時鐘輸入端TC的時鐘脈沖輸入的邏輯電平是"0"時，來 自反相器INV1的輸出具有邏輯電平'T，，而來自反相器INV2的輸出 具有邏輯電平"0"。因此，NMOS晶體管Mil和M21導通，利用從DC生成電路110供給的DC電壓對電容器Cll充電。NMOS晶體管 M12和M22截止，從而不對電容器C12施加DC電壓。
另一方面，當來自時鐘輸入端TC的時鐘脈沖輸入的邏輯電平是 "1"時，來自反相器INV1的輸出具有邏輯電平"0"，而來自反相器 INV2的輸出具有邏輯電平"l"。于是，NMOS晶體管Mil和M21截 止，而NMOS晶體管M12和M22導通。因此，將電容器Cll中聚 積的電荷供給電容器C12。電容器C12的兩端均與偏置電路100的輸 出端相連接。從而，在二極管接法的NMOS晶體管M10的柵極端和 源極端之間施加電容器C12兩端間的電壓作為二極管偏置電壓。
只需電容器C12兩端間的電壓最終成為NMOS晶體管M10的二 級管偏置電壓，而從DC生成電路110供給的DC電壓不一定必需等 于二極管偏置電壓。例如，通過利用脈寬調(diào)制(PWM)控制來切換 NMOS晶體管Mll、 M12、 M21和M22,電容器C12的電壓可固定 在任意值。在這種情況下，可去除DC生成電路110，而在正極線L1 和負極線L2之間可連接主電源。
整流器電路11把檢測的解調(diào)信號輸出給鐘控比較器12。為鐘控 比較器12設置不同于整流器電路11的閾值電壓的預定閾值電壓。鐘 控比較器12按照時鐘脈沖cpl，把接收的解調(diào)信號Vin變換成具有"l" 或"0"電平的二進制信號。當從整流器電路11輸出的解調(diào)信號Vin的 強度等于或大于闊值電壓時，鐘控比較器12輸出"1"，而當解調(diào)信號 Vin小于閾值電壓時，鐘控比較器12輸出"0"。閾值調(diào)整電路14調(diào)整 鐘控比較器12的闊值電壓。因此，鐘控比較器12對從整流器電路11 輸出的解調(diào)信號和取決于閾值調(diào)整信號VREF的閾值電壓進行比較， 所述閾值調(diào)整信號VREF是由閾值調(diào)整電路14調(diào)整的n比特數(shù)字輸 出。
按照整流器電路11，供給時鐘輸入端TC的時鐘脈沖(q)l)用 于施加偏置電壓。脈沖寬度控制電路13輸出通把將時鐘信號CLK的 脈沖寬度調(diào)整成為t而產(chǎn)生的時鐘脈沖cpl。時鐘脈沖(pl和時鐘信號 CLK的上升沿是同步的。因此，如圖4中所示，在來自整流器電路
1211的輸出中生成與時鐘脈沖(pl同步的噪聲(時鐘噪聲)。增大來自 整流器電路11的輸出的時間常數(shù)抑制與時鐘脈沖(()l同步的時鐘噪 聲。但是，在這種情況下，難以提高數(shù)據(jù)速率。而且，在來自整流器電路11的輸出中含有時鐘噪聲的情況下，當將小于時鐘噪聲并且近似等于隨機噪聲的闊值電壓V3設置為鐘控 比較器12的閾值電壓時，即使輸入信號是0V，鐘控比較器12也可 能響應于鐘控噪聲，錯誤地輸出"l"。因此，為了正確地轉(zhuǎn)換來自整 流器電路ll的輸出，可以想到的是設置大于時鐘噪聲的閾值電壓V4。 但是，如果把閾值電壓設置得較高，會降低接收機靈敏度。為了防止上述接收機靈敏度的降低，本實施例的鐘控比較器12 與時鐘脈沖CLK的下降沿同步操作，如圖4中所示。從而，鐘控比 較器12的操作相位可從來自整流器電路11的輸出中與時鐘脈沖(pl 同步生成的時鐘噪聲的操作相位移動。因此，使闊值電壓高于時鐘噪 聲就變得并非必需，從而可在不降低數(shù)據(jù)速率的情況下提高接收機靈 敏度。鐘控比較器12的接收機靈敏度取決于因鐘控比較器12的元件中 的變化而導致的DC偏移電壓而下降。在DC偏移電壓主要在負值方 向上變化的情況下，即使在輸入OV信號時，也可能輸出"l"(錯誤)。 因此，可能還需要考慮到DC偏移電壓中的變化，把閾值電壓設置得 較高。但是，增大閾值電壓會使得接收機靈敏度降低。而且，為了使 因所述元件中的變化導致的DC偏移電壓降低，需要加大所述元件的 尺寸；但是，加大元件的成本會增長。閾值調(diào)整電路14是用于通過控制鐘控比較器12的閾值電壓來調(diào) 整接收機靈敏度的降低、由鐘控比較器12的DC偏移電壓造成的錯 誤和由于噪聲引起的錯誤的頻率的數(shù)字電路。圖5是示意地示出了閾值調(diào)整電路14的操作狀態(tài)轉(zhuǎn)換的示例圖。 在進行閾值電壓的調(diào)整時，打開開關15以使鐘控比較器12的輸入電 壓Vin與地(GND )相連接。當在初始狀態(tài)(SO)中輸入校正信號CAL=1時，閾值調(diào)整電路14的操作狀態(tài)變成DC偏移電壓調(diào)整狀態(tài)(Sl)。在狀態(tài)Sl中，檢測鐘控比較器12的DC偏移電壓。由于輸入電 壓Vin與地相連接，期望來自鐘控比較器12的輸出是"O"。但是，DC 偏移電壓可能是正態(tài)分布的；于是，可能會出現(xiàn)輸出的不是"O"而是 "1"的情況。因此，在狀態(tài)S1中，將用于把閾值電壓設置得高于DC 偏移電壓的閾值調(diào)整信號VREF提供給鐘控比較器12。例如，使用線性搜索來檢測鐘控比較器12的DC偏移電壓，如 下所述。當正在從鐘控比較器12輸出"1"時，增大從閾值調(diào)整電路14 輸出的(并且將要作為閾值電壓提供給鐘控比較器12的)闊值調(diào)整 信號VREF。將在來自鐘控比較器12的輸出從"1"變成"0"時刻的輸 出VREF確定為調(diào)整后的閾值信號。另一方面，當期望來自鐘控比較 器12的輸出是"l"(在輸入電壓Vin不與地相連接的情況下)，而從 鐘控比較器12輸出"0"時，使來自閾值調(diào)制電路14的輸出VREF降 低。在來自鐘控比較器12的輸出從"0"變成"1"的時刻，確定輸出 VREF已經(jīng)降到閾值電壓以下。將在臨改變之前輸出的VREF的值確 定為調(diào)整后的閾值電壓。但是，可通過使用另外的搜索算法搜索DC 偏移電壓，來設置調(diào)整后的閾值電壓。當將鐘控比較器12的閾值電壓調(diào)整得稍高于DC偏移電壓以提 高狀態(tài)Sl中的靈敏度時，噪聲可能會使得鐘控比較器12操作錯誤。 因此，閾值調(diào)整電路14的操作狀態(tài)變成噪聲誤差調(diào)整狀態(tài)(S2)， 設置調(diào)整后的閾值電壓VREF以便將由于噪聲導致的誤差(如鐘控比 較器12錯誤地輸出"l"的情況)的出現(xiàn)頻率減少至給定頻率R或者更 低。可預先任意地定義錯誤出現(xiàn)頻率的公差。在狀態(tài)S2中，在例如N個采樣上對來自鐘控比較器12的輸出 進行積分(integrate )。在期望來自鐘控比較器12的輸出是"0"的情 況下，當出現(xiàn)錯誤時，鐘控比較器12輸出"1"。于是，來自鐘控比較 器12的輸出的積分指示出現(xiàn)錯誤的次數(shù)M。因此，將來自鐘控比較 器12的輸出中錯誤的出現(xiàn)頻率R1表示為R1=M/N。當錯誤出現(xiàn)頻率 Rl大于預定出現(xiàn)頻率R時，增大從閾值調(diào)整電路14輸出的閾值調(diào)整信號，以便向鐘控比較器12供給更大的閾值電壓。另一方面，當錯 誤出現(xiàn)頻率Rl等于或小于預定出現(xiàn)頻率R時，保持從閾值調(diào)整電路 14輸出的信號VREF。即，持續(xù)增大輸出信號VREF，直到錯誤出現(xiàn) 頻率Rl(-M/N)變得等于或低于設置的出現(xiàn)頻率R，從而向鐘控比較 器12供給較大的閾值電壓。在完成DC偏移電壓調(diào)整(狀態(tài)Sl)和噪聲誤差調(diào)整(狀態(tài)S2 ) 之后，校正信號CAL變成"0"，閾值調(diào)整電路14的操作狀態(tài)變成結(jié) 果保持狀態(tài)(S3)。在結(jié)果保持狀態(tài)(S3)中，閾值調(diào)整信號VREF 是固定的，保持閾值調(diào)整電路14為鐘控比較器12適當?shù)卣{(diào)整過的閾 值電壓。鐘控比較器12對來自整流器電路11的輸出和所保持的調(diào)整 后的閾值電壓進行比較。盡管在閾值調(diào)整電路14處于結(jié)果保持狀態(tài)(S3)時保持調(diào)整后 的閾值電壓，但是閾值電壓和DC偏移電壓會隨著電源電壓、溫度等 等而變化。因此，可能需要根據(jù)周圍環(huán)境的變化，再次調(diào)整閾值電壓。 即，響應于周圍環(huán)境的變化，輸入校正CAI^1，閾值調(diào)整電路14的 操作狀態(tài)從結(jié)果保持狀態(tài)(S3)變成DC偏移電壓調(diào)整狀態(tài)(Sl)。 隨后，在DC偏移電壓調(diào)整狀態(tài)(Sl)中重新進行恰當?shù)拈撝惦妷赫{(diào) 整。在圖1中，開關15與整流器電路11的輸出相連接。但是，當在 來自整流器電路11的輸出中包含噪聲的狀況下進行調(diào)整時，開關15 可與整流器電路11的輸入相連接。而且，當在該輸出中包含來自天 線lO和整流器電路ll的噪聲的狀況下進行調(diào)整時，可閉合開關15。如上所述，閾值調(diào)整電路14可調(diào)整鐘控比較器12的DC偏移電 壓。因此，可將閾值電壓降至時鐘噪聲以下并且接近于隨機噪聲的程 度(圖4中所示的閾值電壓V3)，從而可實現(xiàn)具有高靈敏度的穩(wěn)定 的ASK解調(diào)器電路。圖6是示出了鐘控比較器12的電路配置例子的示例圖。鐘控比 較器12包括動態(tài)鎖存器20和設置-重設鎖存器30 (下面稱為"SR鎖 存器，，)。動態(tài)鎖存器20僅在時鐘工作時消耗電流。因此，可抑制無線信號在待用期間的功率消耗。圖7是示出了按照本實施例的動態(tài)鎖存器20的電路配置例子的 示例圖。在圖7中，來自整流器電路ll的輸出與Vin相連接。動態(tài)鎖存器20甚至可以在輸入電壓為地電平的情況下進行操 作。在時鐘信號CLK是"1"時，動態(tài)鎖存器20通過使輸出Voutp和 Voutn預充電到地(GND)而減少功率消耗。動態(tài)鎖存器20包括具有MOS晶體管Ml和M2的差分對、具有 MOS晶體管M3-M6的鎖存器電路以及MOS開關M7-M9。當時鐘信 號CLK的值是"1"時，MOS開關M7和M8打開，而MOS開關M9 閉合。因此，沒有電流流動，從而輸出Voutp和Voutn被預充電到地。當時鐘信號CLK的值變成"0"時，MOS開關M7和M8閉合， 輸出Voutp和Voutn和地分離。另外，MOS開關M9打開，從而電 流開始流動。當輸入電壓Vin大于地電壓時，流經(jīng)包含MOS晶體管Ml、 M3 和M5的左側(cè)通路的電流變成大于流經(jīng)包含MOS晶體管M2、 M4和 M6的右側(cè)通路的電流。從而，在Voutp和Voutn之間生成勢差。包 括MOS晶體管M3-M6的正反饋放大器電路于是放大生成的輸出勢 差，并且把輸出Voutp設置為VDD (電源電壓)，把輸出Voutn設 置為地電壓。將該狀態(tài)稱為鎖存模式。動態(tài)鎖存器20以半周期進行比較操作，同時切換預充電和鎖存 模式，如圖8中所示?？梢允褂肗AND型SR鎖存器實現(xiàn)SR鎖存器 30，并且SR鎖存器30如圖9所示的真值表進行操作。即，在S (=Voutp ) =0和R ( =Voutn ) =1的情況下輸出"0"，在S ( =Voutp ) -l和R (-Voutn) =0的情況下輸出"1"。動態(tài)鎖存器20的DC偏移電壓因輸出Voutp和Voutn的負載電 容CL1和CL2以及各差分對中所含的MOS晶體管Ml和M2、MOS 晶體管M3和M4、 MOS晶體管M5和M6、 MOS晶體管M7和M8 之間的失配而引起。如圖7中所示，通過使負載電容CVER的值可按 照n比特閾值調(diào)整信號VREF變化，可控制DC偏移電壓，并且可任意地設置閾值電壓。在圖7中，當使可變電容CVER大于負載電容 CREF時，閾值電壓變大，而當使可變電容CVER小于負載電容CREF 時，閾值電壓變小。為了在不把由于噪聲導致的錯誤傳遞給下一級的情況下提高接 收機靈敏度，緊跟在比較器12之后提供的消噪電路16消除噪聲。消 噪電路16將連續(xù)輸入N個比特的"0"的情況確定為"0"接收狀態(tài)，將 連續(xù)輸入N個比特的"1"的情況確定為"1"接收狀態(tài)。而且，消噪電路 16將脈沖寬度等于或小于N-l個比特的信號確定為噪聲，并且不把該 信號傳遞給下一級?？扇我獾卦O置N值。圖10是示出了在N=2的情況下，消噪電路16的操作例子的示 例圖。如圖10中所示，將脈沖寬度是l (=N-1)個比特的脈沖看作噪 聲，并且該脈沖不被輸出和傳遞給下一級。因此，即使在輸入了具有 1比特脈沖寬度的"0"時，也會將該信號確定為噪聲，而把"l"傳遞給 下一級。相反，當輸入了具有1比特脈沖寬度的"l"時，將該信號當 作噪聲，而把"O，，傳遞給下一級。把脈沖寬度等于或大于2比特的輸 出信號直接傳遞給下一級。如上所述，按照本實施例，鐘控比較器12與時鐘信號CLK的 下降沿同步地進行操作。因此，鐘控比較器12的操作相位可不同于 與時鐘信號CLK的上升沿同步地由整流器電路11生成的時鐘噪聲的 相位。從而，能夠消除時鐘噪聲的影響。按照本實施例，由閾值調(diào)整電路14調(diào)整鐘控比較器12的閾值電 壓。閾值電壓的調(diào)整能夠消除由鐘控比較器12的DC偏移帶來的影 響。可預先設置可接受的錯誤出現(xiàn)頻率，并且可調(diào)整鐘控比較器12 的閾值電壓以使錯誤出現(xiàn)頻率變得等于或小于所設的可接受頻率。而且，按照本實施例，緊跟在鐘控比較器12之后提供的消噪電 路16將脈沖寬度窄于預定脈沖寬度的信號確定為噪聲。不把確定為 噪聲的信號發(fā)送給下一級。從而，可進一步精確地消除噪聲。期望隨著半導體小型化的進步，數(shù)字電路的開銷會更小。因此， 如本實施例中所指示的，閾值電壓的數(shù)字調(diào)整是有優(yōu)勢的。17下面將說明按照本發(fā)明的ASK解調(diào)器的其它實施例。使用相同 的附圖標記來指示與第一實施例相同的部分，并且省略對這些部分的 詳細i兌明。第二實施例下面將解釋按照本發(fā)明的ASK解調(diào)器電路的第二實施例。 圖ll是示出了按照第二實施例的ASK解調(diào)器電路的配置例子的 示例框圖。圖11中所示的ASK解調(diào)器電路包括整流器電路11、鐘控比較 器12、脈沖寬度控制電路13、閱值調(diào)整電路14、開關15以及消噪電 路16，類似于圖1中所示的ASK解調(diào)器電路。按照本實施例的ASK 解調(diào)器電路還包括數(shù)模轉(zhuǎn)換電路(DAC) 17。將作為來自閱值調(diào)整電 路14的數(shù)字輸出的閾值調(diào)整信號VREF經(jīng)由DAC 17，作為模擬調(diào)整 電壓Vref供給鐘控比較器12。圖12是按照第二實施例的動態(tài)鎖存器20的電路配置例子的示例 圖。在第一實施例中，根據(jù)負載電容CREF和CVER之差來設置閾 值電壓。但是，在本實施例中，來自DAC 17的模擬調(diào)整電壓Vref (其基于由閾值調(diào)整電路14進行的閾值調(diào)整)與動態(tài)鎖存器20的晶 體管M2的柵極相連接。根據(jù)所述調(diào)整電壓Vref調(diào)整鐘控比較器12 的DC偏移?？赏ㄟ^將電容陣列型DAC用作DAC 17來減少無線信 號在待用期間的功率消耗。但是，也可將其它類型的DAC用作DAC 17。本領域技術人員容易想到其它優(yōu)點和修改。因此，本發(fā)明在其更 廣的方面不限于這里所示和所述的具體細節(jié)和代表性實施例。所以， 可在不脫離所附權利要求及其等同權利要求所限定的一般發(fā)明概念 的精神或范圍的情況下，進行各種修改。可將這里所述的系統(tǒng)的各個模塊實現(xiàn)為軟件應用、硬件和/或軟 件模塊、或者一個或多個計算機(例如服務器等)上的組件。盡管單 獨示例了各個模塊，但是它們可共享同一下層邏輯或代碼中的一些或 全部。
權利要求
1、一種用于鐘控比較器的閾值調(diào)整設備，所述鐘控比較器按照時鐘對輸入信號和閾值進行比較，所述閾值調(diào)整設備的特征在于包括輸出檢測模塊，所述輸出檢測模塊被配置成相對于閾值檢測來自鐘控比較器的輸出，同時改變該閾值；以及設置模塊，所述設置模塊被配置成將當所述輸出檢測模塊檢測到來自鐘控比較器的輸出中的變化時的閾值設置為調(diào)整后的閾值。
2、 權利要求l的閾值調(diào)整設備，其特征在于還包括 頻率檢測模塊，所述頻率檢測模塊被配置成檢測來自鐘控比較器的輸出中錯誤出現(xiàn)的頻率；以及閾值控制模塊，所述閾值控制模塊被配置成當所述錯誤出現(xiàn)頻率 大于預定頻率時，增大閾值。
3、 權利要求2的閾值調(diào)整設備，其特征在于所述頻率檢測模塊 被配置成對來自鐘控比較器的輸出的給定數(shù)目的樣本進行積分，并且 根據(jù)積分結(jié)果檢測錯誤出現(xiàn)的頻率。
4、 權利要求1的閾值調(diào)整設備，其特征在于所述鐘控比較器包 括動態(tài)鎖存器和設置-重設鎖存器。
5、 權利要求4的閾值調(diào)整設備，其特征在于所述動態(tài)鎖存器包 括把輸入信號和閾值輸入到的輸入晶體管部分、按照時鐘進行操作的 正反饋部分和具有固定電容和可變電容的負載電容部分，以及通過改 變所述可變電容來控制閾值。
6、 權利要求1的閾值調(diào)整設備，其特征在于還包括緊接在鐘控 比較器之后提供的消噪模塊，所述消噪模塊被配置成消除等于或小于 預定脈沖寬度的誤差。
7、 一種幅移鍵控解調(diào)器，其特征在于包括整流器電路，所述整流器電路被配置成在預定定時供給偏置電壓 并且包括偏置電路、第一MOS晶體管、第二MOS晶體管和耦合電容器，所述偏置電路被配置成輸出直流電壓，在所述第一MOS晶體 管的柵極端和源極端之間施加所述直流電壓，在所述第二 MOS晶體 管的柵極端和源極端之間施加所述直流電壓，并且第二MOS晶體管 的漏極端與第一 MOS晶體管的源極端相連接，所述耦合電容器的一 端與第一MOS晶體管的源極端相連接，而從其另一端輸入交流信號； 以及鐘控比較器，所述鐘控比較器被配置成在不同于預定定時的定時 對來自所述整流器電路的輸出信號和閾值進行比較并且輸出二進制 信號。
8、 權利要求7的幅移鍵控解調(diào)器，其特征在于所述整流器電路 與時鐘信號的上升沿同步地操作，所述鐘控比較器與時鐘信號的下降 沿同步地操作。
9、 權利要求7的幅移鍵控解調(diào)器，其特征在于所述鐘控比較器 包括動態(tài)鎖存器和設置-重設鎖存器。
10、 權利要求9的幅移鍵控解調(diào)器，其特征在于所述動態(tài)鎖存器 包括把輸入信號和閾值輸入到的輸入晶體管部分、按照時鐘信號進行 操作的正反饋部分和具有固定電容和可變電容的負載電容部分，以及 通過改變所述可變電容來控制閾值。
11、 權利要求7的幅移鍵控解調(diào)器，其特征在于還包括閾值控制 模塊，所述闊值控制模塊被配置為檢測所述鐘控比較器的DC偏移電 壓并且被配置為把所述DC偏移電壓設置為所述鐘控比較器的閾值。
12、 權利要求11的幅移鍵控解調(diào)器，其特征在于還包括模擬轉(zhuǎn) 換模塊，所述模擬轉(zhuǎn)換模塊被配置為對來自所述閾值控制模塊的輸出 進行模擬轉(zhuǎn)換并且向所述鐘控比較器提供模擬轉(zhuǎn)換結(jié)果。
13、 權利要求7的幅移鍵控解調(diào)器，其特征在于把預定偏置電壓 施加給所述整流器電路。
14、 一種用于鐘控比較器的閾值調(diào)整方法，所述鐘控比較器按照 時鐘對輸入信號和閾值進行比較，所述閾值調(diào)整方法的特征在于包括 下述步驟相對于鐘控比較器的閾值檢測鐘控比較器的輸出，同時改變該閾值；以及將當檢測到來自鐘控比較器的輸出中的變化時的閾值設置為調(diào) 整后的閾值。
15、 權利要求14的閾值調(diào)整方法，其特征在于還包括下述步驟 檢測來自所述鐘控比較器的輸出中錯誤出現(xiàn)的頻率；以及 當所述錯誤出現(xiàn)頻率大于預定頻率時，增大閾值。
16、 一種使用整流器電路和鐘控比較器的幅移鍵控解調(diào)方法，所 述整流器電路包括偏置電路、第一 MOS晶體管、第二 MOS晶體管 和耦合電容器，所述偏置電路被配置成輸出直流電壓，在所述第一 MOS晶體管的柵極端和源極端之間施加所述直流電壓，在所述第二 MOS晶體管的柵極端和源極端之間施加所述直流電壓，并且所述第 二 MOS晶體管的漏極端與第一 MOS晶體管的源極端相連接，所述 耦合電容器的一端與第一 MOS晶體管的源極端相連接，而從其另一 端輸入交流信號，所述鐘控比較器被配置成對來自所述整流器電路的 輸出信號和閾值進行比較并輸出二進制信號，所述方法的特征在于包 括下述步驟在預定定時由所述整流器電路供給偏置電壓；以及 使所述鐘控比較器在不同于預定定時的定時進行操作。
全文摘要
按照一個實施例，用于鐘控比較器(12)的閾值調(diào)整設備(14)，所述鐘控比較器(12)按照時鐘(CLK)對輸入信號(Vin)和閾值(VREF)進行比較，所述閾值調(diào)整設備(14)包括輸出檢測模塊和設置模塊，所述輸出檢測模塊被配置為相對于閾值(VREF)檢測來自鐘控比較器(12)的輸出(Vout)，同時改變該閾值(VREF)，所述設置模塊被配置為將當所述輸出檢測模塊檢測到來自鐘控比較器(12)的輸出中的變化時的閾值(VREF)設置為調(diào)整后的閾值。
文檔編號H03D1/02GK101605114SQ20091000681
公開日2009年12月16日 申請日期2009年2月27日 優(yōu)先權日2008年6月10日
發(fā)明者山本敏文, 巖田繁保, 峯邑隆司, 梅田俊之 申請人:株式會社東芝