專利名稱：具有合并的mos和雙極器件的壓控振蕩器和混頻器的制作方法
技術領域：
本發明一般涉及集成電路(IC)設計，更具體涉及用于各種電路設計應用 的具有合并的MOS/雙極器件的壓控振蕩器。本專利申請與申請號為 NO.2006/0197185,注冊于2005年3月7日相同發明人的美國專利申請相關; 和與申請號為NO.2007/0105301,注冊于2006年10月30日相同受讓人的美
國專利申請相關；在此可通過參考將這些申請所揭示的全部內容合并至此。
背景技術：
壓控振蕩器(vco)是電子振蕩器，其被設計為由電壓輸入控制該vco 在震蕩頻率中。該vco在由電壓輸入控制的頻率上生成在預定的電壓級上變
化的信號。vco可應用在各種電路中，例如在通訊應用中的鎖相環。這些鎖
相環能夠生成穩定的頻率，從噪聲通訊信道中復原信號，或在數據邏輯設計中 分布時鐘定時脈沖。
圖1A示意性地示出了傳統Hartley振蕩器100以解釋簡單的電子振蕩器 的工作，其包括場效應晶體管(FET) 102，電容108和電感104和106。該 FET 102具有與DC電源110相連的源極，與串行連接的電感104和106的共 用節點相連接的漏極，和與電容108端相連的柵極。電容108和電感104和 106并行連接。該Hartley振蕩器100為LC電子振蕩器，其從電容108和電感 104和106的獲得反饋。該電容108作為儲存電路。可通過改變電容108的電 容值以改變振蕩頻率。
圖1B為示出了在通訊應用中射頻(RF)器件中通常采用的壓控振蕩器 (VCO)的電路圖。串行連接的電感152和電容164,由NMOS晶體管172 周期性地"開啟"和"關閉"以分別控制電容164的放電和充電，從而形成LC振 蕩器。對稱地，串行連接的電感154和電容152，由NMOS晶體管174周期 性地"開啟"和"關閉"以分別控制電容162的;^文電和充電。NMOS晶體管172的柵極與節點B相連。隨著電容162的充電，節點B的電壓增加。當節點B的 電壓超過NMOS晶體管172的門限電壓時，NMOS晶體管172將被"開啟"并 引起電容164的放電。對稱地，NMOS晶體管174的柵極與節點A相連。隨 著電容164的充電，節點A的電壓增加。當節點A的電壓超過NMOS晶體管 174的門限電壓時，NMOS晶體管174將被"開啟，，并引起電容162的放電。為 了控制振蕩器的頻率，將可控電壓施加至在節點VTUNE的電容162和164，。 與節點VTUNE的電壓的變化成正比例，電容162和164的電容值變化，因此 頻率也變化。事實上，具有壓控可變電容的電容162和164也稱為可變電抗器。 然而，在標準CMOS工藝中可變電抗器僅能被用在VCO中。參照美國專 利申請NO.2006/0197185和NO.2007/0105301 ，合并的MOS/雙極器件也能用 于構造可變電抗器以及混頻器。
發明內容
本發明提出采用合并的MOS晶體管和BJT (雙極晶體管)器件的VCO。 在本發明的一個實施例中，VCO包括具有第一雙極晶體管和第一MOS晶體 管的第一合并的器件，該第一雙極晶體管具有與第一 MOS晶體管的一個源/ 漏共用共同有源區的集電極，和與第一MOS晶體管的其他源/漏共用共同有源 區的發射極；具有第二雙極晶體管和第二MOS晶體管的第二合并的器件，第 二雙極晶體管具有與第二MOS晶體管的一個源/漏共用共同有源區的集電極， 和與第二MOS晶體管的其他源/漏共用共同有源區的發射極；與所述第一雙極 晶體管的集電極和所述第二雙極晶體管的基極相連的第一電感，和與所述第二 雙極晶體管的集電極和所述第一晶體管的基極相連的第二電感。
在本發明的另一實施例中，該VCO包括第一合并的器件，其具有第一 雙極晶體管和第一 MOS晶體管，所述第一雙極晶體管具有與所述第一 MOS 晶體管的一個源/漏共用共同有源區的集電極，和與所述第一MOS晶體管的其 他源/漏共用共同有源區的發射極；具有第二雙極晶體管和第二MOS晶體管的 第二合并的器件，所述第二雙極晶體管具有與所述第二MOS晶體管的一個源 /漏共用共同有源區的集電極，和與所述第二 MOS晶體管的其他源/漏共用共 同有源區的發射極，與所述第一MOS晶體管的源/漏和所述第二MOS晶體管的柵極相連的第一電感，和與所述第二MOS晶體管的源/漏和所述第一 MOS 晶體管的柵極相連的第二電感。
然而，本發明工作的方法和構造連同其中附加的目的和優點將從結合附圖 的下述具體實施例的描述中得到更好的理解。
圖1A和1B示意性地示出了傳統的電子振蕩器。
圖2A和2B示意性地示出了合并的MOS晶體管和BJI器件。
圖3A和3B示意性地示出了根據本發明的一個實施例的采用合并的MOS
晶體管和BJT器件的壓控振蕩器。
圖4A和4B示意性地示出了根據本發明另一實施例的采用合并的MOS
晶體管和BJT器件的壓控振蕩器。
具體實施例方式
本發明描述了采用合并的硅上金屬(MOS )晶體管和雙極結晶體管(BJT) 的壓控振蕩器(VCO),以下僅示出了本發明的各種實施例以揭示本發明其中 的原理。可以理解的是通過以下清楚的描述，本領域技術人員將能夠具體實現 本發明的原理進行各種等同的修改。
由相同受讓人的公開的美國專利申請NO.2006/0197185和 NO.2007/0105301描述了合并的MOS和BJT結構。在此通過參考他們的全部 內容而將公開的美國專利申請的內容并入。
圖2A為提供了合并的NMOS晶體管和NPN雙極晶體管的器件200的電 路圖。該合并的器件200包括NMOS晶體管202和NPN雙極晶體管204。NMOS 晶體管202具有與NPN雙極晶體管204的集電極共用共同有源區的一個源/ 漏端，且其他源/漏端與NPN雙極晶體管204的發射極共用共同有源區。NMOS 晶體管202的柵極適合于由控制信號進行控制。NPN雙極晶體管204的基極 適合于施加偏置，以增加集電極和發射極之間的電流增益。
類似地，圖2B為提供了合并的PMOS晶體管和PNP雙極晶體管的器件 210的電路圖。該合并的器件210包括PMOS晶體管212和PNP雙極晶體管214。該PMOS晶體管212具有與PNP雙^l晶體管214的集電極共用共同有源 區的一個源/漏端，且其他源/漏端與PNP雙極晶體管214的發射極共用共同有 源區。PMOS晶體管212的柵極適合于由控制信號進行控制。PNP雙極晶體管 214的基極適合于施加偏置，以增加集電極和發射極之間的電流增益。正如在 公開的美國專利申請N0.2006/0197185和N0.2007/0105301中所討論的，該合 并的器件200和210完全適用于各種通用的CMOS工藝。
圖3A示意性地示出了根據本發明的一個實施例采用圖2A中所示的合并 的MOS和BJT器件200的VCO 300。該VCO 300包括合并的MOS和BJT 器件302a和302b,電感308a和308b,和電流源器件304。電感308a和308b 串行地連接在合并的MOS和BJT器件302a和302b之間，其中，電壓源VDD 連接至串行連接兩個電感308a和308b的端點上。合并的MOS和BJT器件302a 包括NMOS晶體管Nl和NPN雙4及晶體管Bl。該NMOS晶體管Nl具有與 NPN雙極晶體管Bl的集電極在節點312上共用共同有源區的漏極，和與NPN 雙極晶體管Bl的發射極在節點314上共用共同有源區的源極。合并的MOS 和BJT器件302b包括NMOS晶體管N2和NPN雙極晶體管B2。該NMOS 晶體管N2具有與NPN雙極晶體管B2的集電極在節點316上共用共同有源區 的漏極，和與NPN雙極晶體管B2的發射極在節點314上共用共同有源區的 源極。將NMOS晶體管Nl和N2的柵極連接在一起并被控制信號VIN所控 制。雙極器件Bl的基極與節點316相連接，其還與電感308b、雙極晶體管 B2的集電極和NMOS晶體管N2的漏相連。雙極晶體管B2的基極與節點312 相連，其還與電感308a、雙極晶體管Bl的集電極和NMOS晶體管Nl的漏相 連。雙極晶體管Bl的集電極和發射極之間的電容作為為電感308a充電和放 電的電容。類似地，雙極晶體管B2的集電極和發射極之間的電容作為為電感 308b充電和放電的電容。NMOS晶體管304限制了向合并的MOS和BJT器 件302a和302b提供的電流，因此其能夠控制VCO 300的震蕩頻率。
在運行中，隨著電壓源VDD對雙極晶體管Bl和B2中的電容充電，節點 312和316的電壓也隨之增加直至雙極晶體管Bl和B2被開啟。接著雙極晶體 管Bl和B2中的電容開始放電直至雙極晶體管B1和B2被關閉并開始另一個 充電過程。NMOS晶體管Nl和N2能夠通過短路雙極晶體管Bl和B2的集電極和發射極，從而分別通過雙極晶體管Bl和B2控制振蕩。任一個AC信號 或DC信號可被施加在節點VIN上。通過將NMOS晶體管Nl和N2與雙極晶 體管Bl和B2合并，該器件300既可作為VCO，也可在VIN施加AC信號時
作為混和器。
圖3B示意性地示出了根據本發明的另一個實施例采用圖2A中所示的合 并的MOS和BJT器件200的VCO 320。 VCO 320與圖3A中所示的VCO 300 之間唯一 的不同僅在于在VCO320中加入了分別在雙極晶體管B1和B2基 極和節點VTUNE之間的一對電容326a和326b。該VCO 320與圖1B中所示 的傳統VCO150類似，但是將圖3B中合并的MOS和BJT的器件302a和302b 分別代替了圖1B的NMOS晶體管172和174。圖3B的可變電抗器326a和 326b與圖1B中的可變電抗器162和164執行相同的充電和放電功能。在節點 VTUNE上施加電壓能夠進一步調整VCO 320的頻率范圍。
可選擇地，圖4A示出了根據本發明的再一實施例的采用圖2A中所示的 合并的MOS和BJT器件200的VCO 400。該VCO 400包括合并的MOS和 BJT器件402a和402b，電感408a和408b，和電流源器件404。電感408a和 408b串行地連接在合并的MOS和BJT器件402a和402b之間，其中，電壓源 VDD連接至串行連接兩個電感408a和408b的端點上。合并的MOS和BJT 器件402a包括NMOS晶體管N3和NPN雙極晶體管B3。該NMOS晶體管 N3具有與NPN雙極晶體管B3的集電極在節點412上共用共同有源區的漏極， 和與NPN雙極晶體管B3的發射極在節點414上共用共同有源區的源極。合 并的MOS和BJT器件402b包括NMOS晶體管N4和NPN雙極晶體管B4。 該NMOS晶體管N4具有與NPN雙極晶體管B4的集電極在節點416上共用 共同有源區的漏極，和與NPN雙極晶體管B4的發射極在節點414上共用共 同有源區的源極。NPN雙極晶體管B3和B4的基極連接在一起并被控制信號 VIN所控制。NMOS晶體管N3的柵極與節點416相連接，其還與電感408b、 雙^l晶體管B4的集電^L和NMOS晶體管N4的漏相連。NMOS晶體管N4的 柵極與節點412相連，其還與電感408a、雙極晶體管B3的集電極和NMOS 晶體管N3的漏相連。NMOS晶體管N3的源漏之間的電容作為為電感408a 充電和放電的電容。類似地，NMOS晶體管N4的源漏之間的電容作為為電感408b充電和放電的電容。NMOS晶體管404限制了向合并的MOS和BJT器 件402a和402b提供的電流，因此其能夠控制VCO 400的震蕩頻率。如果在 VIN上施加AC信號，該400也可作為混和器。
在運行中，隨著電壓源VDD對NMOS晶體管N3和N4中的電容充電， 節點412和416的電壓也隨之增加直至NMOS晶體管N3和N4被開啟。接著 NMOS晶體管N3和N4中的電容開始放電直至NMOS晶體管N3和N4被關 閉并開始另一個充電過程。雙極晶體管Bl和B2能夠通過短路NMOS晶體管 N3和N4的源和漏，從而分別通過NMOS晶體管N3和N4控制振蕩。節點 VIN上可以施加DC或AC信號。通過將NMOS晶體管N3和N4與雙極晶體 管B3和B4合并，該400具有很寬的調整范圍，且其能夠作為混和器。
參考圖3A和圖4A, VCO 300和VCO 400的不同在于，在VCO 300中雙 極晶體管Bl和B2作為充放電的電容以產生震蕩，而在VCO 400中NMOS 晶體管N3和N4作為充放電的電容。這證明了合并的MOS和BJT器件的多 功能性。
圖4B示意性地示出了才艮據本發明的再一個實施例采用圖2A中所示的合 并的MOS和BJT器件200的VCO 420。 VCO 420與圖4A中所示的VCO 400 之間唯一的不同僅在于在VCO 420中加入了分別在NMOS晶體管N3和N4 的柵極和節點VTUNE之間的一對電容426a和426b。該VCO 420與圖IB中 所示的傳統VCO 150類似，但是將圖4B中合并的MOS和BJT的器件402a 和402b分別代替了圖IB的NMOS晶體管172和174。圖4B的可變電抗器 426a和426b與圖IB中的可變電抗器162和164執行相同的充電和放電功能。 在節點VTUNE上施加電壓能夠進一步調整VCO 420的頻率范圍。
需要注意的是雖然上述實施例揭示了在設計的多個VCO中采用NMOS 晶體管和NPN雙極晶體管的合并的器件，然而其他包括PMOS晶體管和PNP 雙極晶體管的合并的器件也可在VCO中采用，例如圖2B所示的合并的器件。 采用合并的PMOS和PNP雙極晶體管的VCO的結構與圖3和4所描述的類 似，本領域技術人員根據說明書的描述無需創造性勞動即可輕易實現。
上述說明提供了多種不同的實施例或應用本發明不用特征的實施例。元件 和過程的詳細實施例的描述有助于使本發明更清楚。當然這些描述僅是實施例，并不是要將本發明限制在權利要求所描述的內容中。
雖然在此在一個或多個具體例子的方式具體實現本發明以示意和描述本 發明，但這并不是將本發明限制在所示出的細節中，在不脫離本發明的思想和 在權利要求的等同范圍內，可對本發明做出各種修改或結構變化。因此，需要 將附屬權利要求構建的范圍更寬，且與本發明的范圍一致，正如以下權利要求 所述的。
權利要求
1、一種壓控振蕩器，包括第一合并的器件，其具有第一雙極晶體管和第一MOS晶體管，所述第一雙極晶體管具有與所述第一MOS晶體管的一個源/漏結共用共同有源區的集電極，和與所述第一MOS晶體管的其他源/漏結共用共同有源區的發射極；第二合并的器件，其具有第二雙極晶體管和第二MOS晶體管，所述第二雙極晶體管具有與所述第二MOS晶體管的一個源/漏結共用共同有源區的集電極，和與所述第二MOS晶體管的其他源/漏結共用共同有源區的發射極；和第一電感，其與所述第一雙極晶體管的集電極和所述第二雙極晶體管的基極均相連。
2、 如權利要求1所述的壓控振蕩器，其中，所述第一和第二雙極晶體管 均為NPN類型，且所述第一和第二MOS晶體管均為NMOS類型，其中所述 雙極晶體管的集電極分別與所述NMOS晶體管的源結共用共同有源區，且所 述雙極晶體管的發射極分別與所述NMOS晶體管的漏結共用共同有源區。
3、 如權利要求1所述的壓控振蕩器，其中，所述第一和第二MOS晶體 管的柵極連接在一起且在其上施加電壓以控制所述壓控振蕩器的頻率。
4、 如權利要求3所述的壓控振蕩器，其中，施加在所述第一和第二MOS 晶體管柵極上的電壓表現為AC信號。
5、 如權利要求1所述的壓控振蕩器，還包括第二電感，其與所述第二雙 極晶體管的集電極和所述第一雙極晶體管的基極均相連。
6、 如權利要求1所述的壓控振蕩器，還包括第一可變電抗器，其連接在所述第一雙極晶體管的基極和第一節點之間；和第二可變電抗器，其連接在所述第二雙極晶體管的基極和所述第一節點之間，其中在所述第一節點上施加電壓以進一步控制所述壓控振蕩器的頻率。
7、 如權利要求1所述的壓控振蕩器，還包括電流控制器件，其用于限制 為所述第一和第二合并器件所提供的電流。
8、 一種壓控振蕩器，包括第一合并的器件，其具有第一雙極晶體管和第一MOS晶體管，所述第一 雙極晶體管具有與所述第一 MOS晶體管的一個源/漏結共用共同有源區的集 電極，和與所述第一MOS晶體管的其他源/漏結共用共同有源區的發射極；第二合并的器件，其具有第二雙極晶體管和第二MOS晶體管，所述第二 雙極晶體管具有與所述第二 MOS晶體管的一個源/漏結共用共同有源區的集 電極，和與所述第二MOS晶體管的其他源/漏結共用共同有源區的發射極；第一電感，其與所述第一雙極晶體管的集電極和所述第二雙極晶體管的基 極均相連；和第二電感，其與所述第二雙極晶體管的集電極和所述第一雙極晶體管的基 才及均相連。
9、 一種壓控振蕩器，包括第一合并的器件，其具有第一雙極晶體管和第一MOS晶體管，所述第一 雙極晶體管具有與所述第一 MOS晶體管的一個源/漏結共用共同有源區的集 電極，和與所述第一MOS晶體管的其他源/漏結共用共同有源區的發射極；第二合并的器件，其具有第二雙極晶體管和第二MOS晶體管，所述第二 雙極晶體管具有與所述第二 MOS晶體管的一個源/漏結共用共同有源區的集 電極，和與所述第二MOS晶體管的其他源/漏結共用共同有源區的發射極；和第一電感，其與所述第一MOS晶體管的源/漏結和所述第二MOS晶體管 的柵極均相連。
10、 如權利要求9所述的壓控振蕩器，其中，所述第一和第二雙極晶體管 均為NPN類型，且所述第一和第二NMOS晶體管均為NMOS類型，其中所 述雙極晶體管的集電極分別與所述NMOS晶體管的源結共用共同有源區，且 所述雙極晶體管的發射極分別與所述NMOS晶體管的漏結共用共同有源區。
11、 如權利要求9所述的壓控振蕩器，其中，所述第一和第二雙極晶體管 的基極連接在一起且在其上施加電壓以控制所述壓控振蕩器的頻率。
12、 如權利要求11所述的壓控振蕩器，其中，施加在所述第一和第二雙 極晶體管基極上的電壓表現為AC信號。
13、 如權利要求9所述的壓控振蕩器，還包括第二電感，其與所述第二MOS晶體管的源/漏結和所述第一MOS晶體管的柵極均相連。
14、 如權利要求9所述的壓控振蕩器，還包括第一可變電抗器，其連接在所述第一 MOS晶體管的柵極和第一節點之間；和第二可變電抗器，其連接在所述第二MOS晶體管的柵極和所述第一節點 之間，其中在所述第一節點上施加電壓以進一步控制所述壓控振蕩器的頻率。
15、 如權利要求9所述的壓控振蕩器，還包括電流控制器件，其用于限制 為所述第 一和第二合并器件所提供的電流。
全文摘要
一種壓控振蕩器包括第一合并的器件，其具有第一雙極晶體管和第一MOS晶體管，所述第一雙極晶體管具有與所述第一MOS晶體管的一個源/漏結共用共同有源區的集電極，和與所述第一MOS晶體管的其他源/漏結共用共同有源區的發射極；第二合并的器件，其具有第二雙極晶體管和第二MOS晶體管，所述第二雙極晶體管具有與所述第二MOS晶體管的一個源/漏結共用共同有源區的集電極，和與所述第二MOS晶體管的其他源/漏結共用共同有源區的發射極；和第一電感，其與所述第一雙極晶體管的集電極和所述第二雙極晶體管的基極均相連。
文檔編號H03B5/12GK101527540SQ20091000078
公開日2009年9月9日 申請日期2009年1月9日 優先權日2008年1月9日
發明者莊建祥, 薛福隆 申請人:臺灣積體電路制造股份有限公司