低噪聲和低輸入電容的差動修正型導數疊加低噪聲放大器的制作方法

專利名稱：低噪聲和低輸入電容的差動修正型導數疊加低噪聲放大器的制作方法
技術領域：
所揭示的實施例涉及低噪聲放大器。
背景技術：
無線電接收器(例如，蜂窩式電話的接收器)中的第一放大級一般為稱為低噪聲 放大器(LNA)的放大器電路。LNA減少后面的級的噪聲貢獻并設定整個接收器的最低可實 現噪聲水平。LNA因此通常被設計成具有高增益以最小化在不引入不可接受地大的量的失 真的情況下所引入的噪聲的量。如果將具有純單一頻率的正弦輸入信號供應到線性放大器 的輸入，則所述放大器將輸出所述輸入信號的放大版本。輸出信號將僅具有單一頻率，且此 頻率將為輸入信號的頻率。然而，如果將相同正弦輸入信號供應到展現一定量的非線性的 放大器的輸入，則所述放大器將在輸入信號的頻率下輸出輸入信號的放大版本，但所述放 大器還將輸出具有其它頻率的一個或一個以上其它信號。將這些其它信號稱作“失真”。輸 入信號(或多個輸入信號)與放大器的特定非線性之間的相互作用可為復雜的，且失真的 類型也可為復雜的，并取決于放大器和輸入信號的許多不同特性。更特定來說，有時使用以下形式的等式來描述非線性放大器的跨導y = g。+glx+g2x2+g3x3(等式 1)在等式1中，χ表示輸入信號且y表示所得輸出信號。將項glx和與g3x3分 別稱作一階項(或“線性項”)、二階項和三階項。如果X(輸入信號)是電壓且y(輸出信 號)是電流，則將gl稱作“線性跨導系數”，而將系數&和g3分別稱作二階跨導系數和三階 跨導系數。當LNA的輸出功率增加時，所產生的失真的量值增加的速度比所要信號的量值增 加的速度快。在某一輸出功率下，失真的量值等于所要信號的量值。將此輸出功率(其中三 階失真的量值等于所要信號的輸出功率)稱作三階攔截點IIP3。大致上，如果忽略對IIP3 的二階作用，則由以下等式2來給出IIP3 IIP3 = VKKg1Zg3) (等式 2)蜂窩式電話中的接收器可用以在除存在待接收的所要信號之外存在不合意的信 號的條件下接收信號。將這些不合意的信號稱為干擾信號且其可具有非常不同的性質。鄰 近信道信號和發射器信號僅為干擾信號的一些實例。干擾信號可為離散音調或可具有給定 帶寬。出于分析的目的，可將非離散信號模型化為兩個正弦波信號，每一正弦波信號具有不 同頻率，其中所述兩個正弦波信號的頻率差是所述非離散信號的帶寬。考慮待接收的所要信號具有IGHz的頻率的情形。如果第一鄰近信道接收干擾信 號具有1. OOlGHz的頻率ω ρ且第二鄰近信道接收干擾信號具有1.002GHz的頻率ω2，且 如果將這兩個干擾信號的和作為變量χ而供應到上述等式1中，則所得y信號將歸因于項 的平方和立方而具有許多具有許多頻率的分量。歸因于三階項和輸入信號的和的相關聯立 方，將存在輸出y的一個分量，其具有(2ωι-ω2)的頻率。此分量因此處于與所要信號相同 的IGHz頻率下。由于此失真分量與所要信號具有相同的IGHz頻率，所以不能通過濾波來
5將所要信號與失真分量分離。因此需要更具線性的接收器以便減少此失真分量的量值。有 時將此失真分量稱作三階“互調失真”。此外，在根據碼分多址(CDMA)標準(例如，CDMA2000)操作的蜂窩式電話中，所述 蜂窩式電話具有發射器，所述發射器可在與蜂窩式電話的接收器進行接收的相同時間進行 發射。盡管發射信號是在不同于所接收的所要信號的頻帶中發射的，但所述發射信號可為 強大的且從緊密接近于蜂窩式電話的高度敏感性接收器的蜂窩式電話發射器輸出。因此， 實質量的發射信號可回漏到接收器中并導致失真問題。發射信號在一頻帶中經發射，因此 可如上文所描述將其模型化為具有不同頻率的兩個信號，其中所述兩個信號的頻率差是信 道寬度。接著，此外，存在待接收的信號。將此信號稱作所要信號。考慮待接收的所要信號 具有IGHz的接收頻率(03的情形。如果第一發射干擾信號處于900. OMHz的頻率Q1下， 且第二發射干擾信號處于900. 4MHz的頻率ω 2下，且如果將所述兩個干擾信號與所要信號 的和作為變量χ而供應到上述等式1中，則所得y信號將歸因于項的平方和立方而具有許 多具有許多頻率的分量。歸因于三階項和所得立方，碰巧將存在輸出y的一個分量，其具有 ω3-(ω2-ωι)的頻率。在此實例中此頻率為1.0006GHz，且因此處于IGHz中心處的一兆赫 寬的接收頻帶中。有時將此分量稱作“三次差拍”失真分量，或三階“交叉調制”分量。由 于所述交叉調制分量處于接收頻帶中，所以通常不能通過濾波來將其與所要信號分離。因 此還需要更具線性的接收器以便減少此交叉調制失真分量的量值。除了引入不多于可接受量的失真之外，放大器應引入最小量的噪聲。熱噪聲是歸 因于在具有任何阻抗的電阻分量(例如，制成晶體管的半導體材料的電阻分量)內電子與 原子的隨機運動。因此利用晶體管的所有放大器均引入噪聲。此噪聲在放大器中自然地出 現并且是固有的。不能消除在LNA的輸出中引入噪聲，但拙劣的設計可導致LNA添加比必 要的噪聲多的噪聲并放大比必要的預先存在的噪聲多的預先存在的噪聲。由LNA輸出的噪 聲接著流經接收器的剩余部分。因此將LNA設計成減少并最小化LNA輸出的噪聲量。常規上應用若干不同技術和電路拓撲以實現展現低噪聲與失真性能的LNA。這些 技術包括被稱作反饋消除、預失真消除、前饋消除和后失真消除的技術。后失真消除技術的 三個特定實例在此處受到關注且被稱作有源后失真(APD)技術、導數疊加(DS)技術和修正 型導數疊加(MDS)技術。圖1 (現有技術)是利用有源后失真技術的差動LNA 1的電路圖。此技術涉及使 用被偏置于飽和區域中的四個場效應晶體管(FET)。將FET 2和FET 3稱作主FET。將FET 4和FET 5稱作消除FET。一對主FET與消除FET如下操作。主FET 2 (其界定電路的增益 與噪聲指數)放大輸入引線5上的輸入信號。將所述輸入信號的放大版本產生到節點6上。 因為主FET 2被配置為共源放大器，所以被放大的信號相對于輸入引線5上的輸入信號具 有近似180度的相移。三階失真分量也與輸入信號的所要放大版本一起存在于節點6上的 信號中。將節點6上的相移信號應用到消除FET 4的輸入。消除FET4被偏置于飽和區域 中，但仍然具有顯著非線性放大特征。消除FET 4被設計成差勁的放大器，因為其產生實質 量的三階失真但僅將少量所要信號(呈放大的形式)供應到其漏極上。將由FET 4輸出的 失真信號的量值設定為等于由FET 2輸出到節點6上的失真信號的量值。因為消除FET 4 被偏置于飽和區域中，所以其所輸出的失真以及其所輸出的放大的所要信號相對于節點6
6上的三階失真分量為180度異相。在節點7處對從主FET2和消除FET 4輸出的電流信號 進行求和。此求和導致消除兩個信號中的三階失真。遺憾的是，除了消除非所要的三階失 真之外，此技術還導致所要信號的一些消除，因為所要輸入信號的由FET 2和FET 4輸出的 放大版本彼此同相。LNA的增益因此被降低。針對關于圖1的差動LNA的進一步細節，參看 2007年10月4日公開的公開的第2007/0229154號美國專利申請案。圖2(現有技術)是利用導數疊加(DS)技術的單端LNA 10的電路圖。此實例是 單端電路，與圖1的實例的差動電路相反。在圖2的DS電路中，使用兩個FET 11和12。將 FET 12稱作主FET且其被偏置于飽和區域中。將FET 11稱作消除FET且其被偏置于亞閾 值區域中。當將被偏置于飽和區域中的FET放大器的跨導等式與被偏置于亞閾值區域中的 FET放大器的跨導等式相比時，應認識到，所述兩個晶體管的跨導等式的三階系數的正負號 彼此相反。然而，一階系數的正負號并非彼此相反。這意味著如與被偏置于飽和區域中的晶 體管相比將晶體管偏置于亞閾值區域中導致其所輸出的三階失真信號相移，而如與被偏置 于飽和區域中的晶體管相比，如由亞閾值偏置型晶體管輸出的所要信號的相位未相移。由 FET 11和FET 12輸出的電流因此在節點13上被求和，從而導致由消除FET 11輸出的失真 信號消除了由主FET 12輸出的三階失真輸出。然而，消除FET 11所輸出的具有所要輸入 信號的頻率的信號相對于如由主FET 12輸出的所要信號的放大版本并非為180度異相，且 因此節點13上的所要信號的一部分并未如在圖1的APS實例中被消除。然而，采用圖2的DS技術具有一問題。源極退化電感14產生反饋路徑，其允許二 階跨導系數帶來三階失真。結果，DS技術并未顯著增加三階攔截點IIP3。在DS技術中，三 階失真的二階作用導致不合意地低的IIP3。圖3 (現有技術)是采用修正型導數疊加(MDS)技術的LNA 15的圖。MDS技術相 對于三階跨導系數g3MAIN對三階互調失真的作用而改變三階跨導系數對三階互調失 真的作用的量值和相位，使得其和作用與g3MAIN作用)與二階系數& AIN對三階互調 失真的作用異相，而非如在DS技術的狀況中縮放和旋轉二階跨導系數g2MAIN對三階互調失 真的作用。將消除FET 16的源極連接到兩個電感器17與18的共同節點的目的是相對于主 FET 19的& ^與8·,作用而改變作用的量值和相位。因此，如與圖2的DS LNA 10 的IIP3相比，圖3的MDS LNA 15具有改進的IIP3。將理解，上文所陳述的相位關系與晶體 管操作的描述是簡化形式。此處呈現其以用于指導目的。關于采用修正型導數疊加(MDS) 技術的LNA的操作的更詳細說明，參看2005年8月11日公開的公開的第2005/0176399號 美國專利申請案。遺憾的是，如與采用被偏置于飽和區域中的FET的放大器相比，采用亞閾值偏置 型FET的放大器通常為有噪聲放大器。在圖3的MDS LNA電路15中，消除FET 16將不合 意的量的噪聲引入到LNA輸出中。此外，消除FET 16的柵極耦合到LNA 15的輸入引線20， 從而導致LNA 15具有不合意地大的輸入電容。

發明內容
差動MDS LNA包括被偏置于飽和區域中的第一晶體管和第二晶體管。所述第一晶 體管從第一差動輸入信號節點接收第一輸入信號并產生所述第一輸入信號的放大版本以 及第一失真信號。所述第二晶體管從第二差動輸入信號節點接收第二輸入信號并產生所述
7第二輸入信號的放大版本以及第二失真信號。第一和第二輸入信號一起為差動輸入信號， 其作為差動輸入信號而被供應到差動LNA的兩個差動輸入信號節點上。第二輸入信號因此 相對于第一輸入信號為近似180度異相。由于第一晶體管和第二晶體管具有類似的電路 拓撲，所以從第二晶體管輸出的信號相對于從第一晶體管輸出的對應信號為近似180度異 相。差動MDS LNA還包括被偏置于亞閾值區域中的第三晶體管和第四晶體管。所述第 三晶體管經耦合以接收第二輸入信號的放大版本。在一個實例中，從第二晶體管的漏極傳 送第二輸入信號的此放大版本、通過電容器并被傳送到第三晶體管的柵極上。第三晶體管 接著輸出第二輸入信號的版本以及第三失真信號。此處將所述第三失真信號稱作第一消除 信號。由第三晶體管輸出的第二輸入信號的版本大體上與從第一晶體管輸出的第一輸 入信號的放大版本同相。使從第三晶體管輸出的第二輸入信號的版本加到從第一晶體管輸 出的第一輸入信號的放大版本，且將所得和輸出到LNA的第一差動輸出信號節點上。歸因于第三晶體管被偏置于亞閾值區域中從第三晶體管輸出的第一消除信號相 對于從第一晶體管輸出的第一失真信號為近似180度異相。使從第三晶體管輸出的第一消 除信號消除從第一晶體管輸出的第一失真信號的至少一部分，借此減少放大器的第一差動 輸出信號節點上的失真的量值。以與耦合第三晶體管的方式類似的方式來耦合被偏置于亞 閾值區域中的第四晶體管，除了第四晶體管經耦合成使得其所產生的第二消除信號將消除 由第二晶體管產生的第二失真信號的至少一部分之外。第一晶體管和第二晶體管的源極是由退化電感器退化的源極。可設定退化電感器 的電感、第一、第二、第三和第四晶體管借以被偏置的DC偏電壓和偏電流以及第一、第二、 第三和第四晶體管的尺寸，使得第一消除信號的相位和量值最佳地消除第一失真信號且使 得第二消除信號的相位和量值最佳地消除第二失真信號。由于用以產生消除信號的晶體管(第三和第四晶體管)的柵極并非如在常規 MDSLNA中而耦合到LNA的差動輸入信號節點，所以新穎差動MDS LNA的輸入電容得以減少。 由于在新穎LNA拓樸中存在兩個級，所以歸因于被偏置于亞閾值區域中的晶體管而被引入 到新穎差動MDS LNA的輸出中的噪聲得以減少。通過將具有有噪聲亞閾值區域偏置型晶體 管的第一放大級置放于第二級的前面，亞閾值區域偏置型晶體管對整個電路輸出的噪聲貢 獻得以減少。上述內容是概要且因此必然含有細節的簡化、概括和省略；因此，所屬領域的技術 人員將了解，所述概要僅為說明性的且無論如何并非意指具有限制性。僅由權利要求書界 定的本文中所描述的設備和/或過程的其它方面、發明性特征和優勢將在本文中所陳述的 非限制性詳細描述中變得顯而易見。


圖1 (現有技術)是常規的差動有源后失真LNA的圖。圖2(現有技術)是常規的單端DS LNA的圖。圖3 (現有技術)是常規的單端MDS LNA的圖。圖4是根據一個新穎方面的一種特定類型的移動通信設備100的高級框圖。
8
圖5是圖1的RF收發器集成電路103的更詳細框圖。
圖6是圖5的新穎LNA 110的電路圖。圖7說明圖6的新穎LNA電路110的操作。圖7A-圖7F是圖表，其陳述存在于圖6的新穎LNA電路110中的各種節點上的信 號的量值和相位。圖8是一種方法的流程圖，通過所述方法，可設定偏電壓與偏電流以及晶體管尺 寸與電感器電感，使得圖6的電路中的失真消除得以優化。圖9是圖6的新穎LNA電路110的DC偏置電路202的更詳細圖。圖10是圖6的新穎LNA電路110的DC偏置電路203的更詳細圖。圖11是根據一個新穎方面的方法300的簡化流程圖。圖12是圖6中所陳述的新穎LNA拓樸的第一變體400的電路圖。圖13是圖6中所陳述的新穎LNA拓樸的第二變體500的電路圖。
具體實施例方式圖4是根據一個新穎方面的一種特定類型的移動通信設備100的非常簡化的高級 框圖。在此實例中，移動通信設備100是使用CDMA2000蜂窩式電話通信協議的3D蜂窩式 電話。所述蜂窩式電話包括(除了未說明的若干其它部件之外)天線102和兩個集成電路 103與104。將集成電路104稱為“數字基帶集成電路”或“基帶處理器集成電路”。集成電 路103是RF收發器集成電路。將RF收發器集成電路103稱為“收發器”，因為其包括發射 器以及接收器。圖5是圖1的RF收發器集成電路103的更詳細框圖。接收器包括被稱為“接收 鏈” 105的部分以及本地振蕩器(LO) 106。當蜂窩式電話正在接收時，在天線102上接收高頻 RF信號107。來自信號107的信息傳遞通過雙工器108、匹配網絡109并通過接收鏈105。 信號107被低噪聲放大器(LNA) 110放大并被混頻器111下變頻轉換。所得經下變頻轉換 的信號被基帶濾波器112濾波并被傳遞到數字基帶集成電路104。數字基帶集成電路104 中的模/數轉換器113將信號轉換為數字形式且由數字基帶集成電路104中的數字電路處 理所得數字信息。數字基帶集成電路104通過控制由本地振蕩器106供應到混頻器111的 本地振蕩器信號(LO) 114的頻率來調諧接收器。如果蜂窩式電話正在發射，則待發射的信息被數字基帶集成電路104中的數字模 擬轉換器115轉換為模擬形式并被供應到“發射鏈” 116。基帶濾波器117濾出由于數/模 轉換過程引起的噪聲。在本地振蕩器119的控制下，混頻器塊118接著將信號上變頻轉換 為高頻信號。驅動器放大器120和外部功率放大器121放大高頻信號以驅動天線102，使得 從天線102發射高頻RF信號122。圖6是進一步詳細展示LNA 110的電路圖。LNA 110包括兩個差動輸入信號端子 200和201、DC偏置電路M 202、DC偏置電路C 203、Mljnain場效應晶體管(FET) 204、M2_ main FET 205、Ml_cancel FET 206、M2_cancel FET 207、第一級聯電路 208 (包括兩個 FET 209與210)、第二級聯電路211 (包括兩個FET 212與213)、兩個電容器214與215、第一退 化電感器L1216、第二退化電感器L2217、LNA負載218 (包括兩個電感器219與220以及電 容器221)和兩個差動輸出信號節點222與223。所有晶體管204_207、209、210、212和213
9為N溝道FET。電感器216、217、219和220以及電容器214、215和221為使用半導體制造 工藝而形成于RF收發器集成電路103上的集成組件。偏置電路M 202將DC偏電壓VBIASl供應到級聯FET 209和213的柵極上。偏置 電路M 202還將DC偏電壓VBIAS3供應到主FET 204的柵極上并將DC偏電壓VBIAS4供應 到主FET 205的柵極上，如所說明。設定這些偏電壓以使得主FET 204與205被偏置于其 飽和操作區域中。偏置電路C 203將DC偏電壓VBIAS2供應到級聯FET 210與212的柵極 上。偏置電路C 203還將DC偏電壓VBIAS5供應到消除FET 206的柵極上且將DC偏電壓 VBIAS6供應到消除FET 207的柵極上。設定這些偏電壓以使得消除FET206和207被偏置 于其亞閾值操作區域中。有時將亞閾值操作區域稱作弱反轉操作區域。盡管在圖6的實例 中存在用以偏置級聯晶體管209、213、210和212的兩個偏電壓，但在其它實施例中，所有所 述級聯晶體管的柵極被連接在一起且使用單一 DC偏電壓來偏置所有所述級聯晶體管。圖7說明圖6的新穎LNA電路110的操作。據稱所述電路為差動電路，因為其在 差動輸入信號節點224和225上接收差動輸入電壓信號。電壓輸入信號VIN+由匹配網絡 109輸出并被供應到端子200和輸入節點224上，而電壓輸入信號VIN-由匹配網絡109輸 出并被供應到端子201和輸入節點225上。此處出于解釋的目的而假定VIN+輸入信號是 具有單一頻率的純正弦信號。還將此信號稱作所要輸入信號。晶體管Mljnain 204被偏置于其飽和區域中且被配置為共源放大器。所要VIN+輸 入信號的放大版本因此在節點N3處出現在Mljnain FET 204的漏極上。歸因于MljnainFET 204中的非線性，包括三階失真信號的失真信號與所要信號的放大版本一起出現在節點N3 上。節點N3上的信號經由級聯FET 209被傳送到求和節點附和輸出節點222上。將此信 號路徑稱作第一信號路徑226。圖7中的箭頭228表示所要輸入信號VIN+的放大版本以及 歸因于Mljnain晶體管204中的非線性而產生的失真信號。退化電感器216減少Mljnain FET 204的柵極到源極電壓(Vgs)。由于Vgs較小， 所以Mljnain在其非線性Vgs到Id跨導曲線的較小部分上操作。因為Mljnain晶體管在其 跨導曲線的較小部分上操作，所以Mljnain FET 204的放大輸出更具線性。舉例來說，Vgs 可減少在不存在電感器Ll的情況下將產生的Vgs的大約一半。相同的線性上的改進適用 于包括電感器217的結果。節點N3上的所要信號VIN+的版本相對于輸入節點224上的所要VIN+輸入信號 的相位的近似相移由以下等式3來表示 ΔΘ = 180-相位 \ 8m τ^ (等式 3)項Ldegen是操作頻率下第一退化電感器216的電感。項gm隨通過Ml_main FET 204的電流的量值和設備尺寸而變。項gm可通過改變偏電壓VBIAS3而改變。如果gj ω Ldegen 比一小得多，則根據等式3，相移接近180度。如果gj ω Ldegen比一大得多，則根據等式3，存 在近似九十度的相移。可通過調整偏電壓VBIAS3和VBIASl來調整節點Ν3上的所要信號 VIN+的版本與三階失真信號的相移。除從輸入節點224到節點附的第一信號路徑226之外，還存在從輸入節點225到 節點附的第二信號路徑227。VIN-輸入信號存在于輸入節點225上。VIN-輸入信號具有與存在于輸入節點224上的VIN+信號相反的極性。換句話說，信號VIN-的相位相對于信 號VIN+為180度異相。輸入節點225上的輸入信號VIN-被供應到M2_main FET 205的柵 極上。M2_main FET 205與Ml_main FET 204在尺寸和偏電流以及操作區域方面相同。所 要VIN-輸入信號因此由M2_main晶體管205放大，使得在節點N4處，VIN-輸入信號的放 大版本與包括三階失真信號的失真信號一起出現在M2_main FET 205的漏極上。節點N4 上的VIN-的放大版本與失真信號的相位相對于節點N3上的VIN+的對應放大版本與失真 信號為180度異相。在無任何相移的情況下，節點N4上的信號經由電容器215而被傳送到 Ml_cancel FET 206 的柵極上。將Mlcancel FET 206配置為共源放大器。VIN-所要信號的放大版本因此由Ml_ cancel FET 206相移180度。此180度相移相加到VIN-信號與VIN+信號之間的180度相 移，使得節點N5上的所要信號的版本與節點N3上的所要信號的放大版本同相。節點N5上 的所要信號的版本經由級聯FET 210而被傳送到求和節點m上。由于節點N3和N5上的 所要信號的兩種版本彼此同相，所以所述兩個信號相加且所得信號被輸出到第一差動輸出 信號節點222上。然而，Mlcancel FET 206被偏置于亞閾值操作區域中。當將被偏置于亞閾值區域 中的FET的跨導等式的冪級數展開與被偏置于飽和區域中的FET的跨導的冪級數展開進行 比較時，應認識到，三階系數具有相反極性。因此，大致上，由亞閾值偏置型Mlcancel FET 206供應到節點N5上的三階失真信號相對于節點N3上的失真信號為近似180度異相。圖 7中的箭頭229表示由Mlcancel晶體管206產生的此失真信號。還將此失真信號稱作第 一消除信號。第一級聯電路208將節點N5上的消除信號229耦合到求和節點m上，借此 消除由Mljnain FET 204產生的三階失真信號的至少一部分。第二 M2_CanCel晶體管207以與第Mlcancel晶體管206操作的方式類似的方式 操作，除M2_cancel晶體管207產生消除由M2_main晶體管205產生的第二失真信號的至 少一部分的第二消除信號之外。然而，由M2_cancel晶體管207輸出的所要信號的版本與 由M2_main晶體管205輸出的所要信號的放大版本同相。第二級聯電路211將所要信號的 兩個版本組合在一起并將所得和供應到第二差動輸出信號節點223上。當進一步詳細地檢查圖6的LNA電路110的操作時，應認識到，在操作飽和區域中 的晶體管與操作亞閾值區域中的晶體管之間存在操作連續性。此連續性的結果是可通過改 變VBIAS2和VBIAS5偏電壓來稍微調整節點N5上的三階失真信號被Ml_cancel移位的相 移量。三階失真信號被Mlcancel移位的相移相對于由Mlcancel輸出的所要信號的相位 可因此并非恰好為180度異相。因此，對于給定VBIAS2和VBIAS5，將電感器216的電感設 定成使得節點N5上的三階失真信號的相位相對于節點N3上的三階失真信號為180度異 相。類似地，將電感器217的電感設定成使得節點N6上的三階失真信號的相位相對于節點 N4上的三階失真信號為180度異相。除使用電感器216和217的電感來相位對準主信號路徑失真與消除信號路徑失真 之外，還可通過在Mlcancel晶體管206的源極與接地節點N7之間添加第三電感器并通過 在M2_cancel晶體管207的源極與接地節點N7之間添加第四電感器來對準主信號路徑失 真與消除信號路徑失真。然而，未在圖6的特定實例中使用此額外對準技術，因為提供第三 和第四電感器消耗裸片面積，且在特定應用中最小化LNA 110的面積比提供通過添加第三
11和第四電感器所獲得的調諧靈活性重要。應認識到，LNA 110的操作的此描述是簡化形式且因此在某些方面是不準確的。在 LNA 110的實際實現中，將存在許多失真分量，其可以不同復雜方式與不同傳入信號和各種 干擾信號互調與交叉調制。通常用以描述各種操作區域中的晶體管操作的跨導等式是簡化 形式且取決于如何偏置和尺寸設計LNA的各種晶體管而在某種程度上將是不準確的。而 且，通常給予各種類型的失真信號的文本標記和各種信號之間的相對相位的特征化通常僅 用于第一層次的分析中。在實現實際電路的過程中，電路操作的精確描述是不可能的且以 文本形式或數學形式來嘗試所述描述具有有限的效用。而是，制造和/或仿真電路，且接著 在各種排列中對各種電路參數值(VBIAS1-VBIAS6、電感器216和217的電感、晶體管Ml_ main和M2_main的尺寸、晶體管Ml_cancel和M2_cancel的尺寸以及級聯晶體管的尺寸) 作出調整，直到靠經驗找到在給定應用中產生令人滿意的(優選為最佳的)電路操作的一 組值。圖7A-圖7F針對圖6的新穎LNA電路110中的若干節點中的每一者而陳述了存 在于所述節點上的頻譜分量和每一頻譜分量的相位。圖7A-圖7F的數據針對于下表1中 所陳述的電路參數 在圖6的特定實施例與圖3中所說明的常規單端MDS LNA之間存在若干差異。第 一，在圖3的常規MDS電路中，存在耦合到LNA的輸入引線20的兩個晶體管柵極(晶體管 16和19的柵極)。圖3的電路因此具有不合意地大的輸入電容。另一方面，在圖6的新穎 LNA電路中，LNA的輸入電容得以減少，因為消除晶體管206和207的柵極未耦合到輸入節 點224和225。在圖6的新穎LNA中，僅一個晶體管的柵極耦合到輸入節點224和225中的 每一者。第二，減少了由被偏置于亞閾值區域中的消除晶體管將噪聲引入到LNA輸出中。 在圖3的常規MDS電路中，亞閾值偏置型晶體管16與主放大晶體管19并聯耦合。被偏置 于亞閾值區域中的晶體管比被偏置于飽和區域中的類似晶體管通常產生更多的噪聲。亞閾 值偏置型晶體管16因此通常將不合意地大的量的噪聲引入到LNA輸出中。另一方面，圖6 的新穎LNA電路涉及兩個級，信號傳遞通過所述兩個級以產生所利用的消除信號。第一級 涉及主晶體管。第二級涉及消除晶體管。在二級系統中，可增加第一級的增益且可減小第 二級的增益，同時維持相同的總增益。因為涉及亞閾值偏置型晶體管的級在增益級前面，所 以亞閾值偏置型晶體管對總LNA噪聲指數的噪聲貢獻得以減少。第三，因為消除晶體管206和207并非為源極退化型晶體管，所以所述消除晶體管 可用以在不需要高線性的操作模式中以電流有效的方式提升LNA增益。第四，如果主級聯 晶體管209和213被恰當地設計尺寸，則Virucancel/Vinjiiain的比率大于產生消除晶體 管的較大量的所要失真的比率。第五，圖6的新穎LNA的拓樸并未涉及分接頭電感器。電 感器設計和電感器模型化因此得以簡化。圖8是一種合適的方法200的流程圖，可通過所述方法來設定各種晶體管尺寸、電 感器值和DC偏電流與DC偏電壓。首先(步驟201)，設定主晶體管204和205的尺寸以滿 足對LNA增益和噪聲指數的系統要求。將消除晶體管206和207的尺寸設定為約與主晶體 管204和205的尺寸一半一樣大以減少與所述消除晶體管相關聯的寄生效應。接下來(步 驟202)，對于通過消除晶體管206和207的給定DC偏電流(如最初通過設定DC偏電壓 VBIAS2.VBIAS5和VBIAS6而設定)來說，從小到大地掠過級聯晶體管CTljnain 209和CT2_ main 213的尺寸。針對級聯晶體管209和213的尺寸的每一遞增變化而取得電路性能數據 (包括失真測量)。在掠過后，調整通過消除晶體管206和207的DC偏電流(步驟203)，且 再次從小到大地掠過級聯晶體管209和213的尺寸。再次收集電路性能數據。針對消除晶 體管DC偏電流的每一不同值而重復此從小到大地掠過級聯晶體管的尺寸的過程。當已針 對消除晶體管DC偏電流的所有各種增量完成所述掠過時(步驟204)，接著設定級聯晶體管
13的尺寸和消除晶體管偏電流(步驟205)以具有曾導致LNA對于LNA將于其中操作的特定 應用來說具有最佳電路性能的值。如早先所提及，退化電感器的電感可為優化的部分。圖9是一種用以實現圖6的DC偏置電路M 202的可能方法的簡化電路圖。圖10 是一種用以實現圖6的DC偏置電路C 203的可能方法的簡化電路圖。圖11是一種新穎方法300的簡化流程圖。使用第一晶體管(步驟301)放大被接 收到第一差動輸入節點上的第一輸入信號。在一個實例中，所述第一晶體管是圖6的源極 退化型Mljnain晶體管204且所述第一差動輸入節點是圖6的節點224。第一晶體管產生 第一輸入信號的放大版本以及第一失真信號。第一晶體管被偏置于飽和區域中。使用第二晶體管(步驟302)以放大被接收到第二差動輸入節點上的第二輸入信 號。在一個實例中，第二晶體管是圖6的源極退化型M2_main晶體管205且第二差動輸入 節點是圖6的節點225。第二晶體管產生第二輸入信號的放大版本以及第二失真信號。第 二晶體管被偏置于飽和區域中。第二輸入信號相對于第一輸入信號為近似180度異相，且第一與第二輸入信號一 起為被供應到LNA的差動輸入節點上的差動輸入信號，第一晶體管和第二晶體管是所述 LNA的一部分。將第二輸入信號的放大版本供應(步驟303)到第三晶體管，使得所述第三晶體管 產生第一消除信號。在一個實例中，第三晶體管是圖6的Mlcancel晶體管206。第三晶體 管被偏置于亞閾值區域中。接著使用第一消除信號(步驟304)來消除第一失真信號的至少一部分。在一個 實例中，第一消除信號經由第一級聯電路而被供應到第一求和節點上且第一失真信號經由 第一級聯電路而被供應到所述第一求和節點上。第一消除信號消除第一求和節點上的第一 失真信號。在一個實例中，第一求和節點是圖6的第一差動輸出節點222。將第一輸入信號的放大版本供應(步驟305)到第四晶體管，使得所述第四晶體管 產生第二消除信號。在一個實例中，第四晶體管是圖6的M2_CanCel晶體管207。第四晶體 管被偏置于亞閾值區域中。接著使用第二消除信號(步驟306)來消除第二失真信號的至少一部分。在一個 實例中，第二消除信號經由第二級聯電路而被供應到第二求和節點上且第二失真信號經由 所述第二級聯電路而被供應到所述第二求和節點上。第二消除信號消除第二求和節點上的 第二失真信號。在一個實例中，第二求和節點是圖6中的第二差動輸出節點223。盡管上文出于指導目的而描述了某些特定實施例，但此專利文獻的教示具有一般 的應用性且并不限于上文所描述的特定實施例。舉例來說，可通過省略晶體管210并將Ml_ cancel晶體管206的漏極直接連接到Mljnain晶體管的漏極而使來自晶體管206和204的 失真信號被消除。類似地，可省略晶體管212并可使M2_cancel晶體管207的漏極直接連 接到Mljnain晶體管205的漏極。圖12是新穎LNA拓樸的此第一變體400的電路圖。理想上，主晶體管204和205 的信號路徑中的級聯晶體管并未引入顯著噪聲。遺憾的是，在實際電路中，這些級聯晶體 管確實顯著地引起噪聲。原因在于在操作頻率下在每一級聯晶體管(圖12的209和213) 的源極處存在所經歷的有限阻抗。對于這些級聯晶體管中的每一者來說，在其源極處所經 歷的阻抗由相關聯的主晶體管的輸出阻抗(和電容)以及相關聯的消除晶體管的輸入阻抗(主要地為柵極到源極電容)來確定。在圖12的電路中，消除晶體管206的漏極連接到級 聯晶體管209的源極。此減少了由級聯晶體管209的源極經歷的阻抗。此阻抗越低，級聯晶 體管對噪聲指數的貢獻越大(且LNA的增益越小)。另一方面，圖6的LNA 110包括第二級 聯晶體管210，其防止由級聯晶體管209的源極經歷的阻抗減少。在圖6的電路中，消除晶 體管210的噪聲貢獻被Mljnain晶體管204和Ml_cancel晶體管210兩者的增益切削。在 圖12的電路的情況下，消除晶體管206的噪聲貢獻僅被Mljnain晶體管204的增益切削。圖12的電路還不同于圖6的電路，因為在圖6的電路中，在級聯晶體管209的源 極處存在顯著電壓擺動以便使Mlcancel晶體管206產生足夠失真。如上文結合圖8的方 法所陳述，可將Mljnain晶體管204的尺寸用作調諧元件中的一者以實現線性化。因此，降 低節點N3處的阻抗使得更難以設定節點N3上的恰當電壓擺動。而且，對于圖12的電路來 說，電壓擺動出現在Mlcancel晶體管206的漏極與源極之間，且那個電壓擺動可激勵與 Ml.cancel晶體管206的漏極到源極電壓(Vds)有關的額外非線性失真分量。圖13是新穎LNA拓樸的第二變體500的電路圖。在圖13的電路中，除省略圖6的 電路的級聯晶體管210和212之外，電容器214的連接經改變，使得在圖13的電路中，電容 器214AC將級聯晶體管209的漏極耦合到M2_cancel晶體管207的柵極，且電容器215的 連接經改變，使得電容器215AC將級聯晶體管213的漏極耦合到Mlcancel晶體管206的 柵極。因此，可在不脫離上文所陳述的權利要求書的范圍的情況下實踐所描述的特定實施 例的各種特征的各種修改、調適和組合。
1權利要求
一種放大器，其具有第一差動輸入節點和第二差動輸入節點，所述放大器包含第一晶體管，其被偏置于飽和區域中，其中所述第一晶體管的柵極耦合到所述第一差動輸入節點；第二晶體管，其被偏置于所述飽和區域中，其中所述第二晶體管的柵極耦合到所述第二差動輸入節點；第三晶體管，其被偏置于亞閾值區域中，所述第三晶體管具有電容性耦合到所述第二晶體管的漏極的柵極，其中所述第三晶體管的漏極上的第一消除信號消除由所述第一晶體管產生的第一失真信號的至少一部分；以及第四晶體管，其被偏置于所述亞閾值區域中，所述第四晶體管具有電容性耦合到所述第一晶體管的漏極的柵極，其中所述第四晶體管的漏極上的第二消除信號消除由所述第二晶體管產生的第二失真信號的至少一部分。
2.根據權利要求1所述的放大器，其進一步包含第一級聯電路，其將所述第一晶體管的所述漏極耦合到第一差動輸出節點且其將所述 第三晶體管的漏極耦合到所述第一差動輸出節點；以及第二級聯電路，其將所述第二晶體管的所述漏極耦合到第二差動輸出節點且其將所述 第四晶體管的漏極耦合到所述第二差動輸出節點。
3.根據權利要求1所述的放大器，其中所述第一晶體管的所述漏極直接連接到所述第 三晶體管的所述漏極，且其中所述第二晶體管的所述漏極直接連接到所述第四晶體管的所 述漏極。
4.根據權利要求2所述的放大器，其進一步包含第一電感器，其具有第一引線和第二引線，所述第一引線耦合到所述第一晶體管的源 極，所述第二引線耦合到共同節點；以及第二電感器，其具有第一引線和第二引線，所述第一引線耦合到所述第二晶體管的源 極，所述第二引線耦合到所述共同節點。
5.根據權利要求4所述的放大器，其中所述第三晶體管的源極耦合到所述共同節點， 且其中所述第四晶體管的源極耦合到所述共同節點。
6.根據權利要求4所述的放大器，其中所述第一級聯電路包含第五晶體管，其具有源極和漏極，所述第五晶體管的所述源極耦合到所述第一晶體管 的所述漏極，所述第五晶體管的所述漏極耦合到所述第一差動輸出節點；以及第六晶體管，其具有源極和漏極，所述第六晶體管的所述源極耦合到所述第三晶體管 的所述漏極，所述第六晶體管的所述漏極耦合到所述第一差動輸出節點。
7.根據權利要求6所述的放大器，其中所述第一晶體管的柵極被偏置于第一偏電壓 處，且其中所述第三晶體管的柵極被偏置于第二偏電壓處。
8.根據權利要求7所述的放大器，其中所述第一晶體管大體上大于所述第三晶體管， 且其中所述第二晶體管大體上大于所述第四晶體管。
9.一種放大器，其具有第一差動輸入節點、第二差動輸入節點、第一差動輸出節點和第 二差動輸出節點，所述放大器包含第一晶體管，其被偏置于飽和區域中，其中所述第一晶體管的柵極耦合到所述第一差 動輸入節點；第二晶體管，其被偏置于所述飽和區域中，其中所述第二晶體管的柵極耦合到所述第 二差動輸入節點；第三晶體管，其被偏置于亞閾值區域中，其中所述第三晶體管的漏極上的第一消除信 號消除由所述第一晶體管產生的第一失真信號的至少一部分；第四晶體管，其被偏置于所述亞閾值區域中，其中所述第四晶體管的漏極上的第二消 除信號消除由所述第二晶體管產生的第二失真信號的至少一部分；第五晶體管，其具有源極和漏極，其中所述第五晶體管的所述源極耦合到所述第一晶 體管的漏極，且其中所述第五晶體管的所述漏極耦合到所述第一差動輸出節點且還電容性 耦合到所述第四晶體管的柵極；以及第六晶體管，其具有源極和漏極，其中所述第六晶體管的所述源極耦合到所述第二晶 體管的漏極，且其中所述第六晶體管的所述漏極耦合到所述第二差動輸出節點且還電容性 耦合到所述第三晶體管的柵極。
10.根據權利要求9所述的放大器，其進一步包含第一電感器，其具有第一引線和第二引線，所述第一引線耦合到所述第一晶體管的源 極，所述第二引線耦合到接地節點；以及第二電感器，其具有第一引線和第二引線，所述第一引線耦合到所述第二晶體管的源 極，所述第二引線耦合到所述接地節點。
11.根據權利要求10所述的放大器，其中所述第三晶體管的源極耦合到所述接地節 點，且其中所述第四晶體管的源極耦合到接地節點。
12.一種方法，其包含(a)使用被偏置于飽和區域中的第一晶體管放大在第一差動輸入節點上接收的第一輸 入信號并產生所述第一輸入信號的放大版本，其中所述第一晶體管還產生第一失真信號；(b)使用被偏置于所述飽和區域中的第二晶體管放大在第二差動輸入節點上接收的第 二輸入信號并產生所述第二輸入信號的放大版本，其中所述第二晶體管還產生第二失真信 號；(c)將所述第二輸入信號的所述放大版本供應到第三晶體管，使得所述第三晶體管產 生第一消除信號，其中所述第三晶體管被偏置于亞閾值區域中；(d)使用所述第一消除信號來消除所述第一失真信號的至少一部分；(e)將所述第一輸入信號的所述放大版本供應到第四晶體管，使得所述第四晶體管產 生第二消除信號，其中所述第四晶體管被偏置于所述亞閾值區域中；以及(f)使用所述第二消除信號來消除所述第二失真信號的至少一部分。
13.根據權利要求12所述的方法，其中(c)涉及將所述第二輸入信號的所述放大版本 從所述第二晶體管的漏極傳送通過第一電容器并傳送到所述第三晶體管的柵極上，且其中 (e)涉及將所述第一輸入信號的所述放大版本從所述第一晶體管的漏極傳送通過第二電容 器并傳送到所述第四晶體管的柵極上。
14.根據權利要求12所述的方法，其中所述第一輸入信號和所述第二輸入信號一起為 差動輸入信號，且其中所述第二輸入信號相對于所述第一輸入信號為近似180度異相。
15.根據權利要求12所述的方法，其中(d)涉及使用第一級聯電路將所述第一失真信 號從所述第一晶體管的漏極傳送到第一求和節點，且使用所述第一級聯電路將所述第一消除信號從所述第三晶體管的漏極傳送到所述第一求和節點，且其中(f)涉及使用第二級聯 電路將所述第二失真信號從所述第二晶體管的漏極傳送到第二求和節點，且使用所述第二 級聯電路將所述第二消除信號從所述第四晶體管的漏極傳送到所述第二求和節點。
16.根據權利要求12所述的方法，其中所述第一晶體管的漏極直接連接到所述第三晶 體管的漏極，且其中所述第二晶體管的漏極直接連接到所述第四晶體管的漏極。
17.—種放大器，其包含第一放大器電路，其從第一差動輸入信號節點接收第一輸入信號并產生所述第一輸入 信號的放大版本且還產生第一失真信號；第二放大器電路，其從第二差動輸入信號節點接收第二輸入信號并產生所述第二輸入 信號的放大版本且還產生第二失真信號；第一裝置，其用于接收所述第二輸入信號的所述放大版本并產生第一消除信號，且用 于使用所述第一消除信號來消除所述第一失真信號的至少一部分；以及第二裝置，其用于接收所述第一輸入信號的所述放大版本并產生第二消除信號，且用 于使用所述第二消除信號來消除所述第二失真信號的至少一部分。
18.根據權利要求17所述的放大器，其中所述第一裝置涉及被偏置于亞閾值區域中的 第一晶體管，且其中所述第二裝置涉及被偏置于所述亞閾值區域中的第二晶體管。
19.根據權利要求18所述的放大器，其中所述第一裝置進一步包含第一級聯電路，且 其中所述第二裝置進一步包含第二級聯電路。
20.根據權利要求17所述的放大器，其中所述第一放大器電路包含第一源極退化型電 感器和被偏置于飽和區域中的第一晶體管，且其中所述第二放大器電路包含第二源極退化 型電感器和被偏置于所述飽和區域中的第二晶體管。
全文摘要
一種差動低噪聲放大器(LNA)涉及被偏置于飽和中的兩個主放大晶體管和被偏置于亞閾值中的兩個消除晶體管。在一個實例中，所述消除晶體管的柵極以對稱且交叉耦合的方式耦合到主晶體管的漏極。所述主晶體管是源極退化型晶體管。因為消除晶體管的所述柵極未耦合到所述LNA的差動輸入引線，所以所述LNA的輸入電容得以減少。因為存在兩個級，所以歸因于所述消除晶體管被偏置于所述亞閾值區域中而引入到LNA輸出中的噪聲得以減少。第一級涉及所述主晶體管，且第二級涉及所述消除晶體管。通過增加所述第一級的增益且減小所述第二級的增益，在減少亞閾值偏置型晶體管帶給所述LNA輸出的噪聲的同時維持總的LNA增益。
文檔編號H03F1/32GK101904091SQ200880121042
公開日2010年12月1日 申請日期2008年12月16日 優先權日2007年12月18日
發明者喬斯·卡瓦尼利亞斯, 克里斯蒂安·馬爾庫, 普拉薩德·S·古德曼, 金那蘇, 阿努普·薩芙拉 申請人:高通股份有限公司