專利名稱：用于可選擇電壓供應的方法及設備的制作方法
技術領域：
本發明的實施例大體來說涉及電壓供應電路，且更明確地說，涉及可從多個不同 電壓供應選擇具有所要值的電壓供應的集成電路電壓供應。
背景技術：
隨著集成電路制造技術持續減小為深亞微米工藝，用于由所述技術制成的供電裝 置的供應電壓持續減小。此外，為了延長用于便攜式裝置(例如，移動終端)的電池壽命， 存在降低功率消耗的強烈激勵。為實現此目的，可存在關于在芯片上具有多個電壓供應的激勵原因，可經由一個 或一個以上選擇信號來選擇所述多個電壓供應中的每一者。舉例來說，具有可選擇電壓供 應以便符合或超過電路性能規格可能是有用的。同樣，針對特定電路而在兩個或兩個以上 供應之間選擇進而根據操作模式選擇、或可能減少功率消耗可能是有用的。此做法可涉及 可編程芯片上切換器以選擇所要電壓。為正確操作，所述切換器應能夠處置不同供應的不 同電壓及不同開啟/關閉時間。如果未適當考慮時序，則大襯底電流可能流動且導致裝置 的鎖定。常規可選擇電壓供應可使用通過大的PMOS晶體管實施的切換器。如果供應之間 的電壓差是大的，則PMOS晶體管的寄生二極管可導電。此情形可引起大的寄生電流，所述 大的寄生電流可導致晶體管裝置的多種擊穿現象。因此，存在對于電壓供應選擇器的需要，所述電壓供應選擇器可選擇特定電壓供 應同時消除漏電流以確保集成電路裝置適當起作用。
發明內容
呈現用于可選擇電壓供應的方法及設備，其消除或至少減輕及/或減小寄生電 流。在一個實施例中，呈現一種從多個電壓供應選擇供應電壓的電路。所述電路包 括第一晶體管，其經配置以選擇第一電壓供應；及第二晶體管，其經配置以選擇第二電壓 供應。所述電路進一步包括第一寄生電流禁止器，其耦合到第一晶體管、第一電壓供應及第 二電壓供應，其中所述第一寄生電流禁止器自動利用提供最高電壓的電壓供應以用于防止 襯底電流流經第一晶體管的體節點(bulk node) 0所述電路進一步包括第二寄生電流禁止 器，其耦合到第二晶體管、第一電壓供應及第二電壓供應，其中所述第二寄生電流禁止器自 動利用提供最高電壓的電壓供應以用于防止襯底電流流經第二晶體管的體節點。在另一實施例中，呈現一種用于在可選擇電壓供應中減輕寄生電流的電路。所述 電路包括第一 η-溝道晶體管，其具有連接到第一電壓供應的漏極節點及柵極節點，其中 所述第一 η-溝道晶體管在第一電壓供應有效時耦合第一供應切換晶體管的體節點及源極 節點；及第二 η-溝道晶體管，其具有連接到第二電壓供應的漏極節點及柵極節點。所述電 路進一步包括源極節點，其連接到第一 η-溝道晶體管的源極節點，其中第二 η-溝道晶體管在第一電壓供應無效時將反向偏壓施加到第一供應切換晶體管。所述電路可進一步包括第 一 P-溝道晶體管，其具有連接到第一電壓供應的柵極節點、連接到第二電壓供應的源極節 點，其中所述第一 P-溝道晶體管在第一電壓供應無效時耦合第二供應切換晶體管的體節 點及源極節點。所述電路可進一步包括第三η-溝道晶體管，其具有連接到第一電壓供應的 漏極節點及柵極節點以及連接到第一 P-溝道晶體管的漏極節點的源極節點，其中所述第 三η-溝道晶體管在第一電壓供應有效時將反向偏壓施加到第二供應切換晶體管。 在又一實施例中，呈現一種用于在具有多個電壓供應的電路中減輕寄生電流的方 法。所述方法包括接收具有開啟及關閉狀態的第一電壓選擇信號，其中開啟狀態對應于第 一電壓供應是有效的。所述方法進一步包括接收具有開啟及關閉狀態的第二電壓選擇信 號，其中開啟狀態對應于第二電壓供應是有效的。所述方法進一步包括自動確定由第一電 壓供應及第二電壓供應提供的最高電壓；及將所述最高電壓提供到第一晶體管的體節點及 第二晶體管的體節點。
呈現附圖以輔助描述本發明的實施例，且所述附圖僅出于說明所述實施例而不限 制所述實施例的目的而提供。圖IA到IC為描繪未消除寄生電流的示范性可選擇電壓供應電路的各種操作模式 的示意圖。圖2Α到2C為展示消除寄生電流的示范性可選擇電壓供應的各種操作模式的示意 圖。圖3為利用消除寄生電流的可選擇電壓供應的示范性移動終端的框圖。圖4Α到4Β為用于移動終端的發射器中的可選擇電壓供應的示范性應用的框圖。
具體實施例方式在針對本發明的特定實施例的以下描述及相關圖式中揭示本發明的方面。可在不 偏離本發明的范圍的情況下設計替代實施例。此外，將不會詳細描述本發明的眾所周知的 元件，或將省略所述元件，以免混淆本發明的相關細節。詞語“示范性”在本文中用于意味著“充當實例、例子或說明”。本文中被描述為“示 范性”的任一實施例未必被解釋為相對于其它實施例來說是優選或有利的。同樣，術語“本 發明的實施例”并不要求本發明的所有實施例包括所論述的特征、優點或操作模式。如本 文中所使用，當涉及電壓供應時，術語“有效”用于意味著電壓供應可用于提供非零電壓時。 相反，當電壓供應為“無效”時，其是不可用的且僅提供0伏。如本文中所使用，術語“反向 偏壓”大體上用以描述將二極管置于反向偏壓或非導電狀態的跨越二極管的任何電壓值， 其可包括零伏或更小的電壓值。圖IA為描繪示范性可選擇電壓供應(SVS)IOO的示意圖，其不具有用于消除寄生 電流的電路且經呈現以說明可如何產生所述電流。可使用集成電路技術制造SVS 100，且 SVS 100可用于將電壓提供到形成于集成電路內的網絡的其它部分。SVS 100可包括晶體管110及115以及存在于輸入節點130及140處的兩個電壓 供應。舉例來說，一個電壓供應可在輸入節點130處提供2. 1伏(V)且另一個可在輸入節點140處提供2.7V。SVS 100可使用晶體管110及115作為切換器以選擇存在于輸入節點 130或140處的供應，且將所述所選擇的電壓作為V-提供到輸出節點120。可通過在晶體 管的相應控制節點處提供對應電壓選擇信號來切換每一晶體管。在圖IA中所展示的示范性SVS 100中，晶體管110、115可為p_溝道金屬氧化物 半導體場效應晶體管(pMOSFET)。ρ-溝道晶體管110可使其源極節點及體節點連接到輸入 節點130且使其漏極節點連接到輸出節點120。可由電壓選擇信號“Select_V_2. 1”控制 P-溝道晶體管110，可將所述信號呈現到此晶體管的柵極節點。以類似方式，P-溝道晶體 管115可使其源極節點及體節點連接到輸入節點140且使其漏極節點連接到輸出節點120。 可由電壓選擇信號“Select_V_2. 7”控制ρ-溝道晶體管115，可將所述信號呈現到此晶體管 的柵極節點。可由內部及/或外部裝置(例如，處理器(未圖示))來控制兩個電壓選擇信 號。為了選擇輸入節點130處的2. IV供應，可通過將電壓選擇信號Select_V_2. 1設 定為開啟及將電壓選擇信號Select_V_2. 7設定為關閉以將晶體管115置于非導電狀態來 將P-溝道晶體管110置于導電狀態。這些設定允許輸入節點130處的2. 1伏經由晶體管 110傳播到輸出節點120上。相反，為了選擇輸入節點140處的2.7V供應，可通過將電壓選擇信號Select_ V_2.7設定為開啟及將電壓選擇信號Select_V_2. 1設定為關閉以將晶體管110置于非導電 狀態，而將晶體管115置于導電狀態。兩個電壓控制信號的這些設定允許輸入節點140處 的2. 7V供應經由晶體管115傳播到輸出節點120上。用于將電壓選擇信號置于開啟或關閉狀態的電壓電平取決于用于選擇電壓供應 的晶體管的類型。因為P-溝道晶體管用于圖IA中所展示的實例中，所以當置于開啟狀態 時，電壓選擇信號為低(例如，對于裝置115，Ves -2. 7伏；對于裝置110，Ves -2. 1伏)， 且當置于關閉狀態時，電壓選擇信號為高(例如，Vgs ^ 0)。在圖IA到IC中還分別展示ρ-溝道晶體管110的體二極管112a到112b及ρ-溝 道晶體管115的體二極管113a到113b。體二極管112a到112b、113a到113b為ρ-溝道晶 體管的內部組件，且未被視為外部、離散電路元件。僅展示體二極管112a到112b、113a到 113b以說明寄生電流的電路路徑可如何形成，其將在下文得以更詳細地解釋。圖IB展示處于示范性瞬變模式的SVS 100，可在裝置開啟時或在電壓供應中的一 者在正常操作期間關閉的情況下發生此模式。在圖IB中所展示的狀況下，當節點140處 的電壓供應(例如，2.7V電壓供應)無效/關閉(即，0伏)時，在選擇輸入節點130處的 2. IV電壓供應時可能出現寄生電流路徑。在此狀況下，因為Select_V_2. 1被設定為處于 開啟狀態，所以P-溝道晶體管110正導電，因此在輸出節點120處將V。ut設定為等于2. IV。 當選擇輸入節點130處的電壓供應時，輸入節點140處的電壓供應可為無效的且處于0伏。 同樣在此選擇模式下，因為Select_V_2. 7為關閉，所以ρ-溝道晶體管115的源極_漏極路 徑被設定為處于非導電狀態。然而，可能跨越P-溝道晶體管115內的體二極管113a建立 2. 1伏的電位差。此電壓呈現正向偏壓，所述正向偏壓足以開啟體二極管113a，且建立穿過 P-溝道晶體管115的寄生電流的第一路徑。此寄生電流可為大的(例如，約數百毫安)，且 可觸發對集成電路導致不可修復的破壞的鎖定。 圖IC展示在正常操作模式期間當第一電壓供應及第二電壓供應兩者均可用時的SVS 100。在圖IC中所展示的狀況下，當選擇輸入節點140處的2.7V電壓供應時，可能在 SVS 100中出現寄生電流路徑。在此電壓供應選擇模式下，因為Select_V_2. 7為開啟，所以 P-溝道晶體管115正導電，因此在輸出節點120處將V。ut設定為等于2. 7V。在此選擇模式 下，因為Select_V_2. 1被設定處于關閉狀態，所以ρ-溝道晶體管110的源極-漏極路徑為 非導電的。當選擇輸入節點140處的電壓供應時，輸入節點130處的電壓供應保持于2. 1 伏。此布置可跨越P-溝道晶體管110內的體二極管112a建立0.6伏電位差。因為用于此 實例中的二極管的開啟電壓可位于.5到.7伏之間，所以此電壓可呈現足以開啟體二極管 112a的正向偏壓，且因此建立穿過ρ-溝道晶體管110的寄生電流的第二路徑，所述寄生電 流可能足以導致電路故障(例如，觸發鎖定)。
雖然圖IA到IC中所展示的示范性SVS 100僅展示兩個電壓供應，但不排除使用 具有不同電壓的三個或三個以上電壓供應的其它變化。此外，2. 1伏及2. 7伏的電壓供應值 僅為示范性的，且還可使用其它值。此外，雖然針對晶體管110、115展示ρ-溝道MOSFET技 術，但還可使用具有適當電路修改的其它晶體管類型(例如，η-溝道MOSFET、pFET、nFET)。圖2A為展示可消除或至少減輕及/或減小寄生電流的示范性SVS 200的示意圖。 SVS 200可包括供應切換晶體管210、215及寄生電流禁止器205、207。寄生電流禁止器205 可耦合到供應切換晶體管215以防止寄生電流流經體二極管213a到213b。寄生電流禁止 器207可耦合到供應切換晶體管210以防止寄生電流流經體二極管212a到212b。寄生電 流禁止器205、207可通過提供適當偏壓來分別自動防止電流路徑在供應切換晶體管215及 210內形成，所述偏壓防止體二極管213a到213b、212a到212b變為被正向偏壓。將在下文 于圖2B到2C的描述中提供SVS 200的各種操作模式的細節。如圖2A中所展示，供應切換晶體管210可為ρ-溝道MOSFET晶體管，其具有連接到 輸入節點230的源極節點、連接到寄生電流禁止器207的體節點及連接到輸出節點220的 漏極節點。可在輸入節點230處提供電壓供應，所述電壓供應可具有為2.1伏的值。供應 切換晶體管215還可為ρ-溝道MOS晶體管，其具有連接到輸入節點240的源極節點、連接 到寄生電流禁止器205的體節點及也連接到輸出節點220的漏極節點。可在輸入節點240 處提供電壓供應，所述電壓供應可具有為2. 7伏的值。可將電壓選擇信號提供到供應切換 晶體管210、215的柵極節點以用于切換控制。可將電壓選擇信號Select_V_2. 1提供到供 應切換晶體管210的柵極節點且將電壓選擇信號Select_V_2. 7提供到供應切換晶體管215 的柵極節點。所述電壓選擇信號的基本功能性及其如何用于選擇來自輸入節點230及240的電 壓供應可與上文關于圖IA到IC中的SVS 100而描述的操作類似，且此處將不加以重復。進一步參看圖2A，寄生電流禁止器205可包括η-溝道晶體管250、255。η_溝道晶 體管250可具有均連接到輸入節點240的柵極節點及漏極節點，輸入節點240可與2. 7伏 供應相關聯，且進一步連接到供應切換晶體管215的供應節點。η-溝道晶體管250的源極 節點可連接到供應切換晶體管215的體節點。η-溝道晶體管250的體節點可連接到接地。 η-溝道晶體管255可使其源極節點連接到η-溝道晶體管250的源極節點且連接到供應切 換晶體管215的體節點。η-溝道晶體管255的體節點可耦合到接地。η_溝道晶體管255 的漏極節點及柵極節點可連接到輸入節點230，輸入節點230可與2. 1伏供應相關聯。寄生電流禁止器207可包括ρ-溝道晶體管260及η_溝道晶體管265。ρ-溝道晶體管260的源極節點可連接到輸入節點230及供應切換晶體管210的源極節點。ρ-溝道晶 體管260的柵極節點可連接到輸入節點240。ρ-溝道晶體管260的體節點及漏極節點可連 接到供應切換晶體管210的體節點。η-溝道晶體管265的源極節點可連接到ρ-溝道晶體 管260的體節點及漏極節點，且進一步連接到供應切換晶體管210的體節點。η-溝道晶體 管265的漏極節點及柵極節點可連接到輸入節點240。η-溝道晶體管265的體節點可連接到接地。圖2Β展示處于示范性瞬變模式的SVS 200，可在裝置開啟時或在電壓供應中的一 者在正常操作期間關閉的情況下發生此模式。在圖2Β中所展示的狀況下，當節點240處的 電壓供應(例如，2. 7V電壓供應)關閉(即，0伏)時。此外，圖2Β說明當可將輸入節點 230處的相關聯的電壓供應(例如，2.1伏)提供到輸出節點220時的SVS 200的操作。在 此選擇模式下，可將電壓選擇信號Select_V_2. 1設定到開啟，其可將供應切換晶體管210 置于導電狀態，且將輸出節點(V。ut)設定為2. 1伏。可將電壓選擇信號Select_V_2. 7設定 到關閉，從而將供應切換晶體管215的源極-漏極路徑置于非導電狀態。在此模式期間，寄生電流禁止器207可將供應切換晶體管210的體節點及源極節 點連接到輸入節點230，其將供應切換晶體管210的體節點設定到2. 1伏。此情形可允許供 應切換晶體管將2. 1伏從輸入節點230處的供應傳播到輸出節點220。此處，當2. 7V供應 不可用(例如，0V)時，ρ-溝道晶體管260自動開啟且η-溝道晶體管265自動關閉。進一步參看圖2Β，寄生電流禁止器205可將2. 1伏施加到供應切換變壓器215的 體節點以防止體二極管213a到213b變為被正向偏壓。可通過使n_溝道晶體管255自動開 啟(通過將其柵極電壓設定到2. 1伏)來實現此情形。此情形可在輸入節點230處的2. 1 伏供應與體二極管213a到213b的陰極之間建立連接。總之，寄生電流禁止器205及207分別自動將供應切換晶體管215及210的體節 點偏壓到可用的最高電壓供應。如圖2B中所說明的狀況所展示，對應于與輸入節點230相 關聯的電壓供應的偏壓為2. 1伏。圖2C展示在正常操作模式期間當第一電壓供應(例如，2.7V)及第二電壓供應 (例如，2. IV)兩者均可用時的SVS 200。此外，圖2C說明當將輸入節點240處的相關聯的 電壓供應(例如，2.7伏)提供到輸出節點220時的SVS 200的操作。在此選擇模式下，可 將電壓選擇信號Select_V_2. 7設定到開啟，其可將供應切換晶體管215置于導電狀態，且 又將輸出節點(V。ut)設定為2. 7伏。可將電壓選擇信號Select_V_2. 1設定到關閉，從而將 供應切換晶體管210的源極-漏極路徑置于非導電狀態。在此模式期間，寄生電流禁止器205可將供應切換晶體管215的體節點連接到輸 入節點240，其可將供應切換晶體管215的體節點設定到2. 7伏。可在η-溝道晶體管250 自動開啟時實現供應切換晶體管215的體節點與輸入節點240的連接。此外，在此配置中， η-溝道晶體管255在其漏極節點及源極節點變為被交換且柵極與源極之間的偏壓現為OV 時自動關閉。寄生電流禁止器207可將2. 7伏施加到供應切換晶體管210的體節點以防止體二 極管212變為被正向偏壓。可通過使η-溝道晶體管265開啟(通過將其柵極電壓設定到 2. 7伏)及使晶體管260關閉來實現此情形。此情形可在輸入節點240處的2. 7伏供應與 體二極管212的陰極之間建立連接。
總之，如圖2C中所展示，寄生電流禁止器205及207分別自動將供應切換晶體管 215及210的體節點偏壓到可用的最高電壓供應。在所述狀況下，如圖2C中所說明，偏壓為 2. 7伏，此對應于與輸入節點240相關聯的電壓供應。雖然圖2A到2C中所展示的SVS 200的實施例僅展示兩個電壓供應，但各種實施 例可不排除使用具有不同電壓的三個或三個以上電壓供應。此外，2. 1伏及2. 7伏的電壓 供應值僅為示范性的，且還可在各種實施例中使用其它值。此外，雖然針對晶體管210、215 展示P-溝道MOSFET技術，但還可使用具有適當電路修改的其它晶體管類型(例如，η-溝 道MOSFET、pFET、nFET)。此外，還可使用具有適當電路修改的其它已知晶體管類型來修改 寄生電流禁止器205、207中所展示的晶體管類型。圖3為移動終端300的框圖，其可包括可選擇電壓供應(SVS) 330。移動終端300可 具有平臺310，平臺310可經由網絡交換數據及/或命令。平臺310可包括收發器315 (其 可進一步包括未明確展示的發射器及接收器)，其可操作地耦合到處理器320、或其它控制 器、微處理器、ASIC、邏輯電路、或任何其它數據處理裝置。處理器320可執行存儲于移動 終端300的存儲器325中的程序。存儲器325可包含只讀及/或隨機存取存儲器(RAM及 ROM)、EEPR0M、快閃卡或對于所述平臺常見的任何存儲器。SVS 330可將各種電壓提供到移 動終端平臺310中的一個或一個以上組件。SVS 330可從處理器320接收用于設定電壓選 擇信號以便將不同電壓供應到平臺310中的一個或一個以上組件的命令。可以離散元件、在處理器上執行的軟件模塊或軟件及硬件的任何組合來實施用于 提供命令的各種邏輯元件，以實現本文中所揭示的功能性。舉例來說，可協同地使用處理器 320及存儲器325來加載、存儲及執行本文所揭示的各種功能，且因此可將用以執行這些功 能的邏輯分布于各種元件上。或者，可將功能性合并入到一個離散組件中(例如，并入到處 理器320中的嵌入式存儲器中)。因此，應認為圖3中的移動終端300的特征僅為說明性 的，且本發明的實施例不限于所說明的特征或布置。本發明的實施例可結合任何便攜式裝置加以使用且不限于所說明的實施例。舉例 來說，移動終端可包括蜂窩式電話、接入終端、音樂播放器、無線電、GPS接收器、膝上型計算 機、個人數字助理等。此外，可選擇電壓供應可用于將高電壓及低電壓提供到各種裝置，例 如，低噪聲放大器、降頻轉換器、壓控振蕩器等。圖4A為移動終端的發射器400A中的可選擇電壓供應的示范性應用的框圖。發射 器400A可包括SVS 405、正交調制器與可變增益放大器(QMVGA) 410、功率放大器415、雙工 器與天線切換器420及天線425。基于電壓選擇信號，SVS 405可在兩個或兩個以上電壓供 應(例如，2. IV與2. 7V)之間切換。所選擇的電壓可被供應到QMVGA410。QMVGA可對基帶 I及Q信號執行各種實數轉復數轉換及調制，且使用功率放大器415、雙工器與天線切換器 420以及天線425執行信號的后續放大及廣播。圖4B為示范性發射器400B的框圖，其展示關于如何在QMVGA 410內使用SVS 405 的額外細節。電路接收基帶I (BB I)及Q(BB Q)信號且將所述信號經由濾波器430傳遞到 混頻器435中。將基帶信號與本機RF振蕩器(LO)的輸出混合，其中所述RF LO信號是通 過所述基帶信號予以調制。將經調制的信號提供到驅動變壓器445的可變放大器440。由 SVS 405將變壓器4 45偏壓到相對高或低的電壓。較高電壓(例如，2.7V)在提供較大線性 中可為有用的，而較低電壓(例如，2. IV)可用于節省電流。變壓器445的輸出耦合到跨導放大器455，跨導放大器455耦合到包含電感器450及電容器460的LC電路，所述LC電路 對功率放大器415饋電。功率放大器415耦合到雙工器與天線切換器420以及天線425以 允許放大并廣播信號。 雖然前文的揭示內容展示本發明的說明性實施例，但應注意，在不偏離如所附權利要求書界定的本發明的范圍的情況下，可在本文中進行各種改變及修改。無需以任何特 定次序執行根據本文中所描述的本發明的實施例的方法權利要求項的功能、步驟及/或動 作。此外，雖然可以單數形式描述或主張本發明的元件，但除非明確陳述限于單數形式，否 則也涵蓋復數形式。
權利要求
一種從多個電壓供應中選擇供應電壓的電路，其包含第一晶體管，其經配置以選擇第一電壓供應；第二晶體管，其經配置以選擇第二電壓供應；第一寄生電流禁止器，其耦合到所述第一晶體管、所述第一電壓供應及所述第二電壓供應，其中所述第一寄生電流禁止器自動利用提供最高電壓的所述電壓供應以用于防止襯底電流流經所述第一晶體管的體節點；以及第二寄生電流禁止器，其耦合到所述第二晶體管、所述第一電壓供應及所述第二電壓供應，其中所述第二寄生電流禁止器自動利用提供所述最高電壓的所述電壓供應以用于防止襯底電流流經所述第二晶體管的體節點。
2.根據權利要求1所述的電路，其中所述第一寄生電流禁止器將所述最高電壓施加到 所述第一晶體管的所述體節點，且所述第二寄生電流禁止器將所述最高電壓施加到所述第 二晶體管的所述體節點。
3.根據權利要求1所述的電路，其中所述第一寄生電流禁止器進一步包含第三晶體管，其具有連接到所述第一電壓供應的漏極節點及柵極節點以及連接到所述 第一晶體管的所述體節點的源極節點；以及第四晶體管，其具有連接到所述第二電壓供應的漏極節點及柵極節點以及連接到所述 第三晶體管的所述源極節點的源極節點。
4.根據權利要求2所述的電路，其中所述第三及第四晶體管為η-溝道晶體管。
5.根據權利要求1所述的電路，其中所述第二寄生電流禁止器進一步包含第五晶體管，其具有連接到所述第一電壓供應的柵極節點、連接到所述第二電壓供應 的源極節點及連接到所述第二晶體管的所述體節點的漏極及體節點；以及第六晶體管，其具有連接到所述第一電壓供應的漏極節點及柵極節點、連接到所述第 五晶體管的所述漏極節點的源極節點。
6.根據權利要求5所述的電路，其中所述第五晶體管為ρ-溝道晶體管且第六晶體管為 η-溝道晶體管。
7.根據權利要求1所述的電路，其中所述第一晶體管為P-溝道晶體管，其具有連接到所述第一電壓供應的源極節點、耦合 到所述第一寄生電流禁止器的所述體節點、耦合到輸出節點的漏極節點及接收第一電壓選 擇信號的柵極節點，且進一步其中所述第二晶體管為P-溝道晶體管，其具有連接到所述第二電壓供應的源極節點、耦合 到所述第二寄生電流禁止器的所述體節點、耦合到所述輸出節點的漏極節點及接收第二電 壓選擇信號的柵極節點。
8.根據權利要求7所述的電路，其中所述第一晶體管在所述第一電壓選擇信號為開啟狀態時完成所述第一電壓供應與所 述輸出節點之間的電流路徑；以及所述第二晶體管在所述第二電壓選擇信號被設定處于開啟狀態時完成所述第二電壓 供應與所述輸出節點之間的電流路徑。
9.根據權利要求1所述的電路，其中所述電路將選自多個電壓供應的供應電壓提供到 移動終端中的一個或一個以上組件。
10.根據權利要求9所述的電路，其中所述所選擇的供應電壓被提供到所述移動終端 內的正交調制器與可變增益放大器單元內的變壓器的初級側。
11.根據權利要求9所述的電路，其中所述所選擇的供應電壓被提供到所述移動終端 內的低噪聲放大器、降頻轉換器或壓控振蕩器中的至少一者。
12.一種用于減輕可選擇電壓供應中的寄生電流的電路，其包含第一 η-溝道晶體管，其具有連接到第一電壓供應的漏極節點及柵極節點，其中所述第 一 η-溝道晶體管在所述第一電壓供應有效時耦合第一供應切換晶體管的體節點及源極節 點；以及第二 η-溝道晶體管，其具有連接到第二電壓供應的漏極節點及柵極節點以及連接到 所述第一 η-溝道晶體管的所述源極節點的源極節點，其中所述第二 η-溝道晶體管在所述 第一電壓供應無效時將反向偏壓施加到所述第一供應切換晶體管。
13.根據權利要求12所述的電路，其進一步包含第一 P-溝道晶體管，其具有連接到所述第一電壓供應的柵極節點、連接到所述第二電 壓供應的源極節點，其中所述第一 P-溝道晶體管在所述第一電壓供應無效時耦合第二供 應切換晶體管的體節點及源極節點；以及第三Π-溝道晶體管，其具有連接到所述第一電壓供應的漏極節點及柵極節點以及連 接到所述第一 P-溝道晶體管的所述漏極節點的源極節點，其中所述第三η-溝道晶體管在 所述第一電壓供應有效時將所述反向偏壓施加到所述第二供應切換晶體管。
14.根據權利要求13所述的電路，其中所述反向偏壓是通過在所述第一及所述第二電 壓供應之中選擇最高電壓來自動提供。
15.根據權利要求13所述的電路，其中所述第一供應切換晶體管為P-溝道晶體管，其具有連接到所述第一電壓供應的源極 節點、耦合到輸出節點的漏極節點、連接到所述第一 η-溝道晶體管的源極節點的體節點及 接收第一電壓選擇信號的柵極節點，且進一步其中所述第二供應切換晶體管為P-溝道晶體管，其具有連接到所述第二電壓供應的源極 節點、連接到所述第三η-溝道晶體管的漏極及體節點的體節點、耦合到所述輸出節點的漏 極節點及接收第二電壓選擇信號的柵極節點。
16.根據權利要求15所述的電路，其中當所述第一電壓選擇信號為開啟狀態時，所述 第一供應切換晶體管正導電且完成所述第一電壓供應與所述輸出節點之間的電流路徑。
17.根據權利要求15所述的電路，其中當所述第二電壓選擇信號為開啟狀態時，所述 第二供應切換晶體管正導電且完成所述第二電壓供應與所述輸出節點之間的電流路徑。
18.根據權利要求15所述的電路，其中所述輸出節點耦合到移動終端中的一個或一個 以上組件以提供所選擇的供應電壓。
19.根據權利要求18所述的電路，其中所述所選擇的供應電壓被提供到所述移動終端 內的正交調制器與可變增益放大器單元內的變壓器的初級側。
20.根據權利要求18所述的電路，其中所述所選擇的供應電壓被提供到所述移動終端 內的低噪聲放大器、降頻轉換器或壓控振蕩器中的至少一者。
21.一種用于減輕具有多個電壓供應的電路中的寄生電流的方法，其包含接收具有開啟及關閉狀態的第一電壓選擇信號，其中所述開啟狀態對應于第一電壓供應由第一晶體管選擇；接收具有開啟及關閉狀態的第二電壓選擇信號，其中所述開啟狀態對應于第二電壓供 應由第二晶體管選擇；自動確定由所述第一及第二電壓供應提供的最高電壓；以及 將所述最高電壓提供到所述第一晶體管的體節點及所述第二晶體管的體節點。
22.根據權利要求21所述的方法，其進一步包含當所述第一電壓低于所述第二電壓時，將所述第二電壓提供到所述第一晶體管的所述 體節點及所述第二晶體管的所述體節點；以及當所述第一電壓高于所述第二電壓時，自動進行切換以將所述第一電壓提供到所述第 一晶體管的所述體節點及所述第二晶體管的所述體節點。
23.一種用于減輕具有多個電壓供應的電路中的寄生電流的設備，其包含用于接收具有開啟及關閉狀態的第一電壓選擇信號的裝置，其中所述開啟狀態對應于 第一電壓供應被選擇；用于接收具有開啟及關閉狀態的第二電壓選擇信號的裝置，其中所述開啟狀態對應于 第二電壓供應被選擇；用于自動確定由所述第一及第二電壓供應提供的最高電壓的裝置；以及 用于將所述最高電壓提供到第一晶體管的體節點及所述第二晶體管的體節點的裝置。
24.根據權利要求21所述的設備，其進一步包含用于在所述第一電壓低于所述第二電壓時將所述第二電壓提供到所述第一晶體管的 所述體節點及所述第二晶體管的所述體節點的裝置；以及用于在所述第一電壓高于所述第二電壓時自動進行切換以將所述第一電壓提供到所 述第一晶體管的所述體節點及所述第二晶體管的所述體節點的裝置。
全文摘要
本發明呈現一種從多個電壓供應中選擇供應電壓的電路。所述電路包括第一晶體管，其經配置以選擇第一電壓供應；第二晶體管，其經配置以選擇第二電壓供應；第一寄生電流禁止器，其耦合所述第一晶體管、所述第一電壓供應及所述第二電壓供應，其中所述第一寄生電流禁止器自動利用提供最高電壓的電壓供應以用于防止襯底電流流經所述第一晶體管的體節點；及第二寄生電流禁止器，其耦合所述第二晶體管、所述第一電壓供應及所述第二電壓供應，其中所述第二寄生電流禁止器自動利用提供所述最高電壓的所述電壓供應以用于防止襯底電流流經所述第二晶體管的體節點。
文檔編號H03K17/16GK101842984SQ200880113499
公開日2010年9月22日 申請日期2008年11月5日 優先權日2007年11月5日
發明者康納·多諾萬, 李桑奧, 阿里斯托泰萊·哈吉克里斯托, 馬爾科·卡西亞 申請人:高通股份有限公司