專利名稱：集成多赫爾蒂放大器的制作方法
技術領域：
本發明涉及一種具有多赫爾蒂放大器的電子電路。
背景技術：
如已知，傳統多赫爾蒂放大器具有并聯布置且有相同功率能力的兩個放大器件。 器件中的第一個(主級)操作于AB類放大器模式，第二個(峰級)操作于C類放大器模 式。這些器件在其輸入處和其輸出處由90。相移網絡分離。輸出相移網絡具有特定的特性 阻抗Z。，該特性阻抗Z。必須等于主級的最優負載阻抗RLm。對輸入信號進行分割以驅動這 兩個放大器，并且求和網絡(稱為"阻抗反相器"或"多赫爾蒂組合器")用于a)對這兩個 輸出信號進行組合；b)校正這兩個輸出信號之間的相位差；以及c)在多赫爾蒂放大器的輸 出處提供相對于從主級的輸出看到的阻抗的反相阻抗。在多赫爾蒂輸入功率電平保持低于 最大值的0.25(或比最大值低6dB)時，峰級保持為非活動的。由于阻抗反相，使得主級的 工作組抗操作于比最優負載高兩倍、等于RLm = 2Z。。這允許主級有更高的功率效率，也允 許多赫爾蒂放大器有更高的功率效率。主級的輸出處的雙負載在多赫爾蒂放大器的輸出負 載RLd的適當布置是可能的，該布置在傳統情況下是RL。 = 1/2Z。 = 1/2RLm，并且該布置由 輸出相移網絡變換為2Z。 = 2RLm = 4RL。。當多赫爾蒂放大器的輸入信號達到特定功率電平 (對于傳統多赫爾蒂放大器來說是比峰值功率電平低6dB)時，主級的輸出電壓達到產生最 大功率效率的最大RF電壓幅度，然后峰級被激活，并繼續放大。在該閾值功率電平以上，由 主級看到的負載阻抗開始隨著功率電平的升高而逐漸降低，直至該負載阻抗達到其最優值 Z。，該最優值Z。出現在多赫爾蒂放大器的峰值功率電平處。 多赫爾蒂放大器在例如一并在此以供參考的美國專利申請公開20050231286和 美國專利6， 356， 149中討論。 多赫爾蒂放大器對于半導體器件中的集成來說是非常有吸引力的候選，這是由于 其簡易性，以及由于其操作僅涉及模擬信號處理技術。但代價是多赫爾蒂放大器的開發需 要非常精確的設計，甚至對非常有經驗的RF(射頻)電路設計者提出真正的挑戰。多赫爾 蒂放大器中包含的組件的電參數(例如，陶瓷電容器及其在印制電路板(PCB)上的位置) 必須以比傳統功率放大器所需的容限小得多的容限來精確定義。此外，由于機械容限，使得 主級和峰級封裝的接地接觸及其在PCB的輸入微芯片與輸出微芯片之間的位置不能足夠 精確地再現，并增加了這兩個放大分支之間的相位不一致性。由此，對多赫爾蒂放大器參數 的值的精度有不利影響，這導致生產線處產量變低。可以以多種方式解決這種問題。第一 種傳統方式是在生產線處令人生厭地調諧多赫爾蒂放大器，這是耗費時間的并需要非常有 經驗的電氣工程師和人員，因此，其成本較高。第二種解決方案是涉及良好電建模的精確設 計以及利用具有低容限的組件的實施方式，這也增加了生產成本。相應地，如果集成，則將 減少如上所述與電和機械容限相關的問題，并且，多赫爾蒂放大器的優點在于更穩定的性 能和大量生產時的更低價格。那么，集成多赫爾蒂放大器的品質主要依賴于最小化所用組 件的參數值擴展的適當設計以及組件之間的寄生電磁耦合。
3
用于保證適當多赫爾蒂性能的非常一般的需求是精確的輸入功率控制，涉及對被提供給主級和峰級的輸入信號的幅度和相位的控制。這到頭來是復雜的，原因是充當C類放大器的峰級的非線性，其可以被描述為輸入阻抗和輸出阻抗的功率依賴性特征。輸入阻抗對功率的依賴需要輸入網絡的恰當設計或者主級的輸入端口與峰級的輸入端口之間的良好隔離。出于這個原因，一般使用混合耦合器。而由分布式傳輸線或由集總電容器和電感器元件構成的這種混合耦合器難以在匪IC(單片微波集成電路)中實現，這是由于缺少所需的空間，并且典型地，還由于以例如Si L匿OS(橫向擴散金屬氧化物半導體)技術制成的、導致功率損耗變高的半導體襯底的屬性。 圖1是在LDMOS工藝中制造的已知多赫爾蒂單元100的電路圖。這種單元可以用作構建塊，以通過并聯布置的這種單元的陣列來創建高功率多赫爾蒂放大器。單元100包括在輸入106與輸出108之間并聯布置的主放大器102和峰值放大器104。輸入106經由由電容110、電感112和電容114組成的輸入網絡耦合至主放大器102的輸入。輸入106經由由電感116、電感118和電容120組成的輸入網絡耦合至峰值放大器104的輸入。主放大器102的輸出經由由電容122、電感124和電容126組成的輸出網絡耦合至輸出108。電容122和126分別由放大器102和放大器104的寄生漏源電容Cds形成。 用當前半導體技術制造的集成多赫爾蒂放大器完全適用于工作在1900MHz范圍內的PCS (個人通信服務)和位于1. 8GHz-2. 2GHz范圍內的W-CDMA (寬帶碼分多址)的頻率范圍內的移動通信設備。這可以通過考慮電容122和126以及電感124的低通C-L-C輸出網絡來看出。該輸出網絡用作集成對稱多赫爾蒂放大器的輸出組合器。多赫爾蒂輸出網絡的公知的基本需求在于其提供特定特性阻抗Z。的四分之一波長傳輸線的功能。Z。的值被選擇為多赫爾蒂放大器的主放大器級的最優負載電阻R。。集總C-L-C網絡等效于阻抗反相器。這需要電容值Cds和阻抗值L如圖2的表達式(202)中給出，其中"是角頻率。為了工作在GHz范圍內，多赫爾蒂放大器以適當的半導體技術(如L匿OS)制造。例如，在L匿OS中，供電電壓Vds是大約28V-32V ;對于所選的主級器件大小，寄生漏源電容Cds的值等于1.86pF，最大漏極電流Id為1.2A;并且膝點電壓Vk是4V。那么，根據表達式(204)，最優負載電阻R。是400hm。工作頻率f。由表達式(206)給出，位于2GHz附近。所需的電感值L由表達式(208)給出，在2. 14GHz處等于2. 95nH，而在1. 8GHz處稍微大一點。在示例實施例中，輸入網絡的電感112和118在硅襯底中集成，電感116和124由接合線形成。
相應地，對于2GHz范圍內的應用(如PCS和W-CDMA)，多赫爾蒂放大器的這種實施方式可以用在Si-L匿OS中。然而，對于其他頻率范圍，例如用于2. 5GHz-2. 7GHz和3. 4GHz-3. 8GHz頻段的lGHz和WiMax (全球微波接入互操作性)，該多赫爾蒂放大器不合適。
發明內容
為了修改單元100的設計以工作于其他頻率范圍內，本發明的發明人提出，應當考慮以下內容。第一項考慮內容涉及在LDMOS中使用的高度摻雜硅襯底不允許創建集成高品質電感。典型地，大約為6的品質因數(Q值)是可以在2GHz頻率處得到的。這種電感引入了直接影響集成多赫爾蒂放大器增益的損耗。第二項考慮內容涉及在高度摻雜的襯底上布置的接合焊盤引入了寄生電容，也引入了信號損失。因此，如果需要其中多于一個接合線具有中間接合焊盤的電感，則將發生不期望的阻抗變換或相移，還將在這種電感中引入附加信號損失。由此，CLC傳輸線和多赫爾蒂放大器性能將退化。第三項考慮內容涉及集成多赫爾蒂放大器器件僅在器件輪廓類似于傳統AB類器件輪廓時才會在商業上成功。S卩，集成多赫爾蒂器件最好將具有類似的封裝風格。然而，由此，多赫爾蒂器件的內部配置的有用區域(硅片空間)與傳統放大器的相同，傳統放大器具有簡單得多的等效電示意圖。這對設計者提出真正的挑戰，這是由于總的來說，多赫爾蒂放大器針對其實施方式比傳統AB類和A類RF功率器件需要多出很多組件。 這些考慮內容表現出了矛盾。 一方面，集成電感是要由接合線替代的，以避免功率損耗。另一方面，用于容納該配置的空間或容量非常有限，由此，屬于多赫爾蒂放大器不同部分且承載具有任意幅度和相位的不同電流的多個接合線將要被彼此靠近地布置。這暗示了這些接合線將不可避免地通過磁場彼此耦合，從而嚴重妨礙多赫爾蒂器件的操作。因此，性能最佳的多赫爾蒂器件應當包含必須布置的最小數目的組件，使得有害的磁耦合為0或至少為最小。 本發明的發明人提出了以下方案來解決該問題。 一種措施是通過從活動LDM0S沖模去除一些組件來修改多赫爾蒂放大器的輸入網絡，并將這些組件放到另一襯底上，和/或完全消除一些組件，以騰出L匿0S沖模上的空間。這允許降低信號損耗并騰出L匿0S沖模上的空間，以使布局不那么密。另一種措施是設計布局、接合線布置、接合線位置和接合線取向，以減小或消除網絡組件之間的有害電磁耦合。 更具體地，本發明涉及如權利要求l所指定的電路。主級器件自身的(寄生)輸出電容不滿足上述方程(202)針對在更高頻率(例如，高于2. 2GHz)處對多赫爾蒂的使用的條件。向器件輸出添加分路電容甚至進一步增大了主級輸出處的總電容，但添加分路電感使得可以以可測量的方式補償輸出阻抗中的變化。由此，本發明的多赫爾蒂器件變得在更寬的頻率范圍內高度可調。此外，如果分路電感經由另一電容連接至信號地，則該網絡向多赫爾蒂放大器提供另一個新的有價值的功能，其中該組合充當所謂的"inshin"(插入分路電感)網絡。如果電源連接在分路電感與RF接地電容之間，則在寬調制頻帶(也稱為"視頻頻帶"或"基帶")內改進電存儲效應。 所謂的"電存儲效應"自身顯現為放大信號的附加互調失真。該效應源于功率器件的漏極處的電源的非恒定電壓，其在峰值功率電平處發生。其原因是"扼流"電感的較大值或四分之一波長傳輸線，該傳輸線在傳統上用于將器件的漏極與DC電源的最近電容器相連接。該電感或傳輸線將RF信號路徑與DC電源路徑隔離，并實際上充當低通濾波器。如果沒有對RF信號進行調制并且該RF信號具有恒定或不變的幅度(或恒定的RF包絡)，則施加于扼流電感上的需求稍松。扼流電感可以較大，以提供向DC電源看進去非常高的阻抗，并由此提供較低的RF信號損失。但如果對調制后的信號進行放大，則扼流電感的值受兩個矛盾的需求所限制。 一方面，電感必須足夠大以向放大的RF信號提供高阻抗。典型地，該阻抗應當比RF信號路徑所需的大兩個量級，以允許小于1%的效率損失。另一方面，該電感必須足夠小以提供針對調制信號的頻譜的最高頻率的最低阻抗(典型地，對于100W器件，在100MHz調制頻率處，小于0.30hm)，以避免器件的漏極處的電源電壓的變化。禾擁通過電感或通過四分之一波長傳輸線將器件與DC電源相連接的傳統方式，可以僅在最高20-40MHz處滿足該需求，并且，這完全低于WiMAX通信系統的需求。其原因是扼流電感太大(至少幾毫微亨利)。如果INSHIN電感用作扼流則可以解決該情況，由此，DC電源可以 連接至在INSHIN器件中用作接地的電容。典型地，INSHIN電感或補償電感對于IOOW器件 是大約0. 25nH，并一般比3-4nH的最小可能傳統扼流電感小若干倍。這允許甚至在100MHz 調制信號處使電存儲效應最小。 本發明的電路的實施例在權利要求2中指定。組件分布在多個襯底上。襯底之一 容納主級和峰級，并可以在Si LDMOS技術設計規則下得到優化。其他襯底是可以以更簡單 的技術(如M0S)制造的。襯底之間的互連是使用接合線實現的。這些接合線自身也用作 輸入網絡和輸出網絡的電感。可以充分控制線的長度，從而可以充分調諧電感值。
優選地，用接合線制作的電感使用多個并聯接合線的來回配置，其中，相鄰接合線 中的電流沿相反方向流動。這將減小由多赫爾蒂放大器的其他電子組件感受的由電感產生 的磁場。該方案還使由返回的RF電流路徑占據的面積最小，并由此減小與周圍組件的相互 耦合或干擾。 優選地，利用將輸入網絡和/或輸出網絡中的不同節點相連接的接合線來實現不 同電感。彼此鄰近的電感位于不同取向上，例如，彼此垂直。這使這些電感之間的電磁耦合 最小。 本發明的集成多赫爾蒂放大器的其他優點在于與傳統解決方案相比具有潛在地 更好的性能a)更高的可靠性，這是由于主器件處更好的功率耗散條件，由于其中熱的主 器件位于更冷的峰值器件之間的布置；b)更高的效率，這是由于對主功率器件的更好接入 以及高效技術(如F類或E類操作)的更容易實施方式；c)更好的線性，這是由于對活動 器件技術的直接接入以及適當調整主級和峰級的參數的可能性；d)更大的瞬時工作頻帶； e)更少或較不嚴重的電和溫度存儲效應。 如上所述，集成多赫爾蒂放大器的品質主要是由于集成組件的高穩定性和最小參 數值擴展。然而，性能完全依賴于對電原理圖和對非常好地定義的設計布局的適當選擇，這 必須考慮到所使用的匪IC技術的所有特征和限制。實際上，對于集成多赫爾蒂放大器來 說，僅有幾種可能的設計和拓撲來實現多赫爾蒂放大技術的優點。 另一種設計選擇涉及使用比主級大的峰級。再一種設計選擇涉及通過并聯布置根 據本發明的多個多赫爾蒂放大器以形成陣列來制造大規模多赫爾蒂器件。在封裝的輸入導 線處組合多赫爾蒂放大器的輸入，并在封裝的輸出導線處組合多赫爾蒂放大器的輸出。那 么，這使得可以創建有吸引力的放大器器件以用于高功率(如150瓦)的應用。
通過示例并參照附圖來更詳細地解釋本發明，在附圖中 圖1是已知多赫爾蒂放大器的電路圖； 圖2給出解釋多赫爾蒂放大器的一些操作方面的公式； 圖3是本發明的多赫爾蒂放大器的電路圖； 圖4給出解釋本發明中的多赫爾蒂放大器的一些細節的公式； 圖5-10給出本發明中的多赫爾蒂放大器的設計示例。 貫穿附圖，相同參考標號指示相似或相應的特征。
具體實施例方式
當修改單元100的設計以工作于這些其他頻率范圍內時，應當考慮以下內容。第 一項考慮內容涉及在LDM0S中使用的高度摻雜硅襯底不允許創建集成高品質電感。典型 地，大約為6的最佳品質因數(Q值)是可以在2GHz頻率處得到的。在所有其他頻率處，或 高或低，品質因數更低。輸入網絡中的這種電感引入了直接影響集成多赫爾蒂放大器增益 的直接損耗。在輸出網絡中，這種集成電感還將影響增益以及功率能力和效率。
第二項考慮內容涉及集成多赫爾蒂放大器器件僅在器件輪廓類似于傳統AB類器 件輪廓時才會在商業上成功。即，集成多赫爾蒂器件最好將具有類似的封裝風格。然而，由 此，多赫爾蒂器件的內部配置的有用區域(硅片空間)與傳統放大器的相同。這對設計者 提出真正的挑戰，這是由于總的來說，多赫爾蒂放大器針對其實施方式比傳統器件需要多 出很多組件。 這些考慮內容表現出了矛盾。 一方面，集成電感是要由接合線替代的，以避免功率 損耗。另一方面，用于容納該配置的空間或容量非常有限，由此，多個接合線將要被彼此靠 近地布置。這暗示了這些接合線將不可避免地通過磁場彼此耦合，從而嚴重妨礙多赫爾蒂 操作。因此，針對其他頻帶的多赫爾蒂器件要包含必須布置的最小數目的組件，使得有害的 磁耦合為最小。 本發明提供了一種具有所保證的最優性能的集成多赫爾蒂放大器，這是由于其仔 細考慮了相對于電配置的設計布置以及布局中接合線相對于彼此的位置和取向。
圖3是本發明中的多赫爾蒂放大器300的電路圖。相對于圖1的多赫爾蒂放大器 IOO，本發明的發明人提出了以下修改改變輸入網絡和輸出網絡的電配置；將一些組件從 半導體沖模101上移開，并且接合線用作電感。因此，從多赫爾蒂輸入去除了大約2. 5dB的 損耗，這直接產生2. 5dB的增益改進。所去除的組件的角色可以轉移至LC低通變換網絡，在 多赫爾蒂沖模101的輸入處由電感302和電容304形成LC低通變換網絡，使用接合線作為 電感302并使用更小值的MOS電容器作為電容304。由此，可以得到最多1500hm范圍內的 期望值的阻抗變換。這還保證了低輸入功率損耗。 一般地，在主級102和峰級104的實施 方式中使用的場效應晶體管(FET)在低頻處是不穩定的，這是由于最多40dB的非常高的增 益。因此，多赫爾蒂放大器300的輸入網絡包括電阻器314。電阻器314旁路電容器110， 以使偏置電壓能夠加到主器件102的柵極。電阻器314還支持對低頻振蕩的抑制。此外， 電容IIO和電阻器314的并聯布置允許通過適當地選擇電容值和電阻值來在寬頻帶內方便 地控制與被傳送至峰值器件104的功率相關的、主器件102的輸入功率。電容312用于以 DC塊的角色將主器件102的柵極和峰值器件104的柵極分離。這使得可以獨立地對主器件 102和峰值器件104進行偏置。電容110和312僅需要活動沖模101上的一點點空間。它 們還表示由于高頻處的高品質因數而引起的低RF損耗。 由組件122、 124和126形成的簡單CLC網絡可以在2GHz范圍內(例如，對于PCS 和W-CDMA)用作多赫爾蒂的輸出網絡。如上所述，當在其他頻率范圍(例如2. 5GHz-2. 7GHz 和3. 4GHz-3. 8GHz頻帶的lGHz和WiMax)內采用多赫爾蒂放大器時，要修改多赫爾蒂放大 器。 由于用作高于2. 2GHz頻率處的CLC多赫爾蒂組合器的C組件的漏源內部電容 122(即放大器102的輸出電容)太大，因此本發明修改了輸出網絡。如果可以根據需要來
7修改主放大器102的輸出阻抗，則對輸出網絡的操作將是有益的。 一種非常魯棒的解決方 案是添加分路電感306和電容308。這使得不僅能夠適當地調諧放大器102的輸出阻抗，而 且能夠添加新功能，從而改進放大器102的相對于電存儲效應的品質。與電感306串聯地 布置電容器310以允許僅RF電流流經電感306，并且電容器310防止DC電流從電源流向 地，但沒有實質上影響主放大器102的輸出阻抗。實際上，電感306和電容器310的布置充 當補償(或inshin)網絡。 已將電感124畫為在中間經由電感316連接至地。如下所示，在特定實施例中，電 感124是由包括經由具有寄生電容的接合焊盤而連接的兩個接合線實現的。電容316表示 寄生電容。 一般地，可以通過使用具有低損耗和低介電常數的適當襯底來使由此導致的有 害效應最小。然而，如果寄生電容非常大，則還可以使用電容作相移LCL網絡的一部分，該 相移LCL網絡具有與CLC網絡的屬性類似的屬性。在這種情況下，這些輸出網絡組件僅所 需參數值是不同的。 在圖4的表達式(402)中給出電容308的值，其中，Cds是器件102的輸出電容，并 且Li是分路電感306的值。優選地，通過一步接合線來實現電感306。然后，圖4的表達式 (404)給出器件102的諧振頻率f。。 另一種考慮輸出網絡的修改的方式如下。電容Cds太大而不能用于高于2. 2GHz的 頻率。設置進一步通過添加電容308來增大器件102的輸出處的電容，從而還使可用頻率 甚至更低。然而，添加分路電感306補償了這種負面效應，以使可用頻率再次回到更高頻 率。實際上，這種布置允許通過調諧電感306的值來將相同的活動多赫爾蒂沖模用于不同 頻帶。這可以通過以下方式來簡單地實現改變接合線的長度，從而由于重新使用相同沖 模，使得進一步降低根據本發明的集成多赫爾蒂放大器的成本，而不需要新的設計。
為了實現這一點和其他修改，本發明的發明人還提出了幾種設計重新布置，以在 離散RF功率器件封裝的緊致容量內提供期望的多赫爾蒂性能。優選地，在活動沖模101上 布置盡可能少的組件。其余組件被適當地布置在活動沖模101之外，從而允許使用其他襯 底材料，例如，比活動沖模101更便宜且電和機械特性與活動沖模101不同的其他襯底材 料。這導致設計條件更靈活、成本更低并且集成多赫爾蒂放大器的性能更好。例如，創建 電容304和310作為總體上比在匪IC工藝內制造的MM(金屬-絕緣體-金屬)電容器具 有更好品質的低成本MOS電容器。最好用接合線來制造電感(例如，電感116U24、302和 306)，這是由于接合線實施方式是成本非常低的并具有非常好的品質因數。此外，由接合線 制成的電感具有非常高的自諧振頻率值(典型地為15GHz)。以下參照圖5-10來討論各種 示例設計。然而，如果襯底101的屬性允許高品質、低損耗和小寄生元件，則這些電感116、 124、302和306可以實現為集成的。 圖5是圖3的電路圖300的設計配置500的第一示例。此處，在用于例如MOS電路 的傳統襯底502和504中已創建電路300的組件。將電感116和124制作為兩個并聯的來 回的接合線。這避免了較高的返回電流流經其下的接地面，并將磁場保持為非常密集。該 配置還使例如電感116與302之間與耦合到多赫爾蒂放大器的其他組件的磁耦合最小。此 外，被制作為接合線的電感302和被制作為MOS電容器的電容304產生了低成本實施方式。 這些組件提供了所需的阻抗變換以及與具有最小信號損失的信號源的匹配。在當前L匿OS 技術中，配置500中的沖模101具有1. 2mm乘1. 2mm的典型尺寸。接合線506將主器件102和峰值器件104的組合點連接至輸出108，并形成電感。電容508用作后匹配電容器Cpm。 注意，或多或少沿相同方向來對電感306和124進行定向。然而，電感306和124之間的耦 合對于實際應用來說較低，這是由于接合線中的電流之間的90。相位差(或正交性)。因 此，該配置沒有使多赫爾蒂性能退化。 關于返回電流，實際上，所有RF電路的特征在于其返回電流路徑(RCP) 。 RCP指示 了 RF電流返回至RF信號源所經由的路線。以同樣的方式，所有RF組件的特征也可以在于 此。所有RF集成組件在地平面上具有非常緊致的RCP或"足跡"。這意味著，在集成電路 中，這些足跡沒有重疊。這是集成組件可以彼此非常靠近地布置而沒有相互耦合的危險的 原因。如果接合線用在RF電路中，則RCP可以是非常寬的，并且一般而言，RCP所占據的面 積與接合線的回路高度成比例。這意味著，靠近的線不僅通過空氣中的磁場進行耦合，而且 通過其足跡進行耦合。如果接地平面中的電流具有相似的方向和取向，則耦合是正的，而如 果電流具有相反的方向，則耦合是負的。現在，與并聯布置不同的、兩個接合線的取向影響 線與其RCP足跡之間的耦合。選擇實質上垂直的取向甚或具有回路高度不同的交叉線使不 僅通過空氣中的磁場的耦合最小，而且使處于接地平面中的耦合最小。另一種制造密集磁 場且使RCP最小的方式是使用彼此靠近地并聯布置且在一側由相同接合焊盤連接的兩個 接合線。在這種情況下，線具有沿相反方向流動的相等電流。該選擇在參照圖5-9而描述 的設計中用于電感116和124。 圖6是圖3中的電路300的設計配置600的第二示例。配置600適用于以下情況 其中，襯底損耗非常高，并且其中，集成電感的Q值大于20。在配置600中，在活動沖模101 上集成電感116。與配置500相比，配置600的優勢在于由于輸入網絡的完整集成而改進的 產品穩定性。如果由接合線制成的電感116與多赫爾蒂放大器的其他組件之間的磁耦合太 大而妨礙了多赫爾蒂性能，則該配置還比配置500更有益。在當前LDM0S技術中，配置600 中的沖模101具有1. 6mm乘1. 2mm的典型尺寸。 圖7是電路300的設計配置700的第三示例。配置700用于以下情況其中，襯底 損耗是可接受的，此外，電感306與電感124之間的磁耦合太高而對總體多赫爾蒂性能有負 面效應。此處，電感124由接合線制成，并利用位于活動沖模101上的接合焊盤702和704 沿相反方向布置。該配置便于使用inshin電感306和電容310。電感306由活動沖模101 與電容310之間的接合線制成，電容310在襯底504上被實現為MOS電容器。配置700使 電感124與電感306和電感508之間的磁耦合最小，這是由于其間的距離較大。
圖8是電路300的設計配置800的第四示例。配置800與圖7的配置700相似，但 現在已將電感116和118部分地制作為集成在活動沖模101 (匪IC)上，部分地制作為接合 線。配置800對于以下技術來說是有益的其中，襯底損耗非常高并可能對多赫爾蒂放大器 的增益有不利影響。注意，此外，線之間的磁耦合也是最小的，如配置700中一樣。現在，容 納電容304的襯底502還用于提供對電感116中的接合線進行互連的接合焊盤802和804 以及對電感118中的接合線進行互連的接合焊盤806和808。這種布置降低了多赫爾蒂放 大器的輸入處的信號損失，并通過提供以下裝置來提供更多靈活性該裝置用于通過調整 電感116和118中的接合線的長度來調諧多赫爾蒂的輸入網絡。這表示出多赫爾蒂放大器 的大量生產中的巨大優勢，這是由于可以通過選擇接合線長度來在更寬范圍的頻率內將多 赫爾蒂放大器優化至特定頻帶，而無需重新設計和生產另一 匪IC沖模。
圖9是電路300的設計配置900的第五示例。配置900的優點包括以下內容。在 相對較高的頻率處，電感124的所需值變小，那么，可以在僅單個步驟中實現電感124。這 允許減少接合焊盤的數目。 一般而言，由于接合焊盤的寄生電容Cp，使得接合焊盤具有負 面效應。電感124的取向垂直于接合線506。由此，電感124與線506之間的相互耦合最 小。此外，電感124的線的RCP垂直于輸出信號的線506的RCP，并一般垂直于輸入106與 輸出108之間的信號路徑。這消除了或至少減小了干擾，并改進了多赫爾蒂放大器的穩定 性。此外，電感116的線垂直于電感124的線，從而進一步消除了不期望的耦合的來源。另 一優點在于集成多赫爾蒂放大器單元的電感124和306與由并聯布置的這種單元形成的 陣列中相鄰多赫爾蒂放大器單元的相應電感有相對較大的距離，以形成大規模功率多赫爾 蒂放大器件。這在對多赫爾蒂放大器器件進行擴縮時是優點，這是由于相鄰單元的相互耦 合相對較低。此外，這種解決方案允許足夠的空間以在中間有附加電容器的兩步接合線中 布置inshin電路。即，現在，先前示例的電感306由經由額外電容906而互連的接合線902 和904形成。該網絡允許控制或抑制輸出電流的二次諧波。這還允許在比多赫爾蒂峰值功 率電平低多于6dB功率回退的范圍內通過將輸出RF電壓幅度降低15%來改進器件的耐用 性。接合線902垂直于線904，并被布置在活動沖模101上，以使對二次諧波抑制的負面RCP 效應最小。 圖10是電路300的設計配置1000的第六示例。配置1000提供了在活動沖模101 上具有最小數目的組件的解決方案。與配置900的區別之一是輸入信號的應用的點，現在 在節點1002處。現在，節點106用于施加偏置電壓。該解決方案對于集成電感的Q值非常 差的技術(例如，在3. 7GHz WiMAX頻帶處使用的LDMOS)來說是最有益的。
設計問題在于如果使用更大的L匿OS晶體管作為主級102和峰級104，則電感 124需要更小的值，并且可以使用兩個并聯的接合線來允許更大的平均RF電流流經這兩個 接合線。例如，考慮使用具有6. 5mm柵極寬度的LDM0S晶體管作為主級102。其漏源供電電 壓是Vds = 28V，該器件需要Zo = 400hm的特性阻抗。這需要電感124的值為Lo = 3nH， 以工作于WCDMA標準的2. 14GHz。根據設計規則，該電感值的實施方式需要利用均為1. 5nH 的電感值在兩步中制成的兩個接合線。此外，該布置需要兩個接合焊盤，如果這兩個接合焊 盤被布置在容納MOS電容器的襯底504上，則將具有lpF的寄生電容。那么，這將導致多赫 爾蒂的阻抗反相器的性能以額外20。相移退化，給出11(T而不是9(T的移位，并給出更 低的特性阻抗Zo = 350hm而不是Zo = 400hm。結果將是效率更低、線性更差且多赫爾蒂放 大器的增益更低。現在，如果主級L匿OS晶體管是比13mm寬度的柵極大兩倍的晶體管，則 阻抗124的所需值是1. 5nH。這可以通過沿垂直方向布置的一步接合線來實現，從而提供與 其他接合線的最小寄生磁耦合，還沒有中間的接合焊盤。在這種情況下，由于主級102的大 兩倍的平均輸出電流，使得需要兩個并聯的接合線。該配置實質上提供了多赫爾蒂的阻抗 反相器的理想性能。
10
權利要求
一種包括多赫爾蒂放大器的電子電路，其中-多赫爾蒂放大器包括-輸入(106)、輸出(108)、主級(102)和峰級(104)；以及-輸出網絡(308、124、306、310)，將主級的輸出節點和峰級的輸出節點連接至輸出；-輸出網絡包括-第一電感器(124/Lo)，耦合在主級的輸出節點與峰級的輸出節點之間；-分路電容器(308/Ci)，耦合在主級的輸出節點和與主級的寄生電容(122)并聯的信號地之間，；以及-分路電感器(306/Li)，耦合在主級的輸出節點與信號地之間。
2. 根據權利要求1所述的電路，其中-所述輸入位于第一襯底(502)上；-所述主級和所述峰級集成在第二襯底(101)上；以及-所述輸出位于第三襯底(504)上。
3. 根據權利要求2所述的電路，其中-所述輸入網絡包括第二電感器(302/Lt);-所述第二電感器包括第一襯底與第二襯底之間的接合線；以及_所述分路電感器包括第二襯底與第三襯底之間的另一接合線。
4. 根據權利要求l所述的電路，其中，所述第一電感器包括多個接合線，并且，其中相鄰接合線之一中的電流沿實質上相反的方向流動。
5. 根據權利要求3所述的電路，其中_所述第一電感器、所述第二電感器和所述分路電感器中的至少特定的一個包括多個接合線；以及_所述特定電感器的接合線中的相鄰接合線之一中的電流沿實質上相反的方向流動。
6. 根據權利要求3、4或5所述的電路，其中_所述第一 電感器、所述第二電感器和所述分路電感器中的每一個包括各自的接合線；-所述第一電感器、所述第二電感器和所述分路電感器中的至少一對的接合線具有實質上彼此垂直的取向。
7. 根據權利要求2所述的電路，包括另一電感器(116、118)，所述另一電感器部分地集成在第二襯底中，部分地用形成第一襯底與第二襯底之間來回路徑的接合線來實現。
8. 根據權利要求1、2、3、4、5、6或7所述的電路，包括與前述多赫爾蒂放大器并聯的至少另一個多赫爾蒂放大器。
全文摘要
本發明涉及一種集成多赫爾蒂放大器，具有將輸入連接至主級和峰級的輸入網絡以及將主級和峰級連接至輸出的輸出網絡。輸出網絡具有與主級的寄生電容并聯的接至信號地的分路電容器，并具有主級與信號地之間的分路電感器。分路配置使得可以使用寬頻范圍內的MMIC多赫爾蒂放大器。輸入網絡和/或輸出網絡的電感器中的至少一些是使用接合線來實現的。其取向和位置提供了線與返回RF電流路徑之間的最小相互電磁耦合。
文檔編號H03F1/02GK101785177SQ200880104302
公開日2010年7月21日 申請日期2008年8月22日 優先權日2007年8月29日
發明者伊戈爾·布萊德諾夫 申請人:Nxp股份有限公司