專利名稱：用于帶通西格馬-德爾塔調制的系統和方法
技術領域：
本發明寬泛地涉及一種用于帶通西格瑪-德爾塔(Sigma-delta)調制的系統和方法。
背景技術：
在中頻(IF)數字化接收器中，典型地由帶通西格瑪-德爾塔調制器(BP Σ Δ Μ) 來執行數字化。可以在離散時間(DT)域和連續時間(CT)域這兩個域中實現BP Σ ΔΜ。 DT BP Σ ΔΜ指使用開關電容器(SC)環路濾波器來實施的Σ ΔΜ，而使用有源RC、跨導 器-C(Gm-C)或LC濾波器來實現CT BP Σ Δ Μ。使用開關電容器電路來實現的DT BP Σ ΔΜ不能以高速操作，而基于有源RC、 Gm-C和LC濾波器的CT BP Σ Δ M受到工藝和溫度變化(PTV)的影響并且不能實現令人滿 意的性能，尤其在用CMOS/BiCMOS工藝來實施CT BP Σ Δ M時更是如此。進一步地，如同在Μ. Inerfield 等的"High Dynamic Range InP HBTDelta-Sigma Analog-to-Digital Converters，，IEEE Journal of Solid-State Circuits, Vol.38, No. 9，pp. 1524-1532，September 2003 禾口 k. Ε. Cosand 等的“IF-Sampling Fourth-Order Bandpass Σ Δ Modulator for Digital ReceiverApplications，，IEEE Journal of Solid-State Circuits, Vol. 39，No. 10，pp. 1633-1639，October 2004 中所公開的 CT BP Σ ΔΜ中所看到的那樣，雖然一些CT BP Σ ΔΜ已經在高IF處實現了相當優良的性能， 但它們是用昂貴的III-V工藝來實施的，并且消耗大量功率。在高IF處使用CMOS/BiCMOS 技術的高性能CT BP Σ Δ M仍然未成熟。近來在[Y. P. Xu, R. Yu, W. T. Hsu and A. R. Brown 的"A SiliconMicromechanical Resonator Based CMOS Bandpass Sigma-Delta Modulator"Proc.of Asian Solid-State Circuit Conference (A-SSCC' 06) ， November 2006.pp. 143-146 ；R.Yu, Y.P.Xu 的"A 47.3-MHz SAW Resonator Based CMOSSecond-Order Bandpass Sigma—Delta Modulator with 54-dB Peak SNDR"Proc. IEEE Custom Integrated Circuits Conf. (CICC’ 05)， pp. 203-206, September 2005]中已經提出了基于機電諧振器的BP Σ Δ Μ。這些BP Σ ΔΜ 實現了窄帶(200kHz)FM應用中的同等程度的或更優的SNDR(信號與噪聲加失真的比)性 能，但更適用于窄帶應用。雖然可以使用具有不同的中心頻率的多個諧振器來在高階環路 濾波器中實現更寬的通帶，但由于增加的寄生和復雜性，因此它們在實踐中難以實現。因此，存在對提供一種用于帶通西格瑪-德爾塔調制器的系統和方法以解決上述一個或更多的問題的需要。
發明內容
根據本發明的第一方面，提供了一種連續時間帶通西格瑪-德爾塔調制器，其包 括機電濾波器、被耦接至來自所述機電濾波器的輸出的量化器、以及被耦接在來自所述量 化器的輸出和所述機電濾波器的輸入之間的反饋電路。
從量化器的輸出經過反饋電路到量化器的輸入的環路可以提供用于模擬離散時 間帶通西格瑪-德爾塔調制器原型(prototype)的傳遞函數。基于所述機電濾波器的傳遞函數來確定所述環路的傳遞函數。 可以進一步基于離散時間帶通西格瑪-德爾塔調制器原型中所選擇的帶外增益 來確定所述環路的傳遞函數。所述調制器可以包括第一加法器，其用于將輸入信號與第一組反饋信號相加以 生成第一組合模擬信號；機電濾波器，其被耦接以接收所述第一組合模擬信號；第二加法 器，其被耦接至所述濾波器，用于將由所述濾波器生成的濾波后的信號與另一反饋信號相 加以生成第二組合模擬信號；所述量化器，其被耦接至第二加法器以接收第二組合模擬信 號、并且用于生成數字輸出信號。每個反饋信號可以由相應的反饋路徑生成，每個反饋路徑包括一個或多個鎖存 器，其用于將數字輸出信號延遲；數模轉換器，其用于將延遲后的數字輸出信號轉換為模擬 信號；以及乘法器，其用于將所述模擬信號乘以系數以生成所述反饋信號。所述機電濾波器可以包括由MEMS、BAff, SAW濾波器組成的組中一種或多種。根據本發明的第二方面，提供了一種用于連續時間帶通西格瑪-德爾塔調制的方 法，所述方法包括以下步驟使用機電濾波器對模擬信號進行濾波；將量化器耦接至來自 所述機電濾波器的輸出；以及提供來自被耦接在來自所述量化器的輸出和所述機電濾波器 的輸入之間的反饋電路的返回信號。所述方法可以進一步包括通過從所述量化器的輸出經過所述反饋電路到所述量 化器的輸入的環路來提供用于模擬離散時間帶通西格瑪_德爾塔調制器原型的傳遞函數。所述方法可以進一步包括基于所述機電濾波器的傳遞函數來確定所述環路的傳 遞函數。所述方法可以進一步包括以下步驟基于離散時間帶通西格瑪-德爾塔調制器原 型中所選擇的帶外增益來確定所述環路的傳遞函數。所述方法可以進一步包括以下步驟利用第一加法器，將輸入信號與第一組反饋 信號相加，以生成第一組合模擬信號；利用機電濾波器接收所述第一組合模擬信號；利用 耦接至所述濾波器的第二加法器，將由所述濾波器生成的濾波后的信號與另一反饋信號相 力口，以生成第二組合模擬信號；利用所述量化器接收第二組合模擬信號并且生成數字輸出 信號；每個反饋信號可以由相應的反饋路徑生成，其包括以下步驟由一個或多個鎖存 器將數字輸出信號延遲；由數模轉換器將延遲后的數字輸出信號轉換為模擬信號；以及由 乘法器將所述模擬信號乘以系數以生成所述反饋信號。所述機電濾波器可以包括由MEMS、BAff, SAW濾波器組成的組中一種或多種。
從以下只通過示例進行的書面描述并且結合附圖，本發明的實施例將被更好地理 解并且對本領域普通技術人員來說是顯而易見的，在附圖中圖1示出了采用4階機電濾波器作為環路濾波器的連續時間(CT)BP Σ ΔΜ的示 例實施例的系統級框圖。
圖2示出了示例實施例中的MEMS和SAW濾波器的等效電路。圖3示出了利用前向路徑中的相位延遲θ d作為參數的噪聲傳遞函數的根軌跡 圖。圖4示出了采用外部110MHz SAW濾波器的所提出的BP Σ ΔΜ的示例實施例的簡 化電路級結構。圖5示出了示例實施例中的低功率TIA的示意圖。圖6示出了示例實施例中的TIA的仿真的頻率響應。圖7示出了用0. 35- μ m SiGe HBT BiCMOS工藝制備的4階BP Σ Δ M的示例實施 例的芯片微圖。圖8示出了所述4階CT BP Σ Δ M的示例實施例的所測量的輸出頻譜。圖9示出了所述4階CT BP Σ AM的示例實施例的所測量的SNDR相對于輸入功 率的圖。圖10示出了示例實施例的雙音(two-tone)測試結果。圖11示出了圖示用于連續時間 帶通西格瑪德爾塔調制的方法的流程圖。
具體實施例方式在本發明的實施例中，提供了采用機電環路濾波器的BP Σ ΔΜ，所述機電環路濾 波器可以是例如微機械(MEMS)濾波器、表面聲波(SAW)濾波器、體聲波(BAW)濾波器或其 他機電濾波器中的任一種。示例實施例具有多反饋路徑以實現期望的環路傳遞函數并且保 證Σ ΔΜ的穩定性。寬帶跨阻抗放大器(TIA)被放置在機電環路濾波器之后，并且可以提 供插入損耗補償并且/或者使BP Σ ΔΜ的前向路徑中的相位延遲最小化。不像以前所提出的基于機電諧振器的BP Σ ΔΜ和基于III-V工藝的實施方案那 樣，示例實施例中的機電濾波器可以提供精確的中心頻率而無需頻率調諧，并且在功率消 耗方面可以較低。因而，在時間域中，在量化器的輸入端處，基于機電濾波器的CT BP Σ ΔΜ 的脈沖響應可以與DT BP Σ ΔΜ原型的脈沖響應匹配。因為對于給定的SAW濾波器來說極 點頻率已知并且不能被改變，因此DT BP Σ ΔΜ原型的環路傳遞函數可以利用通帶中相同 的極點布置和帶外增益的恰當選擇來模擬。換言之，可以基于DT BP Σ ΔΜ原型中所選擇 的帶外增益來確定基于機電濾波器的CT BP Σ ΔΜ的傳遞函數。在示例實施例中使用較高階機電濾波器作為BP Σ ΔΜ中的環路濾波器，雖然因 為所述濾波器只具有兩個可接入端子(輸入端和輸出端)而存在有限的可控制性，但可以 使用輔助電路來解決諸如環路傳遞函數和穩定性之類的問題。圖1示出了采用4階機電濾波器作為環路濾波器的連續時間(CT)BP Σ ΔΜ的示 例實施例的系統級框圖。使用多反饋結構來提供可控制性并且獲得導致穩定BP Σ ΔΜ的 期望的環路傳遞函數。在輸入信號102減去來自DAC(DAC1-4)110、112、114、116的反饋信號之后被饋送 至機電環路濾波器104。環路濾波器104的輸出在其被量化器106數字化之前減去來自 DAC5118的反饋。量化器106的輸出是BP Σ ΔMlOO的最終輸出108。在反饋路徑中，數字 輸出108首先被延遲一個采樣周期，并且然后被五個RZ (歸零)或NRZ (不歸零)DAC 110、 112、114、116、118轉換回到模擬信號。前四個RZ DAC(DAC1_4) 110、112、114、116的輸出被以不同的系數饋送或返回至輸入節點，并且被與輸入信號102相加。存在嵌入在DAC2112 和DAC4116中的固有半時鐘延遲，所述固有半時鐘延遲是RZ DAC 110、114和HRZ(半歸零 HalfReturn to Zero) DAC112、116之間的差。第五NRZ DAC (DAC5) 118的輸出被反饋至量化 器106的輸入。基于方程(1)中給出的脈沖不變性變換來確定反饋系數。
(1)其中H(z)是DT環路傳遞函數，H(S)是CT環路濾波器的傳遞函數，而D (s)是反 饋路徑中的DAC 110、112、114、116、118的線性組合。機電濾波器104的特性很大程度上取決于其結構。本發明的實施例中的BP Σ ΔM基于機械耦接MEMS濾波器和縱向耦接諧振器(LCR)型(longitudinally-coupled resonators based) SAW ilti^!!。圖 2 示出了示例實施例中的MEMS 濾波器[F. D. Bannon III，J. R. Clark和 C. T. -C. Nguyen 的“High-Q HF Microelectromechanical Filters，，IEEE Journalof Solid-State Circuits, Vol. 35, pp. 512-526，Apr 2000]和 SAW 濾波器[C. K. Campell 的 Surface Acoustic Wave Devices for Mobile and WireIessCommunications, Academic Press, 1998]的等效電路。在圖2中所提供的特定的假設下，兩個濾波器具有相似的4階傳遞函
數，所述4階傳遞函數可以由以下方程來一般化 …、 j^s 其中《。工和ω。2通常被選擇為關于給定的中心頻率ω。對稱，因而ω。= (ω。1+ω J/2。設= ω c-Δ ω且ω c2 = ω c+Δ ω，一個好的經驗方法是選擇2 Δ ω = Δ ω。/Qr，Qr是作為構成部分的諧振器的有載品質因子(loaded qualityfactor)，其由以下 方程給出
(3)所得到的3-dB濾波器帶寬是BW = 4 Δ ω。注意到忽略輸入端和輸出端處的靜 態電容Cp以簡化推導；其影響可以由后面將討論的接口電路的恰當設計來補償。在實施例中，使用SAW濾波器。但是，本領域技術人員將理解，該設計方法也可以 被應用于MEMS、BAW和其他機電濾波器。本實施例中所使用的SAW濾波器具有以IlOMHz為 中心的帶寬1. 152MHz。已經由f。士 Δ f = 110+0. 288MHz確定了 SAW濾波器的極點頻率。并 且作為構成部分的諧振器的有載Q為I = fc/2 Δ f = 191。示例實施例中的系統級設計基于脈沖響應不變性變換，其中，在時間域中，在量化 器的輸入端處，基于機電濾波器的CT BP Σ ΔΜ的脈沖響應可以與DT BP Σ ΔΜ原型的脈 沖響應匹配。因為對于給定的SAW濾波器來說極點頻率已知并且不能被改變，所以DT BP ΣΔΜ原型的環路傳遞函數可以利用通帶中相同的極點布置和帶外增益的恰當選擇來模 擬。所得到的傳遞函數由以下方程給出 在示例實施例中，為了將基于機電濾波器的CT BP Σ ΔΜ的傳遞函數與DT BP Σ ΔΜ原型的傳遞函數匹配，實施具有RZ DAC和HRZ DAC的組合的耦接到輸入的四個 獨立的反饋路徑。如圖1中所示，在量化器之后添加一個時鐘周期延遲以減輕亞穩性 (metastability)問題的情況下，第五NRZ DAC提供完全等效(equivalence)。可以根據脈 沖響應不變性變換來確定DAC的反饋系數或增益。在示例實施例中，假定機電濾波器的傳遞函數具有方程(1)的形式。但是諸如插入損耗(IL)和寄生電容Cp(圖2)之類的固有的非理想性將影響BP Σ ΔΜ的性能。 已經在"A Silicon Micromechanical Resonator BasedCMOS Bandpass Sigma-Delta Modulator"Proc. IEEEA_SSCC，06，Nov. 2006. pp. 143-146. [Xu 等]中研究了 IL 對Σ ΔΜ 的 性能的影響。一般地，要求足夠的前向環路增益以抑制帶內噪聲以及減輕對量化器的嚴格 要求。對于在示例實施例中所使用的一比特量化器來說，可以使用電路級的仿真來確定最 小前向環路增益。仿真指示在所使用的SAW濾波器的輸出信號被量化之前，可能需要50dB 增益。由用于SAW濾波器的感測放大器(30dB)和量化器的前置放大器(20dB)來提供該增 益。但是，優選地，增益級不應當在通帶的附近引入過多的相位延遲。為了分析相位延遲的 影響，利用其傳遞函數由以下方程給出的一階系統來對增益級建模
(5)其中Aetl是DC增益，而ωρ是極點頻率。由增益級在中心頻率ω。處引入的相位延 遲(Gd)為 9d = ^rT1(COcZcop)0圖3示出了利用前向路徑中的相位延遲θ d作為參數的噪聲傳遞函數的根軌跡 圖。該圖示出了在相位延遲大于27°時，示例實施例中的調制器變得不穩定。這暗示著 優選地使Σ ΔΜ的前向路徑中的增益級的相位延遲最小化。換言之，增益級應當優選地具 有通帶周圍的足夠的帶寬或可忽略的相位延遲。圖4示出了所提出的采用外部110-MHz SAff濾波器的BP Σ ΔΜ的示例實施例 的簡化電路級結構。跨導器Gnbi 420將輸入信號402轉換為電流，以與來自四個電流引導 (steering)DAC 410、412、414、416的反饋信號相加。單端(single-ended)信號被用于驅 動片外(offchip) SAW濾波器。另一輸出驅動浮動極板(floating pad)以平衡加載。來自 機電濾波器404的單端輸出由TIA422感測和放大，并且然后被轉換為差分信號。第二跨導 器424然后將該差分信號轉換為電流以隨后減去加權(weighed)的NRZ DAC 418電流，生 成和信號。然后該和信號進一步被前置放大器426放大，并且被饋送至五個串聯的ECL (射 極控制邏輯)主_從鎖存器430、432、434、436、438。與前置放大器426 —起，其中主級和從級都具有NRZ輸出的第一主-從鎖存器 (鎖存器1)430用作Σ ΔΜ中的量化器(比較器)，并且提供半采樣周期延遲。隨后的四個 主_從鎖存器(鎖存器2-5) 432、434、436、438通過NRZ主級串聯，并且它們的從RZ級的輸 出被用作反饋電流引導DAC 410、412、414、416的控制信號。每個鎖存器(鎖存器1_5)430、 432、434、436、438提供半時鐘/周期延遲。鎖存器430、432向DAC1410提供總計一個時鐘 的延遲。鎖存器434向DAC2412提供附加的半個時鐘的延遲，以使得DAC2變為HRZ DAC0 因此，向DAC1-4410、412、414、416提供的延遲分別為1,1. 5、2和2. 5個周期。仿真結果顯示=Gnui、反饋DAC(DAC1_4)和上拉電阻器Rpl貢獻Σ ΔΜ的與輸入有關的電路噪聲的大約80%，而在優化后，只考慮電路噪聲的SNR在IMHz帶寬中是83dB。如前面所指示的那樣，具有30dB增益的TIA被用于補償機電濾波器的插入損耗， 以及減輕對量化器的嚴格要求。但是，該TIA不應在通帶的附近引入過多的相位延遲，以避 免調制器不穩定。為了使在IlOMHz處的相位延遲最小化，對于TIA來說可能要求多于IGHz 的帶寬。因為這樣的寬帶TIA的輸入處的大寄生電容(Cp = 5 8pF)，因此它的直接實施 消耗太多功率。圖5示出了示例實施例中的低功率TIA的示意圖。晶體管Q1502和Q2504形成 TIA核心。替代傳統的并聯電壓反饋(shunt-shunt feedback)，TIA核心基于具有在Q2504 的射極添加的峰化(peaking)電 容器Ce 506的并聯電流反饋(shunt-series feedback)。 Ce 506引入零點，所述零點可以被調節至接近通帶，并且被用于加寬整體TIA的帶寬。給定 Cp = 6pF以及Ce = 0. 8pF，仿真結果指示整體TIA具有輸入電阻25 Ω、跨阻62dB Ω (等效 34dB電壓增益)。如圖6中所圖示，利用Ce 506，在消耗2mA電流時，TIA的3_dB帶寬被從 360MHz提高為1.3GHz。所得到的在通帶附近的相位偏移可以被視為可忽略。4階BP Σ ΔΜ的示例實施例的原型芯片以0. 35 μ m SiGe HBT BiCMOS工藝制備 并且占據0. 55mm2核心區域。圖7示出了以0. 35-μ m SiGe HBTBiCMOS工藝制備的4階BP Σ ΔΜ的示例實施例的芯片微圖，其中標識了主電路塊。圖8示出了 4階CT BP Σ ΔΜ的 示例實施例的所測量的輸出頻譜。注意，頻率單位(bin)大約為6. 7kHz。如圖9中所描繪， 所測量的IMHz信號帶寬中的峰值SNDR和DR性能分別為60dB和65dB。還執行了雙音互調 (two-tone intermodulation)測試以評估所設計的BP Σ Δ M的線性度。頻率相隔400kHz 的兩個-14dBFS(FS = 500mVpp)正弦信號被用于測試所述調制器。如圖10中所示，所測量 的IM3大約為-52dBc。具有SAW濾波器的單端接口電路、以及從外部連接的SAW濾波器產 生的與大信號有關的寄生(large signal dependent parasitic)可能造成了這樣的相對 低的線性度。在表1中總結了所測量的性能，并且將所測量的性能優選地與已知的CMOS/ BiCMOS單比特BP Σ Δ M的所報告的BW > IMHz中的性能的比較。與Understanding Delta-Sigma Data Converter. IEEE Press, 2005 [R. Schreier禾口G. C. Temes]中的品質因數 相似的品質因數被用于比較，并且被定義為FOM = SNDR+101og(Bff/Power) (6)表1性能總結和比較 本發明的實施例尋求通過使用CMOS/BiCMOS技術的諸如微機械(MEMS)濾波器、表 面聲波(SAW)濾波器、體聲波(BAW)濾波器之類的機電濾波器，來采用機電濾波器實現寬帶 高IF BP Σ Δ Μ。與現有CMOS/BiCMOS工藝的電子濾波器(例如有源RC、Gm-C、LC)相比，所 述機電濾波器可以提供精確的中心頻率而無需頻率調諧，并且可以在功率消耗方面較低。 因此，可以在寬帶高IF BP Σ ΔΜ的設計中避免了昂貴的III/VI工藝。進一步地，機電濾 波器可以是硅兼容的。機電濾波器的制備工藝被本領域技術人員理解，并且引用了例如用 于制備SAW濾波器的工藝的描述[Modeling and Fabrication of CMOS Surface Acoustic Wave Resonators, AnusNurashikin Nordin, IEEE Transactions on Micro wave Theory and Techniques, Vol. 55, No. 5, May 2007]。潛在的應用包括無線/有線接收器、基站和軟件定義的無線電中的IF和任何其他 帶通數字化。可以將本發明作為硬件模塊來實施。更具體地，在硬件的意義上，模塊是被設計為 與其他組件或模塊一起使用的功能性硬件單元。例如，可以使用分離的電子組件來實施所 述模塊，或所述模塊可以形成諸如專用集成電路(ASIC)之類的整體電子電路的一部分。存 在將被本領域技術人員理解的許多其他的可能性。圖11示出了圖示用于連續時間帶通西格瑪-德爾塔調制的方法的流程圖1100。 在步驟1102處，使用機電濾波器來對模擬信號進行濾波。在步驟1104處，將量化器與來自 機電濾波器的輸出耦接。在步驟1106處，提供來自被耦接在來自量化器的輸出和機電濾波 器的輸入之間的反饋電路的返回信號。本領域技術人員將理解，可以對如在具體實施例中所示的本發明進行許多變更和 /或修改，而不偏離寬泛地描述的本發明的精神和范圍。因此，應當將本實施例在全部方面 視作例示性的而非限制性的。
權利要求
一種連續時間帶通西格瑪-德爾塔調制器，其包括機電濾波器；量化器，其被耦接至來自所述機電濾波器的輸出；以及反饋電路，其被耦接在來自所述量化器的輸出和所述機電濾波器的輸入之間。
2.如權利要求1中所述的調制器，其中從量化器的輸出經過反饋電路到量化器的輸入 的環路提供用于模擬離散時間帶通西格瑪_德爾塔調制器原型的傳遞函數。
3.如權利要求2中所述的調制器，其中基于所述機電濾波器的傳遞函數來確定所述環 路的傳遞函數。
4.如權利要求3中所述的調制器，其中進一步基于離散時間帶通西格瑪-德爾塔調制 器原型中所選擇的帶外增益來確定所述環路的傳遞函數。
5.如上述權利要求中的任一項中所述的調制器，其包括第一加法器，其用于將輸入信號與第一組反饋信號相加，以生成第一組合模擬信號； 機電濾波器，其被耦接以接收所述第一組合模擬信號；第二加法器，其被耦接至所述濾波器，用于將由所述濾波器生成的濾波后的信號與另 一反饋信號相加以生成第二組合模擬信號；所述量化器，其被耦接至第二加法器以接收第二組合模擬信號，并且用于生成數字輸 出信號。
6.如權利要求5中所述的調制器，其中每個反饋信號由相應的反饋路徑生成，每個反 饋路徑包括一個或多個鎖存器，其用于將數字輸出信號延遲；數模轉換器，其用于將延遲后的數字輸出信號轉換為模擬信號；以及乘法器，其用于將所述模擬信號乘以系數以生成所述反饋信號。
7.如上述權利要求中的任一項中所述的調制器，其中所述機電濾波器包括由MEMS、 BAW、SAW濾波器組成的組中一種或多種。
8.—種連續時間帶通西格瑪-德爾塔調制的方法，所述方法包括以下步驟 使用機電濾波器對模擬信號進行濾波；將量化器耦接至來自所述機電濾波器的輸出；以及提供來自被耦接在來自所述量化器的輸出和所述機電濾波器的輸入之間的反饋電路 的返回信號。
9.如權利要求8中所述的方法，其進一步包括通過從所述量化器的輸出經過所述反 饋電路到所述量化器的輸入的環路來提供用于模擬離散時間帶通西格瑪_德爾塔調制器 原型的傳遞函數。
10.如權利要求9中所述的方法，其進一步包括以下步驟基于所述機電濾波器的傳遞 函數來確定所述環路的傳遞函數。
11.如權利要求10中所述的方法，其進一步包括以下步驟基于離散時間帶通西格 瑪_德爾塔調制器原型中所選擇的帶外增益來確定所述環路的傳遞函數。
12.如權利要求8至11中的任一項所述的方法，其進一步包括以下步驟 利用第一加法器，將輸入信號與第一組反饋信號相加，以生成第一組合模擬信號； 利用機電濾波器來接收所述第一組合模擬信號；利用耦接至所述濾波器的第二加法器，將由所述濾波器生成的濾波后的信號與另一反 饋信號相加，以生成第二組合模擬信號；利用所述量化器接收第二組合模擬信號并且生成數字輸出信號。
13.如權利要求12中所述的方法，其中每個反饋信號由相應的反饋路徑生成，其包括 以下步驟由一個或多個鎖存器將數字輸出信號延遲；由數模轉換器將延遲后的數字輸出信號轉換為模擬信號；以及由乘法器將所述模擬信號乘以系數以生成所述反饋信號。
14.如權利要求8至13中的任一項所述的方法，其中所述機電濾波器包括由MEMS、 BAW、SAW濾波器組成的組中一種或多種。
全文摘要
本發明寬泛地涉及用于帶通西格瑪-德爾塔調制的系統和方法。連續時間帶通西格瑪-德爾塔調制器包括機電濾波器、被耦接至來自所述機電濾波器的輸出的量化器、以及被耦接在來自所述量化器的輸出和所述機電濾波器的輸入之間的反饋電路。
文檔編號H03M3/00GK101861702SQ200880102763
公開日2010年10月13日 申請日期2008年8月11日 優先權日2007年8月10日
發明者于銳, 許永平 申請人:新加坡國立大學