專利名稱：具有對稱電路拓撲的差分放大器的制作方法
技術領域：
本發明涉及一種差分放大器電路并且特別地涉及一種具有包括不 同導電類型的晶體管的兩個輸入級的差分放大器電路。
背景技術：
近年來，由于LSI制造技術中的進步而使得在LSI上實現的 MOSFET的尺寸不斷減小，并且這導致了可施加到MOSFET的最大電壓 的降低。而且，作為對于移動電子設備的性能增加的要求和需求，對 于電池和周邊部件上的發展，以及節約能源的社會需要的結果，增加 了在各種移動電子設備中減小電源電壓的要求。
電源電壓的減小，不期待地使得難以操作和設計電子設備的電路。 一個問題在于，具有CMOS構造的LSI中廣泛使用的增強型NMOS或者 PMOSFET的允許的輸入電壓范圍受到限制。具體地，增強型FET具有 無效的電壓范圍，在該電壓范圍中不導通輸出電流(這樣的特性常常 被稱為常關閉型)。更具體地，NMOS晶體管能夠以高于其閾值電壓的 輸入電壓來工作，而PMOS晶體管能夠以低于通過從電源電壓減去閾值 電壓而獲得的負閾值電壓的輸入電壓來工作。相反，當電源電壓減小 時，閾值電壓相對電源電壓的比率增加了；這意味著禁止電壓范圍相 對電源電壓的比率增加了。另外，電路中的信號電壓被減小為低于閾 值電壓電平，導致電路的故障。
一種解決該問題的有希望的方法是在差分放大器電路中引入 NMOS晶體管的輸入晶體管對和PMOS晶體管的輸入晶體管對。圖l是 示出這樣構建的差分放大器電路的典型構造的電路圖。例如，Behzad Razavi在"Design of Analog CMOS Integrated Circuits", McGraw-Hill,2002， pp. 326中公開了圖1的電路構造。
圖1的差分放大器電路100包括N型輸入級101、 P型輸入級102和輸 出級103。 N型輸入級101包括NMOS晶體管M11至M13，并且P型輸入級 102包括PMOS晶體管M14至M16。 NM0S晶體管M12和PM0S晶體管 M14連接到接收差分輸入信號中的一個(即非反轉的輸入信號)的非反 轉的輸入端IP,而NMOS晶體管M13和PMOS晶體管M15連接到接收另 一差分輸入信號(即，反轉的輸入信號)的反轉的輸入端IM。 g卩，N 型輸入級101中的NMOS晶體管M12和M13構成接收差分輸入信號的 NMOS晶體管對，而P型輸入級102中的PMOS晶體管M14和M15構成接 收差分輸入信號的PMOS晶體管對。
輸出級103包括NMOS晶體管M17至M1A以及PMOS晶體管M1B至 M1E。輸出級103中的節點N11和N12分別連接至P型輸入級102中的 PMOS晶體管M14和M15的漏極，而輸出級103中的節點N14和N15分別 連接至N型輸入級101中的NMOS晶體管M12和M13的漏極。輸出級103 從輸出端OUT輸出對應于饋送到N型輸入級101和P型輸入級102的差分 輸入信號的輸出信號。
增強型晶體管(即常關閉型)可以用于差分放大器電路100中的 NMOS晶體管和PMOS晶體管。
在圖1的差分放大器電路100中，允許用NMOS晶體管M12和M13 構造的N型輸入級101來接收等于或者高于NMOS晶體管的閾值電壓的 輸入電壓，而允許用PMOS晶體管M14和M15構造的P型輸入級102來接 收等于或者低于通過從電源電壓減去PMOS晶體管的閾值電壓而獲得 的電壓的輸入電壓。因此，圖1的差分放大器電路100能夠處理從接地 至電源電壓的整個電壓范圍中的輸入電壓。
然而，本發明的發明人已經發現了下述問題，即圖l的差分放大器
8ioo的偏移電壓不被設置為零。下面將詳細討論該問題。在下面的討論 中，除非另外有明確的說明，假定差分放大器電路100中的所有MOS晶 體管在飽和區內操作。應注意，出于說明電路操作的概念的目的，所 有MOS晶體管操作在飽和區內的假定并不造成與差分放大器電路100 的實際操作有本質的不精確。
一般來說，MOS晶體管的漏極電流ID用下面的等式(1)表示<formula>formula see original document page 9</formula>
其中u是溝道內的載流子遷移率，Cox是每單位面積的柵極電容， W是柵極寬度，L是柵極長度，VGS是柵源電壓，Vth是閾值電壓，VDS 是源漏電壓，并且VA是厄利電壓。
為了易于分析和理解該電路，在下面假定所有的NMOS晶體管和 PMOS晶體管具有相同的增益因子(3(=pCox* W/L)，相同的閾值電壓 Vth以及相同的厄利電壓VA。下面的符號定義為
Ix: MOS晶體管Mx (x^l至lE)的漏極電流；
VGSx: MOS晶體管Mx的柵源電壓；
VDSx: MOS晶體管Mx的漏源電壓；
VNy:節點Ny (y=13)的電壓電平；
VIP:非反轉的輸入信號的電壓電平(即，非反轉的輸入端IP的電 壓電平)；
VIM:反轉的輸入信號的電壓電平(即，反轉的輸入端IM的電壓 電平)；以及
VO:輸出電壓(即，輸出端OUT的電壓電平)。
在圖1的差分放大器電路100中，偏移電壓為零意味著如果VIP等于VIM，則下面的等式(2 )成立
VO = VDD/2， ... (2) 其中VDD是電源電壓。
通過從等式(1)推導出來的下面的等式(3)來表示輸出電壓VO:
<formula>formula see original document page 10</formula>
其中Rout是從輸出端OUT測量的差分放大器電路100的輸出電阻。
即使當差分放大器電路100中的晶體管具有相同的性質時，等式 (3)的第一項也沒有減小到零。B卩，即使當P型輸入級102中的PMOS 晶體管M14和M15的性質完全相同，N型輸入級101中的NMOS晶體管 M12和M13的性質完全相同，以及PMOS晶體管和NMOS晶體管的閾值 電壓完全相同時，等式(2)也并不以同一等式而成立；等式(2)只 有在Vthl7^VO的特定情況下才成立。換句話說，圖l中所示的差分放 大器電路的偏移電壓不總是被設置為零。當其中的晶體管的性質不相 同(例如，輸入級包括有不同性質的晶體管)時，偏移電壓會進一步 偏離零
發明內容
發明人已經發現圖l中所示的電路的非零的偏移電壓的一個來源
是相對于晶體管導電類型來說，差分放大器電路ioo的電路結構不對稱
性，特別是輸出級103的電路結構的不對稱性，其中，所述輸出級103 包括M0S晶體管M17至M1E。根據發明人的研究，通過解決電路結構 的非對稱性，能夠減小偏移電壓，理想地能夠使其減小到零。
本發明的一方面，差分放大器電路設有包括第一導電類型的晶體 管對的第一輸入級，該第一導電類型的晶體管對接收差分輸入信號； 連接至第一輸入級的第一輸出級；包括不同于第一導電類型的第二導 電類型的晶體管對的第二輸入級，該第二導電類型晶體管對接收差分 輸入信號；連接至第二輸入級的第二輸出級；以及輸出端。用下述電 路拓撲構建第二輸出級，其中，利用第二導電類型的晶體管代替第一 輸出級中的第一導電類型的晶體管，利用第一導電類型的晶體管代替 第一輸出級中的第二導電類型的晶體管，利用電源端代替第一輸出級 中的接地端，并且利用接地端代替第一輸出級中的電源端。輸出端共 同地連接至第一和第二輸出級的輸出。
這樣構造的差分放大器電路有效地減小其偏移電壓，理想地能夠 將其減小到零。
參考附圖，本發明的以上和其它目的、優點以及特征將從下面的 某些優選實施例而變得更明顯，其中
圖l是示出傳統的差分放大器電路的構造的電路圖2是示出本發明的第一實施例中的差分放大器電路的示例性構 造的電路圖；以及
圖3是示出本發明的第二實施例中差分放大器電路的示例性構造 的電路圖。
具體實施例方式
11現在將在這里參考示出的實施例描述本發明。本領域的技術人員 將了解使用本發明的教導能夠實現很多替代實施例并且本發明并不限 于出于說明目的而示出的實施例。
(第一實施例)
圖2是示出本發明的第一實施例中的差分放大器電路1的示例性構 造的電路圖。差分放大器電路1包括N型輸入級2、 P型輸入級3以及輸出 級4和5。
N型輸入級2包括NMOS晶體管M21至M23。 NMOS晶體管M22和 M23形成源極連接的差分晶體管對。即，NMOS晶體管M22的柵極連接 至非反轉的輸入端IP，其中，差分輸入信號中的一個(即，非反轉的輸 入信號)饋送到該非反轉的輸入端IP，而NMOS晶體管M23的柵極連接 至反轉的輸入端IM，其中，另一個差分輸入信號(即，反轉的輸入信 號)饋送到該反轉的輸入端IM。 NMOS晶體管M22和M23的源極共同連 接到NMOS晶體管M21的漏極。NMOS晶體管M21在柵極上接收偏置電 壓V21，用作將恒定電流供給利用NMOS晶體管M22和M23構造的差分 晶體管對的恒定電流源。偏置電壓V21被設置為略高于NMOS晶體管 M21的閾值電壓以從而通過NMOS晶體管M21提供足夠的漏極電流。
P型輸入級3包括PMOS晶體管M2C至M2E。 PMOS晶體管M2C和 M2D用作具有共同連接的源極的差分晶體管對。g卩，PMOS晶體管M2C 的柵極連接至非反轉的輸入端IP，其中，非反轉的輸入信號饋送到該非 反轉的輸入端IP，而PMOS晶體管M2D的柵極連接至反轉的輸入端IM， 其中，反轉的輸入信號饋送到該反轉的輸入端IM。 PMOS晶體管M2C 和M2D的源極連接至PMOS晶體管M2E的漏極。PMOS晶體管M2E在柵 極接收偏置電壓V25，用作將恒定電流供給利用PMOS晶體管M2C和 M2D構造的差分晶體管對的恒定電流源。偏置電壓V25被設置為略低于 通過從電源電壓VDD減去PMOS晶體管M2E的閾值電壓而獲得的電壓， 以從而通過PMOS晶體管M2E提供足夠的漏極電流。包括NMOS晶體管M24至M27以及PMOS晶體管M28至M2B的輸出 級4，連接至N型輸入級2。輸出級4被構造為折疊級聯電流鏡，其中， 該折疊級聯電流鏡在節點N29上產生對應于在N型輸入級2中通過 NMOS晶體管M22和M23的漏極電流I22和123的輸出信號。
相應地，包括NMOS晶體管M2F至M21以及PMOS晶體管M2J至 M2M的輸出級5連接至P型輸入級3。輸出級5也被構造為折疊級聯電流 鏡，其中，該折疊級聯電流鏡在節點N2B上產生對應于在P型輸入級3 中通過PMOS晶體管M2C和M2D的漏極電流I2C和I2D的輸出信號。
輸出級4和5每個都被饋送有三個偏置電壓。更具體地，偏置電壓 V22、 V23和V24被供給輸出級4，而偏置電壓V22、 V23和V26被供給輸 出級5。應注意，偏置電壓V22和V23既被供給輸出級4也被供給輸出級5。
偏置電壓V22被設置為略高于NMOS晶體管M26、 M27、 M2H以及 M2I的閾值電壓的預定電壓(同時接地電平GND被限定為零伏特)，并 且確定其使得足夠的漏極電流流過NMOS晶體管M26、 M27、 M2H和 M2I。更具體地，偏置電壓V22被設置為用下面等式表示的電壓
V22 = VthN1 + Vds_satNl + al，
其中Vthni是NMOS晶體管M26、 M27、 M2H和M2I的閾值電壓， Vdsj頻!是NMOS晶體管M24、 M25、 M2F和M2G的漏源飽和電壓，并 且a,是高于零伏特的電壓。偏置電壓V22被供給NMOS晶體管M26、 M27、 M2H和M2I的柵極。
另一方面，偏置電壓V23被設置為略低于通過從電源電壓VDD減 去PMOS晶體管M28、 M29、 M2J和M2K的閾值電壓而獲得的電壓的預 定電壓，并且確定其使得足夠的漏極電流流過PMOS晶體管M28、 M29、 M2J和M2K。更具體地，偏置電壓V23被設置為由下面等式表示的電壓V23 = VDD - (VTHP1 + VDSsatP1 + a2)，
其中Vthp!是PMOS晶體管M28、 M29、 M2J和M2K的閾值電壓， VDS—satiM是PMOS晶體管M2A、 M2B、 M2L和M2M的源漏飽和電壓，并
且0t2是高于零伏特的電壓。
此外，偏置電壓V24是略低于通過從電源電壓VDD減去PMOS晶體 管M2A和M2B的閾值電壓而獲得的電壓的預定電壓，并且確定其使得 足夠的漏極電流流過PMOS晶體管M2A和M2B。更具體地，偏置電壓 V24是用下面等式表示的電壓 V24 = VDD —(VTHP2 + a3)，
其中VTHP2是PMOS晶體管M2A和M2B的閾值電壓并且ot3是高于零
伏特的電壓。
最終，偏置電壓V26被設置為略高于NMOS晶體管M2F和M2G的閾 值電壓的預定電壓，并且確定其使得足夠的漏極電流流過NMOS晶體管 M2F和M2G。更具體地，偏置電壓V26被設置為由下面等式表示的電壓
V26 = Vt腿+ a4，
其中VTHN2是NMOS晶體管M2F和M2G的閾值電壓，并且CX4是大于 零的電壓。
作為輸出級4的輸出節點的節點N29以及作為輸出級5的輸出節點 的節點N2B共同連接至差分放大器電路1的輸出端。從輸出端OUT得到 的信號是對應于被饋送到輸入端IP和IM的差分輸入信號的輸出信號。
應注意，增強型晶體管(處于常關閉模式)可以用作集成在圖2的 差分放大器電路l中的MOS晶體管。強調下述事實即本實施例的差分放大器電路l的電路構造相對于 晶體管導電類型(即，N型和P型)來說是對稱的。即，利用下述電路 拓撲構建本實施例的差分放大器電路中的輸出級5，在所述電路拓撲
中(a)利用PMOS晶體管代替輸出級4中集成的NMOS晶體管；(b) 利用NMOS晶體管代替輸出級4中集成的PMOS晶體管；(c)利用電源 端代替連接至輸出級4中的NMOS晶體管的接地端；以及(d)利用接地 端代替連接至輸出級4中的PMOS晶體管的電源端。此外，比通過從電 源電壓VDD減去PMOS晶體管的閾值電壓而獲得的電壓低的預定偏置 電壓被供給輸出級5中與輸出級4中的NMOS晶體管關聯的PMOS晶體 管，其中，高于NMOS晶體管的閾值電壓的預定偏置電壓被供給該 NMOS晶體管。相應地，高于NMOS晶體管的閾值電壓的預定偏置電壓 被供給輸出級5中與輸出級4中的PMOS晶體管關聯的NMOS晶體管，其 中，比通過從電源電壓減去PMOS晶體管的閾值電壓而獲得的電壓低的 預定偏置電壓被供給該PMOS晶體管。
輸出級4和5之間的對應關系如下用下述電路拓撲構建輸出級5， 在所述電路拓撲中(a)分別利用PMOS晶體管M2L、 M2M、 M2J和 M2K代替輸出級4中的NMOS晶體管M24至M27; (b)分別利用NMOS 晶體管M2H、 M2I、 M2F和M2G代替PMOS晶體管M28、 M29、 M2A和 M2B; (c)利用電源端代替連接至NMOS晶體管M24和M25的接地端； 并且(d)利用接地端代替連接至PMOS晶體管M2A和M2B的電源端。
另外，偏置電壓V23被供給輸出級5中的PMOS晶體管M2J和M2K， 其中，PMOS晶體管M2J和M2K與提供了偏置電壓V22的輸出級4中的 NMOS晶體管M26和M27相關聯。
此外，偏置電壓V22被供給到輸出級5中的NMOS晶體管M2H和 M2I，其中，NMOS晶體管M2H和M2I與提供了偏置電壓V23的輸出級4 中的PMOS晶體管M28和M29相關聯。最終，偏置電壓V26被供給輸出 級5中的NMOS晶體管M2F和M2G，其中，NMOS晶體管M2F和M2G與提供了偏置電壓V24的輸出級4中的PMOS晶體管M2A和M2B相關聯。
這樣的構造避免了輸出級4和5相對于晶體管導電類型(即N型和P 型)來說的電路非對稱性，并且從而有效地減小了偏移電壓。在原理 上，圖2中的差分放大器電路1的構造允許將偏移電壓設置減小為零。 給出下述事實的說明，即在原理上第一實施例中的差分放大器電路l中 偏移電壓能被減小到零。
以下討論是基于下述假設即除非另有明確的說明，所有MOS晶 體管都以與在"背景技術"中的討論相同的方式在飽和區域中操作。 應注意，出于說明電路操作的概念的目的，所有MOS晶體管在飽和區 內操作的假定并不造成與差分放大器電路100的實際操作有本質的不 精確。
為了易于分析和理解該電路，在下面假定所有的NMOS晶體管和 PMOS晶體管具有相同的增益因子p — ^iCox W/L)，相同的閾值電壓 Vth以及相同的厄利電壓VA。進一步使用下面的符號
Ix: MOS晶體管Mx (x-21至2M)的漏極電流；
VGSx: MOS晶體管Mx的柵源電壓；
VDSx: MOS晶體管Mx的漏源電壓；
VNy:節點Ny (y-21至26)的電壓電平；
VIP:非反轉的輸入信號的電壓電平(即，非反轉的輸入端IP的電 壓電平)；
VIM:反轉的輸入信號的電壓電平(即，反轉的輸入端IM的電壓 電平)；以及
VO:輸出電壓(即，輸出端OUT的電壓電平)。
通過下面的等式(4)獲得輸出電壓VO:<formula>formula see original document page 17</formula>
其中Rout是從輸出端OUT測量的差分放大器電路l的輸出電阻。
當VIP等于VIM時，下面的等式成立
<formula>formula see original document page 17</formula>， (5)
并且此外，根據等式(4)建立下面的等式(6):<formula>formula see original document page 17</formula>
(6)
當對于等式(6)下式成立時:
<formula>formula see original document page 17</formula> ... (7)
則等式(6)的第一項為零，這意味著等式(6)同樣可以成立而 沒有任何矛盾。因此等式(7)成立，同時偏移電壓減小到零伏特。
(第二實施例)
圖3是示出根據本發明的第二實施例的差分放大器電路11的示例 性構造的電路圖。差分放大器電路11包括N型輸入級12、 P型輸入級13、輸出級14和15、以及偏置電路16。與第一實施例相關的圖2示出從電壓源提供偏置電壓V22至V26，而與第二實施例相關的圖3示出提供偏置電壓V31至V34的偏置電路16的特定電路構造。
更具體地，N型輸入級12包括NMOS晶體管M33至M35。 NMOS晶體管M34和M35形成源連接的差分晶體管對。目卩，NMOS晶體管M34的柵極連接至非反轉的輸入端IP，其中，非反轉的輸入信號饋送到該非反轉的輸入端IP，而NMOS晶體管M35的柵極連接至反轉的輸入端IM，其中，反轉的輸入信號饋送到該反轉的輸入端IM。 NMOS晶體管M34和M35的源極被共同連接至NMOS晶體管M33的漏極。NMOS晶體管M33在柵極接收偏置電壓V31，用作將恒定電流供給利用NMOS晶體管M34和M35構造的差分晶體管對的恒定電流源。
P型輸入級13包括PMOS晶體管M3C至M3E。 PMOS晶體管M3C和M3D形成共同連接的差分晶體管對。即，PMOS晶體管M3C的柵極連接至非反轉的輸入端IP,其中，非反轉的輸入信號饋送到該非反轉的輸入端IP，而PMOS晶體管M3D的柵極連接至反轉的輸入端IM，其中，反轉的輸入信號饋送到該反轉的輸入端IM。 PMOS晶體管M3C和M3D的源極共同連接至PMOS晶體管M3E的漏極。PMOS晶體管M3E在柵極接收偏置電壓V34，用作將恒定電流供給利用PMOS晶體管M3C和M3D構造的差分晶體管對的恒定電流源。
包括NMOS晶體管M36和M37以及PMOS晶體管M38至M3B的輸出級14連接至N型輸入級12。輸出級14被構建為折疊級聯電流鏡，并且在節點N38上產生與在N型輸入級12中通過NMOS晶體管M34和M35的漏極電流I34和I35對應的輸出信號。兩個偏置電壓偏置電壓V31和V33被供給輸出級14。偏置電壓V31被供給NMOS晶體管M36和M37的柵極，而偏置電壓V33被供給PMOS晶體管M38和M39的柵極。
類似地，包括NMOS晶體管M3F至M3I以及PMOS晶體管M3J和M3K的輸出級15連接至P型輸入級13。輸出級15也被構造為折疊級聯電流鏡，該折疊級聯電流鏡在節點N3A上產生對應于在P型輸入級13中通過PMOS晶體管M3C和M3D的漏極電流I3C和I3D的輸出信號。兩個偏置電壓偏置電壓V32和V34被供給輸出級15。
如下地調整供給到N型輸入級12、 P型輸入級13以及輸出級14和15的偏置電壓V31至V34的電壓電平。首先，偏置電壓V31被設置為略高于NMOS晶體管M33、 M36和M37的閾值電壓的預定電壓，并且確定其使得足夠的漏極電流流過NMOS晶體管M33、 M36和M37。更具體地，偏置電壓V31被設置為由下面等式表示的電壓V31 = VTHN3 + a5，
其中Vthn3是NMOS晶體管M33、 M36和M37的閾值電壓，并且065是高于零伏特的電壓。偏置電壓V31被供給NMOS晶體管M33、 M36和M37的柵極。
偏置電壓V32被設置為略高于NMOS晶體管M3H和M3I的閾值電壓的預定電壓，并且確定其使得足夠的漏極電流流過NMOS晶體管M3H和M31。更具體地，偏置電壓V32被設置為由下面等式表示的電壓
V32 = V丁HN4 + VDs—satN2 + "6，
其中VTHN4是NMOS晶體管M3H和M3I的閾值電壓，VDS—satN2是NMOS晶體管M3F和M3G的漏源飽和電壓，并且(X6是高于零伏特的電壓。偏置電壓V32被供給NMOS晶體管M3H和M3I的柵極。
此外，偏置電壓V33被設置為略低于通過從電源電壓VDD減去PMOS晶體管M38和M39的閾值電壓而獲得的電壓的預定電壓，并且確定其使得足夠的漏極電流流過PMOS晶體管M38和M39。更具體地，偏置電壓V33被設置為由下面等式表示的電壓
<formula>formula see original document page 19</formula>其中VTHP3是PMOS晶體管M3 8和M3 9的閾值電壓，VDS_satP2是PMOS晶體管M3A和M3B的漏源飽和電壓，并且a7是高于零伏特的電壓。偏置電壓V33被供給PMOS晶體管M38和M39的柵極。
最終，偏置電壓V34被設置為略低于通過從電源電壓VDD減去PMOS晶體管M3E、 M3J和M3K的閾值電壓而獲得的電壓的預定電壓，并且確定其使得足夠的漏極電流流過PMOS晶體管M3E、 M3J和M3K。更具體地，偏置電壓V34被設置為由下面等式表示的電壓
V34 = VDD — (V麗+ a8)，
其中Vthp4是PMOS晶體管M3E、 M3J和M3K的閾值電壓，并且(^8是高于零伏特的電壓。偏置電壓V34被供給PMOS晶體管M3E、 M3J和M3K的柵極。
偏置電路16產生前述的偏置電壓V31至V34。在該實施例中，偏置電路16包括二極管接法的NMOS晶體管M3K 二極管接法的PMOS晶體管M32和串行連接在NMOS晶體管M31的漏極和PMOS晶體管M32的漏極之間的電阻元件R31至R33。在NMOS晶體管M31的漏極上產生偏置電壓V31，而在電阻元件R31和R32之間的連接節點上產生偏置電壓V32。此外，在電阻元件R32和R33之間的連接節點上產生偏置電壓V33，而在PMOS晶體管M32的漏極上產生偏置電壓V34。在偏置電壓V31至V34之中有下面的關系成立
GND < V31 < V32 < V33 < V34 < VDD。
差分放大器電路ll的輸出端OUT連接至作為輸出級14的輸出節點的節點N38，并且還連接至作為輸出級15的輸出節點的節點N3A。從輸出端OUT得到對應于饋送到輸入端IP和IM的差分輸入信號的輸出信
號應注意，增強型晶體管(即常關閉型)可以用作圖3的差分放大器
電路ll中的MOS晶體管。
還可以以和第一實施例相同的方式，利用相對于晶體管導電類型(即N型和P型)來說對稱的電路拓撲來設計第二實施例的差分放大器電路ll。 B卩，用下述電路拓撲來構建第二實施例的差分放大器電路U中的輸出級15，在所述電路拓撲中(a)利用PMOS晶體管代替包括在輸出級14中的NMOS晶體管；(b)利用NMOS晶體管代替包括在輸出級14中的PMOS晶體管；(c)利用電源端代替連接至輸出級14中的NMOS晶體管的接地端；以及(d)利用接地端代替連接至輸出級14中的PMOS晶體管的電源端。另外，略低于通過從電源電壓VDD減去閾值電壓而獲得的電壓的偏置電壓V34被供給輸出級15中的PMOS晶體管M3J和M3K，所述輸出級15中的PMOS晶體管M3J和M3K與輸出級14中的NMOS晶體管M36和M37相關聯，其中，所述NMOS晶體管M36和M37被提供有略高于閾值電壓的偏置電壓V31。此外，略高于閾值電壓的偏置電壓V32被供給輸出級15中的NMOS晶體管M3H和M31，所述輸出級15中的NMOS晶體管M3H和M3I與輸出級14中的PMOS晶體管M38和M39相關聯，其中，所述PMOS晶體管M38和M39被提供有略低于通過從電源電壓VDD減去閾值電壓而獲得的電壓的偏置電壓V33。
在這種構造中，輸出級14和15的電路構造相對于晶體管導電類型(即N型和P型)來說是對稱的，并且從而減小了偏移電壓。原理上，圖3中所示的差分放大器電路11的構造允許將偏移電壓設置減小為零。在下面，說明下述事實，即根據第二實施例的差分放大器電路ll在原理上能夠將偏移電壓減小為零。
如第一實施例中給出的討論的情況，下面的討論基于下述假設，即除非另有明確的說明，所有的MOS晶體管都在飽和區中操作并且所有的NMOS晶體管和PMOS晶體管都具有相同的增益因子(3 (= pCox W/L)，相同的閾值電壓Vth以及相同的厄利電壓VA。在下面也使用與第一實施例類似的符號,
輸出電壓VO是通過下面等式(8)獲得的:
FDD
=/^.仏38 + /34-/35). , —^ -/36. ^
W31
+ /3J. ,， — , + /3C—/3D). ^
鵬6
f KDD — I/O J/<9
,1
,6
+ -
■(8)
其中Rout是從輸出端OUT測量的差分放大器電路ll的輸出電阻,
當VIP等于VIM時，下面等式成立I34 = I35 = I3C = I3D ，... (9)
并且此外，根據等式(8)，建立等式(10):
:腸「
KO TOD —TO-+ -
「 KDD-FO 70 PCD —
—簡爿
-+ -
FDD -柳3爿 KDD —附3F
raD-2剛_。 PDZ5
+-卜/38 +-
附3爿 2
■/38 +70
脂F.-(10)
'/38 +
TOD
當對于等式(10)下式成立時
VO = VDD/2，…(11)
則等式(10)的第一項為零，這意味著等式(10)可以成立而沒
有任何矛盾。因此，等式(11)成立，并且偏移電壓被減小至零伏特。
22總的來說，本發明的上述實施例的差分放大器電路具有相對于晶
體管導電類型(即，N型和P型)來說對稱的電路構造，并且這有效地 減小偏移電壓，在原理上能夠將其減小到零伏特。
顯而易見地，本發明不限于上面的實施例，而是可以在不偏離本 發明的范圍的情況下進行修改和改變。例如，盡管將在圖2和3中所示 的差分放大器電路中級聯電流鏡用于共模反饋裝置，但是可以替代地 使用其它的共模反饋裝置。
應額外地注意，本發明還可以應用于由雙極晶體管組成的差分放 大器電路。相對于晶體管導電類型(即，NPN和PNP)來說對稱的電 路構造的使用在由雙極晶體管組成的差分放大器電路中，對于減小偏 移電壓也是有效的，理想地，能將其減小至零。應進一步注意，本發 明還可用于由諸如結型FET的其它種類的晶體管組成的差分放大器電 路。
權利要求
1. 一種差分放大器電路，包括第一輸入級，所述第一輸入級包括第一導電類型的晶體管對，所述晶體管對接收差分輸入信號；第一輸出級，所述第一輸出級連接至所述第一輸入級；第二輸入級，所述第二輸入級包括不同于所述第一導電類型的第二導電類型的晶體管對，所述晶體管對接收所述差分輸入信號；第二輸出級，所述第二輸出級連接至所述第二輸入級；以及輸出端，其中所述第二輸出級利用下述電路拓撲來構造，在所述電路拓撲中利用所述第二導電類型的晶體管代替所述第一輸出級中的所述第一導電類型的晶體管，利用所述第一導電類型的晶體管代替所述第一輸出級中的所述第二導電類型的晶體管，利用電源端代替所述第一輸出級中的接地端，并且用接地端代替所述第一輸出級中的電源端，并且所述第一和第二輸出級的輸出共同連接至所述輸出端。
2. 根據權利要求l所述的差分放大器電路，其中所述第一導電類 型是N型，并且所述第二導電類型是P型，其中所述第二輸出級中的p型晶體管被饋送有低于通過從電源電 壓減去其閾值電壓而獲得的電壓的預定偏置電壓，其中，所述p型晶體 管與所述第一輸出級中的被饋送有高于其閾值電壓的預定偏置電壓的N型晶體管相關聯，并且其中所述第二輸出級中的N型晶體管被饋送有高于其閾值電壓的 預定偏置電壓，其中，所述N型晶體管與所述第一輸出級中的被饋送有 低于通過從電源電壓減去其閾值電壓而獲得的電壓的預定偏置電壓的 P型晶體管相關聯。
3. 根據權利要求l所述的差分放大器電路，其中所述第一輸入級 包括具有共同連接的源極的第一和第二NMOS晶體管，所述第二輸入級包括具有共同連接的源極的第一和第二PMOS晶 體管，所述差分輸入信號中的一個被饋送到所述第一NMOS晶體管和所 述第一PMOS晶體管的柵極，所述差分輸入信號中的另一個被饋送到所述第二NMOS晶體管和 所述第二PMOS晶體管的柵極， 所述第一輸出級包括第三至第六NMOS晶體管；以及 第三至第六PMOS晶體管， 所述第三和第四NMOS晶體管具有連接至地的源極以及共同連接 的柵極，所述第五NMOS晶體管具有連接至所述第三NMOS晶體管的漏極 的源極以及連接至所述第三和第四NMOS晶體管的柵極且連接至第一 節點的漏極，所述第六NMOS晶體管具有連接至所述第四NMOS晶體管的漏極 的源極以及連接至第二節點的漏極，第一偏置電壓被饋送到所述第五和第六NMOS晶體管的柵極，所述第三PMOS晶體管具有連接至所述第一節點的漏極以及連接 至所述第一NMOS晶體管的漏極的源極，所述第四PMOS晶體管具有連接至所述第二節點的漏極以及連接 至所述第二NMOS晶體管的漏極的源極，第二偏置電壓被饋送到所述第三和第四PMOS晶體管的柵極，所述第五PMOS晶體管具有連接至所述第三PMOS晶體管的源極 的漏極以及連接至電源端的源極，所述第六PMOS晶體管具有連接至所述第四PMOS晶體管的源極 的漏極以及連接至電源端的源極，第三偏置電壓被饋送到所述第五和第六PMOS晶體管的柵極，所述第二輸出級包括第七至第十PMOS晶體管；以及 第七至第十NMOS晶體管，所述第七和第八PMOS晶體管具有連接至電源端的源極以及共同 連接的柵極，所述第九PMOS晶體管具有連接至所述第七NMOS晶體管的漏極 的源極以及連接至所述第七和第八PMOS晶體管的柵極且連接至第三 節點的漏極，所述第十PMOS晶體管具有連接至所述第八PMOS晶體管的漏極 的源極以及連接至第四節點的漏極，所述第二偏置電壓被饋送到所述第九和第十PMOS晶體管的柵極，所述第七NMOS晶體管具有連接至所述第三節點的漏極以及連接 至所述第一PMOS晶體管的漏極的源極，所述第八NMOS晶體管具有連接至所述第四節點的漏極以及連接 至所述第二PMOS晶體管的漏極的源極，所述第一偏置電壓被饋送到所述第七和第八NMOS晶體管的柵極，所述第九NMOS晶體管具有連接至所述第七NMOS晶體管的源極 的漏極以及連接至地的源極，所述第十NMOS晶體管具有連接至所述第八NMOS晶體管的源極 的漏極以及連接至地的源極，第四偏置電壓被饋送到所述第九和第十NMOS晶體管的柵極，并且所述輸出端連接至所述第一輸出級的所述第二節點和所述第二輸 出級的所述第四節點。
4.根據權利要求l所述的差分放大器電路，其中所述第一輸入級 包括具有共同連接的源極的第一和第二NMOS晶體管，所述第二輸入級包括具有共同連接的源極的第一和第二PMOS晶 體管，所述差分輸入信號中的一個被饋送到所述第一NMOS晶體管和所 述第一PMOS晶體管的柵極，所述差分輸入信號中的另一個被饋送到所述第二NMOS晶體管和所述第二PMOS晶體管的柵極， 所述第一輸出級包括第三和第四NMOS晶體管；以及 第三至第六PMOS晶體管， 所述第三NMOS晶體管具有連接至地的源極和連接至第一節點的 漏極，所述第四NMOS晶體管具有連接至地的源極以及連接至第二節點 的漏極，第一偏置電壓被饋送到所述第三和第四NMOS晶體管的柵極，所述第三PMOS晶體管具有連接至所述第一節點的漏極以及連接 至所述第一NMOS晶體管的漏極的源極，所述第四PMOS晶體管具有連接至所述第二節點的漏極以及連接 至所述第二NMOS晶體管的漏極的源極，第二偏置電壓被饋送到所述第三和第四PMOS晶體管的柵極，所述第五PMOS晶體管具有連接至所述第三PMOS晶體管的源極 的漏極以及連接至電源端的源極，所述第六PMOS晶體管具有連接至所述第四PMOS晶體管的源極 的漏極以及連接至電源端的源極，所述第五和第六PMOS晶體管的柵極共同連接至所述第三PMOS 晶體管的漏極，所述第二輸出級包括第七和第八PMOS晶體管；以及 第五至第八NMOS晶體管，所述第七PMOS晶體管具有連接至電源端的源極以及連接至第三 節點的漏極，所述第八PMOS晶體管具有連接至電源端的源極以及連接至第四 節點的漏極，第三偏置電壓被饋送到所述第七和第八PMOS晶體管的柵極， 所述第五NMOS晶體管具有連接至所述第三節點的漏極以及連接 至所述第一PMOS晶體管的漏極的源極，所述第六NMOS晶體管具有連接至所述第四節點的漏極以及連接 至所述第二PMOS晶體管的漏極的源極，第四偏置電壓被饋送到所述第五和第六NMOS晶體管的柵極，所述第七NMOS晶體管具有連接至所述第五NMOS晶體管的源極 的漏極以及連接至地的源極，所述第八NMOS晶體管具有連接至所述第六NMOS晶體管的源極 的漏極以及連接至地的源極，所述第七和第八NMOS晶體管的柵極共同連接至所述第五NMOS 晶體管的漏極，并且所述輸出端連接至所述第一輸出級的所述第二節點以及所述第二 輸出級的所述第四節點。
5.根據權利要求4所述的差分放大器電路，其中所述第四偏置電 壓高于所述第一偏置電壓，所述第二偏置電壓高于所述第四偏置電壓，并且 所述第三偏置電壓高于所述第二偏置電壓。
全文摘要
本發明提供一種具有對稱電路拓撲的差分放大器，其設置有第一輸入級，該第一輸入級包括第一導電類型的晶體管對，其中該第一導電類型的晶體管對接收差分輸入信號；連接至第一輸入級的第一輸出級；第二輸入級，該第二輸入級包括不同于第一導電類型的第二導電類型的晶體管對，其中該第二導電類型的晶體管對接收差分輸入信號；連接至第二輸入級的第二輸出級；以及輸出端。用下述電路拓撲構造第二輸出級，在該電路拓撲中利用第二導電類型的晶體管代替第一輸出級中的第一導電類型的晶體管，利用第一導電類型的晶體管代替第一輸出級中的第二導電類型的晶體管，利用電源端代替第一輸出級中的接地端，并且利用接地端代替第一輸出級中的電源端。第一和第二輸出級的輸出共同連接至輸出端。
文檔編號H03F3/45GK101465623SQ20081018840
公開日2009年6月24日 申請日期2008年12月22日 優先權日2007年12月20日
發明者湯淺太刀男 申請人:恩益禧電子股份有限公司