專利名稱：預防伽馬耦合的源極驅動電路的制作方法
技術領域：
本發明是有關于一種顯示器的驅動電路，且特別是有關于一種顯示器的源極驅動
電路。
背景技術：
多種電子裝置都有顯示裝置，例如是電視、筆記本型計算機、屏幕以及移動通訊 器，這些顯示裝置都需要輕簿化以節省電子裝置的體積及費用。為滿足這些需求，已發展出 各式平面顯示器(flat panel displays, FPDs)以取代傳統的陰極射線管顯示器。液晶顯 示器(liquid crystal display, LCD)為其中一種平面顯示器。液晶顯示裝置包括時序控 制器(timingcontroller)、柵極驅動電路、液晶顯示面板以及源極驅動電路。
—般而言，數字圖像數據由主系統(host system)傳遞至液晶顯示裝置，而此外部 主系統例如是圖形源(gr即hi csource)。數字圖像數據的形式由液晶顯示裝置的時序控制 器轉換，并傳遞至液晶顯示裝置的源極驅動電路。此外，時序控制器產生各種控制信號至源 極驅動電路以與柵極驅動電路以控制源極以與柵極驅動電路的運作。在控制信號的控制之 下，柵極驅動電路依序驅動每一柵極線，接著源極驅動電路通過數據線傳遞圖像數據至每 一柵極在線的像素以顯示圖像。 圖1為已知的源極驅動電路方塊圖。請參照圖l，源極驅動電路100包括移 位寄存器(shift register) 110、電平偏移裝置(level shifter) 120、數字模擬轉換器 (digital-to-analog converter) 130以及輸出緩沖器(outputbuffer) 140。移位寄存器 110儲存響應水平同步信號(horizontalsynchronization signal,圖1中未繪示)的圖像 數據。因為移位寄存器110與數字模擬轉換器130分別在不同的電壓電平工作，因此電平 偏移裝置120將移位寄存器110的輸出電壓電平轉變為與數字模擬轉換器130的輸出電壓 電平一致。數字模擬轉換器130將數字圖像數據轉換為模擬信號，且輸出緩沖器140提高 模擬信號的驅動能力以驅動顯示面板的像素。 電平偏移裝置在源極驅動電路扮演一個重要的角色。然而，電平偏移裝置的瞬時 (transition state)可能觸發數字模擬轉換器130輸出不準確的電壓至顯示面板。在某些 情況下，在電平偏移裝置瞬時時輸出的不準確的電壓可能與在電平偏移裝置常態(normal state)時輸出的電壓有相當大的不同。此時，數字模擬轉換器130輸出的電壓會動態改變， 因此產生相當大的感應電流。此不預期的情況可能造成源極驅動電路不正常的運作。故而， 希望能設計一種適合的電平偏移裝置來解決上述問題。
發明內容
本發明提供一種源極驅動電路，其包括適合的電平偏移裝置可使源極驅動電路正 常運作。 本發明提供另一種源極驅動電路，其包括多個適合的電平偏移裝置可使源極驅動 電路正常運作。
4
本發明提供一種源極驅動電路，其包括電平移位裝置以及數字模擬轉換器。電平 移位裝置(level shfter)包括多個晶體管。第一晶體管耦接于第一輸出端與參考節點之 間，且由第一輸入信號所控制。第二晶體管耦接于第二輸出端與參考節點之間，且由第二 輸入信號所控制，而第二輸入信號為第一輸入信號的反相信號。第三晶體管耦接于第一輸 出端與電源節點之間，且由第二輸出端的信號所控制。第四晶體管耦接于第二輸出端與電 源節點之間，且由第一輸出端的信號所控制。第五晶體管耦接于電源節點與電源供應器之 間，且由控制信號所控制，其中當第一輸入信號與第二輸入信號處于轉換期間(transition period)時，第五晶體管不導通(turn off)。 數字模擬轉換器(digital-to-analog converter)包括晶體管陣列(transistor array)，用以接收來自電平移位裝置的第一輸出端與第二輸出端的多個輸出信號并產生模 擬電壓信號。 本發明的源極驅動電路具有電平移位裝置以及數字模擬轉換器，其采用適當的電
路布局，因此可預防信號轉換時發生的伽馬耦合(gamma coupling)與短路電流的現象。 本發明還提供了一種源極驅動電路，包括第一電平移位裝置包括第一晶體管，
耦接于第一輸出端與參考節點之間，且由第一輸入信號所控制；第二晶體管，耦接于第二輸
出端與該參考節點之間，且由第二輸入信號所控制，而該第二輸入信號為該第一輸入信號
的反相信號；第三晶體管，耦接于該第一輸出端與第一電源節點之間，且由該第二輸出端的
信號所控制；第四晶體管，耦接于該第二輸出端與該第一電源節點之間，且由該第一輸出端
的信號所控制；以及第五晶體管，耦接于該第一電源節點與電源供應器之間，且由控制信號
所控制，其中當該第一輸入信號與該第二輸入信號處于轉換期間時，該第五晶體管不導通；
以及數字模擬轉換器，包括N型金屬氧化物半導體場效應晶體管陣列，用以接收來自該電
平移位裝置的該第一輸出端與該第二輸出端的多個輸出信號并產生第一模擬電壓信號；第
二電平移位裝置包括第六晶體管，耦接于第三輸出端與參考節點之間，且由第三輸入信號
所控制；第七晶體管，耦接于第四輸出端與該參考節點之間，且由第四輸入信號所控制，而
該第四輸入信號為該第三輸入信號的反相信號；第八晶體管，耦接于該第三輸出端與第二
電源節點之間，且由該第四輸出端的信號所控制；第九晶體管，耦接于該第四輸出端與該第
二電源節點之間，且由該第三輸出端的信號所控制；以及第十晶體管，耦接于該第二電源節
點與該電源供應器之間，且由該控制信號所控制，其中當該第三輸入信號與該第四輸入信
號處于轉換期間時，該第十晶體管不導通；以及第二數字模擬轉換器，包括P型金屬氧化物
半導體場效應晶體管陣列，用以接收來自該電平移位裝置的該第三輸出端與該第四輸出端
的多個輸出信號并產生第二模擬電壓信號。 為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式， 作詳細說明如下。
圖1為已知的源極驅動電路方塊圖。
圖2A為已知的電平偏移裝置的電路圖。 圖2B說明當輸入信號IN從邏輯低(0)變為邏輯高(1)時，電平偏移裝置的時序 圖。
圖2C說明當輸入信號IN從邏輯高(1)變為邏輯低(0)時，電平偏移裝置的時序 圖。 圖2D為說明數字像素數據由31改變為32的時序圖。 圖3為源極驅動電路內的兩信道N與N+1的示意圖。 圖4A為本發明的一實施例的電平偏移裝置521的電路圖。 圖4B說明當輸入信號LV」n從邏輯低(0)變為邏輯高(1)時，電平偏移裝置521 的時序圖。 圖4C說明當輸入信號從邏輯高(1)變為邏輯低(0)時，電平偏移裝置521的時序 圖。 圖4D為說明數字像素數據IN520[5:0]由31改變為32的時序圖。 圖5A為本發明的一實施例的電平偏移裝置541的電路圖。 圖5B說明當輸入信號LV_in從邏輯低(0)變為邏輯高(1)時，電平偏移裝置541 的時序圖。 圖5C說明當輸入信號從邏輯高(1)變為邏輯低(0)時，電平偏移裝置541的時序 圖。 圖5D為說明數字像素數據IN540[5:0]由31改變為32的時序圖。[主要元件標號說明] 100:源極驅動電路 110:移位寄存器 120、521、541 :電平偏移裝置 130:數字模擬轉換器 140 :輸出緩沖器 510 :N型金屬氧化物半導體場效應晶體管數字模擬轉換器 520 、 540 :電平偏移級 530 :P型金屬氧化物半導體場效應晶體管數字模擬轉換器 601 605、N1、N2、P0、P1、P2 :晶體管 606 609:反相器 W1、W2、P、REF :節點 VDDA :電源供應器 VSSA :接地端
具體實施例方式
以下的敘述將伴隨著實施例的圖示，來詳細對本發明所提出的實施例進行說明。
在各圖示中所使用相同或相似的參考標號，是用來敘述相同或相似的部分。 在本發明的實施例中，在輸入信號轉換期間，源極驅動電路內的數字模擬轉換器
將呈現高阻抗狀態，以改善伽馬耦合以及短路電流。 在某些情況之下，已知的源極驅動電路因為伽馬耦合效應，其數字模擬轉換器可 能輸出不準確的電壓。伽馬耦合效應在圖2D中解釋。圖2A為已知的電平偏移裝置的電路 圖。圖2B說明當輸入信號IN從邏輯低(0)變為邏輯高(1)時，電平偏移裝置的時序圖。在期間tl，輸入信號IN處于邏輯低(O)，且輸出信號OUT處于邏輯低(0)。在期間t2，輸入 信號IN變為邏輯高(1)以開啟(turn on)晶體管Nl、輸入信號INB變為邏輯低(0)以關 閉(turn off)晶體管N2、且控制信號ENLS不作用(unasserted)以關閉晶體管P0。因此 輸出信號OUT保持在原本的狀態，亦即是輸出信號OUT處于邏輯低(O)，因為節點Wl為電位 浮動(floating)。在期間t3，控制信號ENLS開始作用(asserted)以開啟晶體管PO，且節 點Wl的電壓通過晶體管P2與P0被拉高，以致于輸出信號OUT變為邏輯高(1)。另一個輸 出信號OUTB則為輸出信號OUT的反相信號。 圖2C說明當輸入信號IN從邏輯高(1)變為邏輯低(0)時，電平偏移裝置的時序 圖。在期間tl，輸入信號IN處于邏輯高(l)，因此輸出信號OUT處于邏輯高(1)。在期間 t2，輸入信號IN變為邏輯低(0)以關閉晶體管N1、輸入信號INB變為邏輯高(1)以開啟晶 體管N2、且控制信號ENLS不作用(unasserted)以關閉晶體管P0。接著輸出信號0UT變為 邏輯低(0)，因為節點Wl的電壓通過晶體管N2被拉低。在期間t3，控制信號ENLS開始作 用(asserted)以開啟晶體管P0，且輸出信號OUT保持在邏輯低(0)的狀態。
值得注意的是，在轉換期間t2，輸出信號OUT在圖2B與2C中皆為邏輯低(0)，無 論輸入信號從邏輯低(0)變為邏輯高(l)，或是從邏輯高(1)變為邏輯低(0)。
數字模擬轉換器包括開關陣列(未繪示)，每一開關被來自相對應的電平偏移裝 置的輸出信號或反相輸出信號所控制，如圖2A所示。源極驅動電路所接收的n位(n-bit) 數字像素信號被n個電平偏移裝置電平偏移(level — shifted)且控制數字模擬轉換器 的開關以輸出相對應的模擬電壓。舉例而言，圖2D為說明數字像素數據由31(也就是 0b011111)改變為32 (也就是0b 100000)的時序圖。在期間tl，數字像素數據IN[5:0]為
以致于電平偏移裝置輸出的輸出信號0UT[5:0]為
，因此數字模擬轉 換器輸出模擬電壓V31。在期間t2，電平偏移裝置的輸出信號0UT[5:0]變為
， 因為當數字像素數據IN[5:0]變為[100000]時，數字像素數據IN[5:0]的每一位被反轉 (inversed)，依據圖2B與圖2C的描述，因此數字模擬轉換器輸出模擬電壓V0。在期間 t3，電平偏移裝置的輸出信號0UT[5:0]變為[100000]，因此數字模擬轉換器輸出模擬電壓 V32。也就是說，數字模擬轉換器分別在期間tl、t2以及t3輸出模擬電壓V31、V0以及V32。 電壓從V0到V32作動態地轉換以致于在數字模擬轉換器內的伽馬電阻串(gammaresistor string)感應大電流而改變伽馬電壓(gamma voltage) V0 (在期間t2)為V32(在期間t3)。 因此伽馬電壓V32可能因此大電流而不準確，此即所謂「伽馬耦合」。 圖3為源極驅動電路內的兩信道N與N+l的示意圖(N為自然數)。在通道N中， 電平偏移級(stage) 520接收數字像素數據IN520(例如6位)與IN520b并產生輸出信號 B520與B520b。在未轉換(non-transition)期間時，數字像素數據IN520b為數字像素數 據IN520的反相信號，而輸出信號B520b為輸出信號B520的反相信號。輸出信號B520與 B520b輸入N型金屬氧化物半導體場效應晶體管數字模擬轉換器(NMOS DAC)510。類似地， 在通道N+l，電平偏移級540接收數字像素數據IN540(例如6位)與IN540b并產生輸出 信號B540與B540b。數字像素數據IN540b為數字像素數據IN540的反相信號，且在常態 (normal state)時，當電平偏移級540在非轉換期間，輸出信號B540b為輸出信號B540的 反相信號，輸出信號B540與B540b輸入P型金屬氧化物半導體場效應晶體管數字模擬轉換 器(PMOS DAC)530。
電平偏移級具有多個電平偏移裝置，且每一偏移裝置負責偏移數字像素數據 IN520或IN540的一位的電平。例如，電平偏移裝置521的負責偏移數字像素數據IN520的 最低有效位(least significant bit, LSB)IN520
以及偏移數字像素數據IN520b的最 低有效位IN520b
的電平并分別產生輸出信號B520
以及B520b
。類似地，電平偏 移裝置541的負責偏移數字像素數據IN540的最低有效位IN540
以及偏移數字像素數 據IN540b的最低有效位IN540b
的電平并分別產生輸出信號B540
以及B540b
。
圖4A為本發明的一實施例的電平偏移裝置521的電路圖。電平偏移裝置521包 括晶體管601 605以及反相器606 609。晶體管601的源極耦接至電源供應器VDDA、 柵極耦接至控制信號ENLS且漏極耦接至電源節點P。晶體管602耦接于晶體管601的漏 極與節點W2之間，且被節點W1的電壓所控制。晶體管603耦接于晶體管601的漏極與節 點Wl之間，且被節點W2的電壓所控制。晶體管604耦接于節點W2與參考節點REF之間， 且被輸入信號LV」n所控制，其中參考節點REF與接地端VSSA連接。晶體管605耦接于節 點Wl與參考節點REF之間，且被輸入信號LV_inb所控制，其中輸入信號LV_inb為輸入信 號LV」n的反相信號。 反相器606與607串接以作為一緩沖器并輸出輸出信號out—n。反相器608與609 串接以作為一緩沖器并輸出輸出信號outb_n。在本實施例中，反相器606 609為非必須。 也就是說輸出信號out_n可直接由節點Wl輸出而輸出信號outb_n可直接由節點W2輸出。
請參照圖3與圖4A，電平偏移裝置521輸出輸出信號out_n與輸出信號outb_n至 N型金屬氧化物半導體場效應晶體管數字模擬轉換器510。特別是，分別來自不同的電平偏 移裝置的輸出信號out—n輸出作為輸出信號B520的位，且分別來自不同的電平偏移裝置的 輸出信號outb_n輸出作為輸出信號B520b的位。 圖4B說明當輸入信號LV_in從邏輯低(0)變為邏輯高(1)時，電平偏移裝置521 的時序圖。在期間tl，輸入信號LV_in處于邏輯低(0)，因此輸出信號out_n與outb_n分 別處于邏輯低(0)與邏輯高(1)。在期間t2，輸入信號LV」n變為邏輯高(1)以開啟晶體 管604、輸入信號LVjnb變為邏輯低(0)以關閉晶體管605、且控制信號ENLS不作用以關 閉晶體管601 。因此輸出信號out_n保持在原本的狀態，亦即是輸出信號out_n處于邏輯低 (0)，因為節點Wl為電位浮動(floating)，且因為晶體管604被開啟，輸出信號outb_n變 為邏輯低(0)。在期間t3，控制信號ENLS開始作用以開啟晶體管601，且節點Wl的電壓通 過晶體管603與601被拉高，以致于輸出信號out_n變為邏輯高(1)，此時輸出信號outb_n 保持在邏輯低(0)的狀態。 圖4C說明當輸入信號從邏輯高(1)變為邏輯低(0)時，電平偏移裝置521的時序 圖。在期間tl，輸入信號LV_in處于邏輯高(1)，因此輸出信號out_n與outb_n分別處于 邏輯高(1)與邏輯低(0)。在期間t2，輸入信號LV」n變為邏輯低(0)以關閉晶體管604、 輸入信號LV」nb變為邏輯高(1)以開啟晶體管605、且控制信號ENLS不作用以關閉晶體管 601。接著輸出信號out_n變為邏輯低(0)，因為節點Wl的電壓通過晶體管605被拉低，此 時輸出信號outb—n保持在邏輯低(0)的狀態，因為節點W2為電位浮動。在期間t3，控制信 號ENLS開始作用以開啟晶體管601，且輸出信號out—n保持在邏輯低(0)的狀態，此時輸出 信號outb_n變為邏輯高(1)，因為節點W2的電壓通過晶體管602被拉高。
值得注意的是，在轉換期間t2，輸出信號out_n與outb_n在圖4B與4C中皆為邏輯低(O)，無論輸入信號從邏輯低(0)變為邏輯高(l)，或是從邏輯高(1)變為邏輯低(0)。因為電平偏移裝置521輸出輸出信號至N型金屬氧化物半導體場效應晶體管數字模擬轉換器，在N型金屬氧化物半導體場效應晶體管數字模擬轉換器中在轉換期間t 2沒有開關被開啟，亦即是N型金屬氧化物半導體場效應晶體管數字模擬轉換器為高阻抗狀態。
舉例而言，圖4D為說明數字像素數據IN520[5:0]由31 (也就是ObOlllll)改變為32(也就是0b100000)的時序圖。在期間tl，數字像素數據IN520[5:0]為
以致于電平偏移裝置520輸出的輸出信號B520[5:0]為
，且N型金屬氧化物半導體場效應晶體管數字模擬轉換器510輸出模擬電壓V31。在期間t2，輸出信號B520[5:0]與B520b[5:0]變為
，因為當數字像素數據IN520[5:0]變為[100000]時，數字像素數據的每一位被反轉，依據圖4B與圖4C的描述，因此在N型金屬氧化物半導體場效應晶體管數字模擬轉換器510中的開關沒有被開啟，以致于N型金屬氧化物半導體場效應晶體管數字模擬轉換器510沒有輸出模擬電壓。在期間t3，電平偏移裝置的輸出信號B520[5:0]變為[100000]，因此N型金屬氧化物半導體場效應晶體管數字模擬轉換器510輸出模擬電壓V32。也就是說，數字模擬轉換器分別在期間tl以及t3輸出模擬電壓V31以及V32。從V31到V32并非動態地電壓變化，因此消除了 「伽馬耦合」效應。 圖5A為本發明的一實施例的電平偏移裝置541的電路圖。電平偏移裝置541包括晶體管601 605以及反相器606與608。反相器606連接至節點Wl以輸出輸出信號outb_p。反相器608連接至節點W2以輸出輸出信號out_p。電平偏移裝置541輸出輸出信號out_p與輸出信號outb_p至P型金屬氧化物半導體場效應晶體管數字模擬轉換器530。特別是，請參照圖3與圖5A分別來自不同的電平偏移裝置的輸出信號out—p輸出作為輸出信號B540的位，且分別來自不同的電平偏移裝置的輸出信號outb—p輸出作為輸出信號B540b的位。 圖5B說明當輸入信號LV」n從邏輯低(0)變為邏輯高(1)時，電平偏移裝置541的時序圖。在期間tl，輸入信號LV_in處于邏輯低(0)，因此輸出信號out_p與outb_p分別處于邏輯低(0)與邏輯高(1)。在期間t2，輸入信號LV」n變為邏輯高(1)以開啟晶體管604、輸入信號LVjnb變為邏輯低(0)以關閉晶體管605、且控制信號ENLS不作用以關閉晶體管601。因此輸出信號out_p保持在原本的狀態，亦即是輸出信號out_p處于邏輯低(0)，因為節點Wl為電位浮動(floating)，且因為晶體管604被開啟，輸出信號out_p變為邏輯高(1)。在期間t3，控制信號ENLS開始作用以開啟晶體管601，且節點Wl的電壓通過晶體管603與601被拉高，以致于輸出信號outb_p變為邏輯低(0)，此時輸出信號out_p保持在邏輯高(1)的狀態。 圖5C說明當輸入信號從邏輯高(1)變為邏輯低(0)時，電平偏移裝置541的時序圖。在期間tl，輸入信號LV_in處于邏輯高(1)，因此輸出信號out_p與outb_p分別處于邏輯高(1)與邏輯低(0)。在期間t2，輸入信號LV」n變為邏輯低(0)以關閉晶體管604、輸入信號LV」nb變為邏輯高(1)以開啟晶體管605、且控制信號ENLS不作用以關閉晶體管601。接著輸出信號outb—p變為邏輯高(l)，因為節點Wl的電壓通過晶體管605被拉低，此時輸出信號out—p保持在邏輯高(1)的狀態，因為節點W2為電位浮動。在期間t3，控制信號ENLS開始作用以開啟晶體管601，且輸出信號out—n保持在邏輯低(0)的狀態，此時輸出信號outb_p變為邏輯高(1)，因為節點W2的電壓通過晶體管602被拉高。
9在圖5B與5C中皆為邏 輯高(l)，無論輸入信號從邏輯低(0)變為邏輯高(l)，或是從邏輯高(1)變為邏輯低(0)。 因為電平偏移裝置541輸出輸出信號至P型金屬氧化物半導體場效應晶體管數字模擬轉換 器，在P型金屬氧化物半導體場效應晶體管數字模擬轉換器中在轉換期間t2沒有開關被開 啟，亦即是P型金屬氧化物半導體場效應晶體管數字模擬轉換器為高阻抗狀態。
舉例而言，圖5D為說明數字像素數據IN540[5:0]由31 (也就是ObOlllll)改變 為32(也就是0b100000)的時序圖。在期間tl，數字像素數據IN540[5:0]為
以 致于電平偏移裝置540輸出的輸出信號B540[5:0]為
，且P型金屬氧化物半導體 場效應晶體管數字模擬轉換器530輸出模擬電壓V31。在期間t2，輸出信號B540[5:0]與 B540b[5:0]變為[111111]，因為當數字像素數據IN540[5:0]變為[100000]時，數字像素 數據的每一位被反轉，依據圖5B與圖5C的描述，因此在P型金屬氧化物半導體場效應晶體 管數字模擬轉換器510中的開關沒有被開啟，以致于P型金屬氧化物半導體場效應晶體管 數字模擬轉換器530沒有輸出模擬電壓。在期間t3，電平偏移裝置的輸出信號B540[5:0] 變為[100000]，因此P型金屬氧化物半導體場效應晶體管數字模擬轉換器530輸出模擬電 壓V32。也就是說，P型金屬氧化物半導體場效應晶體管數字模擬轉換器530分別在期間tl 以及t3輸出模擬電壓V31以及V32。從V31到V32并非動態地電壓變化，因此消除了 「伽 馬耦合」效應。 綜上所述，在信號轉換期間，電平偏移裝置輸出邏輯低(0)至N型金屬氧化物半導 體場效應晶體管數字模擬轉換器，而輸出邏輯高(1)至P型金屬氧化物半導體場效應晶體 管數字模擬轉換器。因此，在信號轉換期間，N型金屬氧化物半導體場效應晶體管數字模擬 轉換器與P型金屬氧化物半導體場效應晶體管數字模擬轉換器處于高阻抗(hi-Z)狀態，以 預防伽馬耦合與短路電流。 雖然本發明已以實施例揭露如上，然其并非用以限定本發明，任何本領域技術人 員，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，因此本發明的保護范圍當 視所附的權利要求范圍所界定者為準。
權利要求
一種源極驅動電路，包括電平移位裝置包括第一晶體管，耦接于第一輸出端與參考節點之間，且由第一輸入信號所控制；第二晶體管，耦接于第二輸出端與該參考節點之間，且由第二輸入信號所控制，而該第二輸入信號為該第一輸入信號的反相信號；第三晶體管，耦接于該第一輸出端與電源節點之間，且由該第二輸出端的信號所控制；第四晶體管，耦接于該第二輸出端與該電源節點之間，且由該第一輸出端的信號所控制；以及第五晶體管，耦接于該電源節點與電源供應器之間，且由控制信號所控制，其中當該第一輸入信號與該第二輸入信號處于轉換期間時，該第五晶體管不導通；以及數字模擬轉換器，包括晶體管陣列，用以接收來自該電平移位裝置的該第一輸出端與該第二輸出端的多個輸出信號并產生模擬電壓信號。
2. 根據權利要求1所述的源極驅動電路，其中該晶體管陣列由N型金屬氧化物半導體 場效應晶體管所構成。
3. 根據權利要求2所述的源極驅動電路，其中該電平移位裝置還包括第一緩沖器以及 第二緩沖器，該數字模擬轉換器通過該第一緩沖器與該第一輸出端連接，且該數字模擬轉 換器通過該第二緩沖器與該第二輸出端連接。
4. 根據權利要求1所述的源極驅動電路，其中該晶體管陣列由P型金屬氧化物半導體 場效應晶體管所構成。
5. 根據權利要求4所述的源極驅動電路，其中該電平移位裝置還包括第一反相器以及 第二反相器，該數字模擬轉換器通過該第一反相器與該第一輸出端連接，且該數字模擬轉 換器通過該第二反相器與該第二輸出端連接。
6. 根據權利要求1所述的源極驅動電路，其中該數字模擬轉換器在轉換期間處于高阻 抗狀態。
7. —種源極驅動電路，包括 第一電平移位裝置包括第一晶體管，耦接于第一輸出端與參考節點之間，且由第一輸入信號所控制； 第二晶體管，耦接于第二輸出端與該參考節點之間，且由第二輸入信號所控制，而該第二輸入信號為該第一輸入信號的反相信號；第三晶體管，耦接于該第一輸出端與第一電源節點之間，且由該第二輸出端的信號所控制；第四晶體管，耦接于該第二輸出端與該第一電源節點之間，且由該第一輸出端的信號 所控制；以及第五晶體管，耦接于該第一電源節點與電源供應器之間，且由控制信號所控制，其中當 該第一輸入信號與該第二輸入信號處于轉換期間時，該第五晶體管不導通；以及數字模擬轉換器，包括N型金屬氧化物半導體場效應晶體管陣列，用以接收來自該電 平移位裝置的該第一輸出端與該第二輸出端的多個輸出信號并產生第一模擬電壓信號；第二電平移位裝置包括第六晶體管，耦接于第三輸出端與參考節點之間，且由第三輸入信號所控制； 第七晶體管，耦接于第四輸出端與該參考節點之間，且由第四輸入信號所控制，而該第四輸入信號為該第三輸入信號的反相信號；第八晶體管，耦接于該第三輸出端與第二電源節點之間，且由該第四輸出端的信號所控制；第九晶體管，耦接于該第四輸出端與該第二電源節點之間，且由該第三輸出端的信號 所控制；以及第十晶體管，耦接于該第二電源節點與該電源供應器之間，且由該控制信號所控制，其 中當該第三輸入信號與該第四輸入信號處于轉換期間時，該第十晶體管不導通；以及第二數字模擬轉換器，包括P型金屬氧化物半導體場效應晶體管陣列，用以接收來自 該電平移位裝置的該第三輸出端與該第四輸出端的多個輸出信號并產生第二模擬電壓信 號。
8. 根據權利要求7所述的源極驅動電路，其中該第一電平移位裝置還包括第一緩沖器 以及第二緩沖器，該第一數字模擬轉換器通過該第一緩沖器與該第三輸出端連接，且該數 字模擬轉換器通過該第二緩沖器與該第四輸出端連接。
9. 根據權利要求7所述的源極驅動電路，其中該第二電平移位裝置還包括第一反相器 以及第二反相器，該第二數字模擬轉換器通過該第一反相器與該第三輸出端連接，且該數 字模擬轉換器通過該第二反相器與該第四輸出端連接。
10. 根據權利要求7所述的源極驅動電路，其中該第一數字模擬轉換器以及第二數字 模擬轉換器在轉換期間處于高阻抗狀態。
全文摘要
源極驅動電路的電平移位裝置在信號轉換時輸出多個邏輯高信號至P型金屬氧化物半導體場效應晶體管數字模擬轉換器而輸出多個邏輯低信號至N型金屬氧化物半導體場效應晶體管數字模擬轉換器，以作為P型以及N型金屬氧化物半導體場效應晶體管數字模擬轉換器中的關機電流路徑。因此，在信號轉換時，P型以及N型金屬氧化物半導體場效應晶體管數字模擬轉換處于高阻抗狀態以預防伽馬耦合效應。
文檔編號H03K19/0185GK101727849SQ20081017004
公開日2010年6月9日 申請日期2008年10月15日 優先權日2008年10月15日
發明者李敬中 申請人:奇景光電股份有限公司