專利名稱：用于防止集成電路中的驟回的設備和方法
技術領域：
本發明涉及集成電路技術。
背景技術：
當超過晶體管裝置的結擊穿的電壓出現在集成電路中時，驟回已經成為集成電路中 的一個問題。目前通過提供此項技術中已知的保護環結構來處理此問題。保護環結構只 是將驟回減到最小但不會消除驟回。
在例如非易失性存儲器的電路中，使用高壓P溝道和N溝道MOS晶體管裝置來形 成閂鎖電路以存儲寫入數據。高壓N溝道驅動器是漏的，導致備用期間的備用電流流動。 這還導致閂鎖電路在高壓操作期間翻轉狀態，從而導致數據破壞。
高壓閂鎖電路中的翻轉階段和數據破壞是由高壓操作期間高壓N溝道或P溝道裝置 的驟回導致的。當高壓N溝道裝置的漏極處于N溝道裝置的擊穿電壓時，擊穿發生， 從而導致較大的電流流入襯底中。位于高壓N溝道裝置底部的寄生NPN雙極裝置可由 較大的襯底電流觸發接通。當寄生NPN晶體管接通時，低阻抗路徑存在于邏輯"1"節 點到接地處，從而下拉所述電壓，且導致閂鎖電路在所述節點處從"1"狀態翻轉到"0" 狀態。類似的情形可發生在PMOS結構中，其中寄生PNP晶體管可將低壓節點拉到高 狀態。
發明內容
本發明揭示用于防止集成電路中的驟回的設備和方法。高壓閂鎖的共同源極連接連 接到處于某一電勢的源極節點，使得防.ih了高壓閂鎖中的晶體管的驟回。
圖1是根據本發明的用亍防止集成電路中的驟回的示范性設備的示意圖。 圖2是展示適合在本發明中使用的說明性偏置控制電路的示意圖。
具體實施例方式
所屬領域的技術人員將認識到，對本發明的以下描述僅僅是說明性的，且不以任何 方式進行限制。所屬領域的技術人員將容易明白本發明的其它實施例。
根據按照本發明的設備的說明性實例，如圖1中所示，第一反相器IO包含P溝道MOS晶體管12,其與N溝道MOS晶體管14串聯連接在高壓源極VHV (以參考標號16 展示)(例如16V)與源極節點18之間。晶體管12和14的柵極耦合在一起。第二反相 器20包含P溝道MOS晶體管22，其與N溝道MOS晶體管24串聯連接在高壓源極16 與源極節點18之間。晶體管22和24的柵極耦合在一起。晶體管12、 14、 22和24是 高壓晶體管，即經設計以具有高于供應到集成電路的VDD電壓的擊穿電壓的晶體管。 此些高壓晶體管的說明性實例是存儲器集成電路中的編程晶體管。晶體管12和14的共 同漏極節點連接到晶體管22和24的柵極，且晶體管22和24的共同漏極節點連接到晶 體管12和14的柵極。
晶體管22和24的柵極連接到N溝道復位晶體管26的漏極。N溝道復位晶體管26 的源極接地，且其柵極耦合到復位線28。晶體管22和24的柵極還通過N溝道數據加 載晶體管32連接到數據入線30。 N溝道數據加載晶體管32的柵極耦合到數據加載線 34。
高壓N溝道閂鎖啟用晶體管36連接在寫入數據閂鎖電路的N溝道MOS晶體管14 和22的共同源極連接與接地之間。在備用期間，N溝道MOS閂鎖啟用晶體管36斷開 以消除備用電流。在寫入數據加載期間，N溝道MOS閂鎖啟用晶體管36接通以啟用閂 鎖操作。N溝道MOS閂鎖啟用晶體管36的柵極耦合到閂鎖啟用線38。
產生偏壓Vb的偏置電路40也連接到寫入數據閂鎖電路的N溝道MOS晶體管14 和24的共同源極連接。在備用和寫入數據加載期間，將使用偏置控制線42來斷開偏置 電路。在高沐:操作期間，此偏置電路將接通，從而使寫入數據閂鎖電路的接地節點升高 到偏壓Vb，使得N溝道MOS晶體管14和24的VDS被設置為低于驟回電壓，且使得P 溝道MOS晶體管12和22的Vos被設置為低于驟回電壓。偏壓Vb還必須足夠卨'，以使 得N溝道MOS晶體管14和24的Vos將處于所述電路仍將操作的值。在一個實例中， 偏壓Vb為約2V，其中Vfw為16 V， N溝道MOS晶體管14和24的VDS為14 V。在這 些條件下，不存在驟冋，因為驟冋電壓將為16V，且圖1的第一和第二反相器仍在操作。 偏置電路的接通時序也是重要的，因為過早接通偏置電路可能導致反相器誤動作，且過 晚接通偏置電路可能允許驟回在偏置電路被接通之前發生。
因為寫入數據閂鎖電路的接地節點(N溝道MOS晶體管14和22的共同源極連接) 處于電壓Vb,所以與那些晶體管相關聯的寄生NPN雙極裝置難以接通，且不會發生驟 回。不會出現邏輯狀態翻轉，且因此不會出現數據破壞。
產生VHv的高壓產生電路經配置以在高壓操作期間輸出高電壓(例如16V)，在'與 入數據加載期間將輸出VDD，且在備用期間將輸出接地，因此在備用期間消除電流流動。所屬領域的技術人員將理解，為特定集成電路配置此高壓電路是例行電路設計的問題。
現參看圖2，展示示范性偏置電路40，其可用于產生偏壓Vb以施加到包括寫入數 據閂鎖電路的N溝道MOS晶體管14和24的連接的共同源極節點18。偏置電路40使 用四個晶體管，包含P溝道MOS晶體管44、 P溝道MOS晶體管46、 N溝道MOS晶體 管48和N溝道MOS晶體管50，上述晶體管串聯連接在低壓電源Vcc與接地之間。P 溝道MOS晶體管46和N溝道MOS晶體管48的柵極一起連接到P溝道MOS晶體管 46和N溝道MOS晶體管48的共同漏極連接，且連接到共同源極節點18處的輸出。N 溝道MOS晶體管50的柵極與偏置控制信號線42連接在一起，且P溝道MOS晶體管 44的柵極通過反相器52與偏置控制信號線42連接在一起。
當偏置控制信號線42處的電壓為低時，N溝道MOS晶體管50斷開，因為其柵極 處于低電壓。P溝道MOS晶體管44也斷開，因為其柵極處于通過反相器52的高電壓。 在這些條件下，源極節點18是浮動的。當偏置控制信號線42處的電壓為高時，N溝道 MOS晶體管50接通，因為其柵極處于高電壓。P溝道MOS晶體管44也接通，因為其 柵極處于通過反相器52的低電壓。在這些條件下，源極節點18通過二極管連接的晶體 管46和48而在例如約2 V的電壓下被偏置。
本發明存在優于使用保護環的若干優勢。本發明消除了反相器的P溝道和N溝道 MOS晶體管兩者的驟回，而使用保護環只是使驟回減到最小。
雖然已經展示并描述了本發明的實施例和應用，但所屬領域的技術人員將明白，在 不脫離本文的發明性概念的情況下，比上文所提及的修改多的修改是可能的。岡此，本 發明僅受限于所附權利要求書的精神內。
權利要求
1.一種用于防止電路中的驟回的方法，所述電路包含至少一個MOS晶體管，所述至少一個MOS晶體管具有與之相關聯的寄生雙極晶體管，所述方法包含將包含所述至少一個MOS晶體管的至少一個源極/漏極節點的電路節點耦合到偏壓電路；以及啟用所述偏壓電路以將電勢供應到所述至少一個MOS晶體管的所述至少一個源極/漏極節點，所述電勢具有經選擇以防止所述寄生雙極晶體管接通的量值。
2. 根據權利要求1所述的方法，其中將包含所述至少一個MOS晶體管的至少一個源 極/漏極節點的電路節點耦合到偏壓電路包括將至少一個N溝道MOS晶體管的所述 源極耦合到所述偏壓電路。
3. 根據權利要求1所述的方法，其中將包含所述至少一個MOS晶體管的至少一個源 極/漏極節點的電路節點耦合到偏壓電路包括將形成第一反相器的一部分的第一 N 溝道MOS晶體管的所述源極耦合到所述偏壓電路，以及將形成第二反相器的一部 分的第二N溝道MOS晶體管的所述源極耦合到所述偏壓電路，所述第一和第二反 相器形成高壓閂鎖。
4. 根據權利要求3所述的方法，其進一步包含通過選擇性地將高電壓電勢供應到所述第一和第二反相器來選擇性地啟用所述 高壓閂鎖，以及選擇性地啟用所述偏壓電路。
5. 根據權利要求4所述的方法，其中選擇性地啟用所述高壓閂鎖以及選擇性地啟用所 述偏壓電路包括使用經選擇以確保所述高壓閂鎖起作用且防止驟回發生的相對時 序，來選擇性地啟用所述高壓閂鎖以及選擇性地啟用所述偏壓電路。
6. —種電路，其包含至少一個MOS晶體管，其具有與之相關聯的寄生雙極晶體管，所述至少一個 MOS晶體管具有源極/漏極節點；以及偏壓電路，其經配置以將電勢供應到所述至少一個MOS晶體管的所述至少一個 源極/漏極節點，所述電勢具有經選擇以防止所述寄生雙極晶體管接通的量值。
7. 根據權利要求6所述的電路，其中所述偏壓電路經配置以通過向啟用輸入提供啟用 信號而被選擇性地啟用。
8. 根據權利要求6所述的電路，其中所述至少一個MOS晶體管包括形成第一反相器的一部分的第一N溝道MOS晶體管和形成第二反相器的一部分的第二N溝道MOS 晶體管，所述第一和第二反相器形成高壓閂鎖。 9. 根據權利要求8所述的電路，其中所述偏壓電路包含 啟用輸入節點； 偏壓輸出節點；第一 P溝道MOS晶體管，其與第二 P溝道MOS晶體管串聯連接在第一電源電 勢與所述偏壓輸出節點之間；第一 N溝道MOS晶體管，其與第二 N溝道MOS晶體管串聯連接在第二電源電 勢與所述偏壓輸出節點之間；所述第一N溝道MOS晶體管的柵極耦合到所述啟用輸入節點，且所述第一P溝 道MOS晶體管的柵極通過反相器耦合到所述輸入節點；以及所述第二 N溝道MOS晶體管和所述第二 P溝道MOS晶體管的柵極耦合到所述 偏壓輸出節點。
全文摘要
一種用于防止電路中的驟回的方法，所述電路包含至少一個MOS晶體管，所述至少一個MOS晶體管具有與之相關聯的寄生雙極晶體管，所述方法包含將包含所述至少一個MOS晶體管的至少一個源極/漏極節點的電路節點耦合到偏壓電路；以及啟用所述偏壓電路以將電勢供應到所述至少一個MOS晶體管的所述至少一個源極/漏極節點，所述電勢具有經選擇以防止所述寄生雙極晶體管接通的量值。
文檔編號H03K19/003GK101409547SQ200810161839
公開日2009年4月15日 申請日期2008年10月9日 優先權日2007年10月10日
發明者克里斯·李, 孫晉書, 曾賽凱, 王立琦, 菲利普·額 申請人:愛特梅爾公司