專利名稱：延時器的制作方法
技術領域：
本發明涉及一種半導體集成器件，特別涉及一種半導體延時器。
背景技術：
在通訊、醫療電子、自動控制和瞬態測量等系統中使用的延時器，延時精 度要求時間差在納秒量級以內，此外對延時器的質量還有受溫度和電壓變化影 響小的要求。延時器在延時的實現上通常并不是很困難，任何邏輯門電路都具 有傳輸延遲的特點，因而可以作為延時器使用。但要求精確地設定某個特定的 延遲時間，并且當工藝、溫度和電壓處于大范圍變化時仍能保持恒定，構建滿
足這樣要求的延時器卻很難實現。公開號為CN1797948A的中國發明專利申請 公開了一種可編程異步觸發延時器，該延時器包括若干個T'觸發器，這些T' 觸發器依次逐個連接，前一個T'觸發器的輸出端與后一個T'觸發器的CLK 端相連接，第1個T'觸發器的CLK端接外部時鐘脈沖，最后一個T'觸發器 的輸出端為延時信號輸出端。雖然該技術方案很好地實現了高精度或長時間的 延時，但其仍不能解決在溫度變化大和電壓不穩定情況下實現高穩定性、高精 度延時的問題。
發明內容
本發明的主要目的是提供一種具有高精度及高穩定度的延時器。
為此，本發明提供的延時器包括一個由延遲單元串聯構成的壓控延遲線， 以及一個用于控制壓控延遲線電壓的延遲鎖相環電路。
由以上方案可見，本發明所采用的電路主體結構由壓控延遲線 (Voltage-Controlled Delay Line)，延遲鎖相環(Delay Lock Loop)組成，電 原理框圖如圖l所示。其中，壓控延遲線是產生信號延遲的主要部件。通常采 用反相邏輯門電路就可實現信號延時，但普通反相邏輯門卻很難實現穩定、精 確地延時。因此，本發明通過延遲鎖相環電路控制邏輯門電源電壓，從而達到 精確控制邏輯門的延時時間的目的。
進一步的方案是，延遲鎖相環(PLL)電路由壓控振蕩器、可編程分頻器、 頻控阻抗網絡、差分放大器和低通濾波器組成，上述各部分電路依次串聯構成控制環路，壓控振蕩器采用了與壓控延遲線完全相同的延遲單元和結構。壓控 延遲線的控制電壓通過壓控振蕩器轉換為容易控制的頻率參數，再采用誤差反 饋修正方式將頻率鎖定，從而鎖定壓控延遲線的控制電壓。同時在頻率反饋過 程中引入了可編程分頻器，通過修改反饋頻率，方便控制壓控延時線的控制電 壓。由于壓控振蕩器采用了與壓控延遲線完全相同的延遲單元和結構，因此， 工藝、溫度和電壓的變化對兩者的延遲單元具有相同的作用。而且，加載在壓 控延遲線上的控制電壓也具有等同于加在配置于壓控振蕩器內的延遲單元上 的作用。這就為對工藝、溫度和電壓等波動引起的延時變化進行補償提供了契 機。當工藝、溫度或電壓引起延遲單元的延遲時間增長時，壓控延時線的延時 時間也將增長。而壓控振蕩器的輸出頻率會隨著延遲單元的延遲時間的增長而 減小。隨著頻率的減小，頻控阻抗Rfke。將増大，其輸出電壓V,相對于基準電
壓v,上升，這必然會提高壓控振蕩器的控制電壓，也就是提高壓控延遲線的
控制電壓。隨著壓控延遲線控制電壓的提高，其延遲時間將會縮短，從而修正 了因工藝、溫度或電壓引起延遲時間的增長。當溫度等參數引起延遲時間減小 時，將發生相反的情況，以增加延遲時間。正是將壓控振蕩器和壓控延遲線的 結構特性相同的特點和延遲鎖相環技術相結合，從而有效的消除了由于工藝、 溫度和電壓變化引起的電路延遲時間的變化，從而保證了延時器的精度。
更進一步的方案是，延遲單元采用的是反相邏輯門，且壓控延遲線由反相 邏輯門串聯構成開環形式，壓控振蕩器由反相邏輯門串聯構成閉環形式。同時， 還設計了帶隙基準源，給延時鎖相環電路提供一個不受工藝、電壓和溫度影響 的電壓基準，進一步提高了延時器的精確度。
圖l是本發明的原理框圖2是根據本發明的一個實施例的電原理圖3是壓控延遲線的原理示意圖4是延遲鎖相環的原理示意圖5是壓控振蕩器的原理示意圖6是頻控阻抗網絡的原理示意圖7是帶隙基準源的原理示意圖。以下結合實施例對本發明作進一步說明。
具體實施例方式
參見圖2，根據本發明的一個延時器實施例有1個輸入通道IN， 10個輸 出通道0UT一1…0UT—10，顯然，根據需要輸出通道可以設計得更多，假定第一 個輸出通道OUTj延時為t (定義為單位延時時間)，則在任一時刻T，延時器 的第n (l《n《10)輸出通道的狀態與時刻T-nt時刻輸入通道的狀態相同。一 個輸入序列經過延時器后將產生10個不同時間單位(t、 2t、 3t…10t)的延遲 序列輸出，從而增加了延時器的延時時間跨度，可實現輸出延遲時間的粗調。 同時，通過控制可編程分頻器調節單位延時時間t，還可實現輸出延遲時間的 微調。分頻數越大，反饋給頻控阻抗網絡的頻率越小，頻控阻抗越大，其輸出 電壓V,相對于基準電壓V^上升，這必然會提高壓控振蕩器的控制電壓，也 就是提高壓控延遲線的控制電壓。隨著壓控延遲線控制電壓的提高，單位延時 時間t將會縮短。相反，當分頻數減小時，便可增加單位延時時間t。通過這 種方式，有效的實現了延時時間的微調。
以下對本實施例的各部分電路的結構和原理作進一步說明。
參見圖3，壓控延遲線由4個傳輸延遲反比于電源電壓的反相邏輯門串聯
相接構成。理論上，反相邏輯門的電源電壓越高，通過邏輯門的延遲就越短。 因此通過改變電源電壓，可以有效控制邏輯門延遲時間。同時為了增加可選擇 的延遲時間跨度，圖2提供的實施例中共增加了 IO級壓控延遲線，每級延遲 線串連相接，且每級都有一個輸出端。
參見圖4，延遲鎖相環電路用于控制和鎖定壓控延時線的控制電壓，這是 因為一旦壓控延時線的控制電壓被鎖定，壓控延遲線的延遲時間也就隨之鎖 定。用延遲鎖相環電路鎖定壓控延時線的控制電壓是實現高精度延時的關鍵。 壓控延遲線的控制電壓經過壓控振蕩器后轉換為頻率輸出，壓控振蕩器輸出經 可編程分頻器后反饋至由固定電流偏置的頻控阻抗網絡R 。(頻控阻抗網絡的 說明見后)，其直流阻抗與反饋輸入頻率成反比。隨著頻率的增加，頻控阻抗 電壓V,將下降。該電壓V,與帶隙基準源提供的基準電壓V,經過差分放大 器相比較。差分放大器的輸出經過低通濾波后，反饋至壓控振蕩器的控制電壓。 這樣便構成了一個完整的控制環路。通過這樣一個控制環路，可以在整個溫度和電壓變化范圍內穩定和調節壓控振蕩器控制電壓。
以下對延遲鎖相環電路的各部分電路的具體實現方式進行說明。由于可編 程分頻器、差分放大器和低通濾波器等電路均為很成熟的公知技術，對這些電 路的結構及原理不再贅述，所以僅對壓控振蕩器和頻控阻抗網絡加以介紹。
參見圖5，壓控振蕩器由3個傳輸延遲反比于電源電壓的反相邏輯門串聯 相接構成環形，形成閉環振蕩器。壓控振蕩器與壓控延遲線的延遲單元有著完 全相同的結構，不同之處在于前者是閉環形式，后者是前者的開環形式。
參見圖6，頻控阻抗網絡在整個鎖相環控制環路中起到將頻率轉換成電壓 的功能。頻控阻抗網絡由兩個M0S開關K1、 K2和開關電容C組成，開關K1和 K2分別由可編程分頻器產生的兩相非交迭時鐘CP和CP—控制。
開關電容C上的電荷Q為
Q = CV
通過開關電容C的電流I為 I = C(dV/dt) 等式中T 二 1/f。 那么有I 二 CVf。 等效電阻R,二1/Cf。
因此，如果輸出頻率f。提高，電阻值R,則降低，將導致向差分放大器正 端輸入減小，提供給壓控延時線的控制電壓L隨之減小。因為壓控振蕩器的 輸出頻率f。直接與控制電壓Vo;成比例，當R^Q減小時，f。也跟著減小。當電阻 R,與參考電阻相等時，反饋回路鎖定，L控制電壓保持不變，輸出頻率f。也 保持恒定。
由頻控阻抗網絡電路結構可以看出，開關電容C的值直接影響到等效電阻 R,的值。而開關電容C又會隨著工作溫度條件發生變化，并與各自的溫度系 數關系密切。為了降低溫度對開關電容C的影響，可從工藝角度考慮改善電容 特性，例如采用CMOS電容結構，并采用0.6umCM0S工藝制造，CMOS電容的工 藝失配精度為0.05%，溫度系數為50ppm廣C,電壓系數為50ppm/V。這樣，在 一定的工作溫度范圍內開關電容C的變化量非常小，有效的保證了延時器的精 度。參見圖7，帶隙基準源電路的功能在于為延遲鎖相環電路提供與工藝、溫 度和電壓等參數無關的基準電壓，有效提高延遲器的可靠性和延時精度。在帶 隙基準源電路中，pn結二極管的電壓降為VBE，其溫度系數在室溫時大約為 -2.2mV/。C，而熱電壓VT = KT/q在室溫狀態下的溫度系數為+0.085 mV〃C。將 熱電壓Vt乘以常數K并和二極管的電壓降Vbe相加，就可以得到輸出電壓為
Vref = Vbe + KVt
將上面的等式對溫度進行微分并帶入二極管的電壓降VBE和熱電壓Vt的溫
度系數，就可以求得K，它可以使得V,的溫度系數在理論上為0。同時由于
VBE受電源電壓變化的影響很小，帶隙基準源受電源的影響也很小。
權利要求
1、延時器，包括壓控延遲線，由串聯的延遲單元構成；其特征在于所述壓控延遲線的電壓由一延遲鎖相環電路控制。
2、 根據權利要求1所述的延時器，其特征在于所述延遲鎖相環電路由壓控振蕩器、可編程分頻器、頻控阻抗網絡、差分 放大器和低通濾波器依次串聯形成的控制環路構成；所述壓控振蕩器由串聯的延遲單元構成，所述延遲單元與構成所述壓控延 遲線的延遲單元相同。
3、 根據權利要求2所述的延時器，其特征在于 所述延遲單元為反相邏輯門；所述壓控延遲線由反相邏輯門串聯構成開環形式； 所述壓控振蕩器由反相邏輯門串聯構成閉環形式。
4、 根據權利要求2所述的延時器，其特征在于 所述頻控阻抗網絡由二個MOS開關和一個開關電容構成。
5、 根據權利要求1至4任一項所述的延時器，其特征在于 還包括一帶隙基準源，用于為所述延遲鎖相環電路提供基準電壓。
6、 根據權利要求1所述的延時器，其特征在于 所述壓控延遲線有一個輸入通道及二個或二個以上的輸出通道。
全文摘要
延時器，涉及一種集成電路元器件，包括一個由延遲單元串聯構成的壓控延遲線，以及一個用于控制壓控延遲線電壓的延遲鎖相環電路。其中，壓控延遲線是產生信號延遲的主要部件，通過延遲鎖相環電路控制邏輯門電源電壓，達到精確控制邏輯門的延時時間的目的。本發明具有體積小，延遲時間范圍寬、功耗低、全溫穩定性高、受電壓影響小、精度高等特性，可廣泛應用于通信設備、醫療電子、自動測試設備、PC外圍器件等領域。
文檔編號H03K5/14GK101420217SQ20081015923
公開日2009年4月29日 申請日期2008年11月21日 優先權日2008年11月21日
發明者呂江平, 瑾 張, 李秋利, 健 汪, 王麗麗, 斌 謝, 陳亞寧 申請人:華東光電集成器件研究所