一種帶占空比調整的高速寬范圍多模可編程分頻器的制作方法

專利名稱：一種帶占空比調整的高速寬范圍多模可編程分頻器的制作方法
技術領域：
本發明涉及一種分頻器的設計，特別涉及高速寬范圍多模可編程分頻器設計的技術 領域，具體為一種帶占空比調整的高速寬范圍多模可編程分頻器。
背景技術：
高性能可編程分頻器在射頻、高速數字集成電路中都有著廣泛的應用。高的工作頻 率、寬的分頻比范圍、低功耗、大驅動能力等等通常是系統對分頻器的一般要求。2000 年7月，發表在IEEE《固態電路雜志》(JSSC)第1039頁至第1045頁的《A Family of Low-Power Truly Modular Programmable Dividers in Standard 0.35_um CMOS Technology》 一文，公開了一種高速低功耗寬分頻比范圍的可編程分頻器電路結構。然 而由于電路結構的自身原因，其輸出信號的脈沖寬度僅為輸入信號周期的2到3倍。若 輸入信號的頻率越高，則脈沖寬度就越窄，驅動能力就越弱，這一缺點限制了其應用范 圍。
2007年12月，IET的《器件、電路與系統》第485頁至第493頁的《Efficient driving-capability programmable frequency divider with a wide division ratio range》 一文對上述電路結構進行了改進，獲得了占空比接近50%的輸出信號。但是該 篇文章采用兩種方案相結合的方法來調整占空比，額外增添了多位半加器以及許多門電 路，增加了電路的復雜程度，也增加了功耗。

發明內容
本發明要解決的技術問題是現有的可編程分頻器輸出信號脈沖寬度受工作頻率影 響，工作頻率越高，輸出脈沖寬度越窄，這樣隨著分頻比的增大，占空比急劇減小，驅 動能力受到限制。
本發明的技術方案是 一種帶占空比調整的高速寬范圍多模可編程分頻器，包括由 級聯的2/3分頻單元和用于拓展分頻比范圍的一系列或門所組成的主分頻級，由所需分
頻比的最大值確定2/3分頻單元的總個數"2"《最大分頻比< 2"+l，由最小分頻比值
確定無需向前串接或門的2/3分頻單元個數w': 2"'《最小分頻比< 2"'+'，還包括控制 級和輸出級電路
控制級由W-n'+l級兩輸入與門組成，各級與門的第一輸入端連接主分頻級中對應 2/3分頻單元的模式控制信號輸出端Mo，第二輸入端連接后一級2/3分頻單元的置數端
P;
輸出級由W-n'級兩輸入或門組成，其第一級或門的兩個輸入端依次連接控制級中 第一、二級與門的輸出端，第二級及后級各或門的第一輸入端連接控制級中對應級的與
門輸出端，第二輸入端連接前一級或門的輸出端；最后一級兩輸入或門的輸出即為分頻 器最后的輸出/。ut。
本發明的進一步改進為主分頻級從第w'-l級開始采用改進型2/3分頻單元串接， 所述改進型2/3分頻單元包括三個兩輸入與門、四級D鎖存器、 一觸發信號輸入端Fin、 一模式控制信號輸入端Mi、 一置數端P、 一觸發信號輸出端Fo、及一模式控制信號輸 出端Mo,其輸出觸發信號Fo從第一級D鎖存器的Q端引出，這樣相比現有的傳統2/3 分頻單元，輸出觸發信號發生了改變，使得后級被觸發的2/3分頻單元模式控制輸出信 號Mo的脈沖寬度能夠跟隨分頻比的變化而變化。
本發明優選控制級從主分頻級的第w'級2/3分頻單元開始與主分頻級連接。 本發明中主分頻級的設計使得自第"'級及以后各級2/3分頻單元的Mo信號的高電 平寬度隨分頻比變化而變化，以避免因脈沖寬度恒定而導致的分頻比增大后占空比嚴重 降低的情況；控制電路用于屏蔽無效的2/3分頻單元的Mo信號；輸出級則是從正常工 作中的2/3分頻單元中取出Mo信號脈沖寬度最寬的一級，并將其Mo信號作為輸出信號， 這樣就增大且穩定了輸出信號的占空比。
本發明的帶占空比調整的高速寬范圍多模可編程分頻器，采用兩種不同結構的 2/3分頻單元，保證了傳統的2/3分頻單元級聯的高速特性，又增加了輸出信號的脈沖 寬度，消除了輸入信號周期對輸出信號脈沖寬度的影響。只增加少量的與門和或門作為 控制級和輸出級，提高了輸出信號的占空比，使得占空比控制在33.3%_66.6%之間，大
大提高了分頻器的驅動能力。當分頻比為2"時，占空比為50%;當分頻比為2"-l時，
占空比隨著n的增大越趨近于50%;在特定的分頻比下，呈現出極限情況時的占空比 為33.3%或66.6%，相比常見的高速寬范圍可編程分頻器，驅動能力得到了大大提高。


圖1為常見高速低功耗寬范圍的任意可編程分頻器。 圖2(a)為傳統的2/3分頻單元。
圖2(b)為本發明中的2/3分頻單元。
圖3(a)為三個傳統2/3分頻單元級聯后的仿真波形。
圖3(b)為三個本發明的2/3分頻單元級聯后的仿真波形。
圖4為本發明的帶占空比調整的高速寬范圍多模可編程分頻器。
圖5為常見的高速低功耗寬范圍任意可編程分頻器的輸出波形。
圖6為本發明的帶占空比調整的高速寬范圍多模可編程分頻器的輸出波形。
具體實施例方式
下面結合附圖與具體實施方式
對本發明作進一步詳細描述。
現有技術中的高速寬范圍可編程分頻器采用傳統的2/3分頻單元級聯，模式控制輸 出信號Mo只需逐級前饋，因而具有較強的速度優勢，另外通過級間串接或門網絡并增 加一路置數端，擴大了分頻比范圍，使其成為一種任意可編程分頻器，如圖l，根據所
需分頻比的最大值確定2/3分頻單元的總個數w: 2"《最大分頻比< 2"+1，再根據最小
分頻比值確定無需向前串接或門的2/3分頻單元個數"'2"'《最小分頻比< 2"'+1，各 2/3分頻單元串接，只有前"'-1級2/3分頻單元的模式控制信號輸入端Mi直接連接于 后一級分頻單元的模式控制信號輸出端Mo，其余單元之間串接一兩輸入或門，或門的 第一輸入端連接后一級單元的模式控制信號輸出端Mo，第二輸入端連接各置數端信號 經過邏輯門網絡后對應信號的反信號，該或門的輸出連接前一級2/3分頻單元的模式控 制信號輸入端Mi，最后一級2/3分頻單元的模式控制信號輸入端Mi外接模式控制信號； 另外級間串接的或門網絡為自最后一級2/3分頻單元起向前串接或門，第一級或門的 第一輸入端連接最后一級2/3分頻單元的置數端《_,，第二輸入端連接外加控制端尸 ，
該或門的輸出端連接后一級或門的第二輸入端，其反信號連接對應2/3分頻單元之間串 接的兩輸入或門的第二輸入端，其余或門網絡的各級兩輸入或門的第一輸入端連接對應 2/3分頻單元的置數端P,或門網絡的最后一級兩輸入或門的輸出端，只將其反信號連 接對應2/3分頻單元之間串接的兩輸入或門的第二輸入端。此種結構由于其高速低功耗 及便利的版圖設計等優點，得到了廣泛的應用。但是由于大范圍分頻比的要求，輸出信 號/。ut只能從第二或第三級的模式控制信號輸出端Mo引出，而此種情況下的輸出脈沖寬 度較窄，因而驅動能力有限，在大電容負載情況下則不能很好的工作。為了拓寬其應用 范圍，迫切地需要提高其輸出信號的占空比。
圖2(a)為傳統2/3分頻單元示意圖，圖2(b)為本發明中的改進型2/3分頻單元示 意圖。傳統2/3分頻單元30和改進型2/3分頻單元20均具有一觸發信號輸入端Fin、 一模式控制信號輸入端Mi、 一置數端P、 一觸發信號輸出端Fo、及一模式控制信號輸 出端Mo，觸發信號輸出端Fo連接于后一級分頻單元的觸發信號輸入端Fin，置數端P 用以接受除數信號，以選擇該分頻單元進行除2或除3工作模式，第一級2/3分頻單元 的觸發信號輸入端Fin連接來源脈沖。傳統2/3分頻單元30的觸發信號輸出端Fo由第
二級D觸發器31的g端引出。本發明中的改進型2/3分頻單元20與傳統2/3分頻單元
30相似，包含三個兩輸入與門、四級D鎖存器、三個輸入端及兩個輸出端，分別為 觸發信號輸入端Fin 21、模式控制信號輸入端Mi 23、置數端P 25、觸發信號輸出端 Fo 22、及模式控制信號輸出端Mo 24，但其觸發信號輸出端Fo 22從第一級D鎖存器 26的Q端引出，再作為下一級2/3分頻單元的輸入觸發信號，這樣使得后級被觸發的 2/3分頻單元模式控制輸出信號Mo的脈沖寬度跟隨分頻比的變化而變化。而分頻器的 輸出信號跟2/3分頻單元的模式控制輸出信號Mo信號相關，因而直接改善了輸出信號 的脈沖寬度，從而可以達到提高輸出信號占空比的目的。
圖3(a)為三級傳統2/3分頻單元構成的分頻器仿真波形圖，圖3(b)為采用本發明 中的改進型2/3分頻單元級聯后的仿真結果。由圖3(a)不難發現傳統2/3分頻單元級 聯的結果是提供輸出信號/。ut的第N級2/3分頻單元的模式控制輸出信號Mo的脈沖寬度
為輸入信號周期的2^W咅，而現有技術中為滿足大分頻比范圍的要求，只能從前幾級的 2/3分頻單元Mo信號中選擇一個做為輸出信號/。ut，這樣N值較小，導致輸出信號/。ut 的脈沖寬度很窄，而且若分頻器的工作頻率越高，輸入信號周期越短，則輸出信號脈沖 寬度就越窄，這一缺點嚴重限制了其驅動能力。從圖3 (b)可以看出，各級改進型2/3 分頻單元的模式控制輸出信號Mo的脈沖寬度與具體的分頻比值有關，假設有"級2/3 分頻單元正常工作，則有如下公式
第"級Mo信號脈沖寬度<formula>formula see original document page 6</formula>所以可得輸出信號占空比為
<formula>formula see original document page 6</formula>
根據上述兩公式可以計算出任意分頻比下的Mo信號脈沖寬度和占空比大小，考慮極限
情況即可知占空比被控制在33.3% 66.6%。下面就是考慮如何將最后一級，即第"級
2/3分頻單元的模式控制輸出信號Mo引出(它的脈沖寬度最寬)，以作為分頻器的輸出 信號。
圖4為本發明的帶占空比調整的高速寬范圍多模可編程分頻器電路示意圖，它包含 主分頻級IO、控制級11和輸出級12。主分頻級IO結構即為常見的高速多模可編程分 頻器結構，但作為改進，其中部分2/3分頻單元采用本發明設計的改進型結構。采用改 進型2/3分頻單元20串接時，Mo信號前饋所允許的最大延時時間略小于原結構，所以 前幾級的2/3分頻單元仍采用傳統2/3單元30。根據最小分頻比確定的"'，可知從第 "'-l級采用本發明中的改進型2/3分頻單元20最為合適。控制級ll由多級與門組成， 一共為"-w'+l級，相比主分頻級IO中串接的或門級數多一級，各級與門的第一輸入端 連接對應2/3分頻單元20的模式控制信號輸出端Mo，第二輸入端連接后一級2/3分頻 單元的置數端P，也就是說只有當后級置數端信號為高時，當前級的Mo信號才被選通。 根據主分頻級IO的工作原理，若尸"_2為最后一個被置高的位，則從第"-2級及向前的
所有2/3分頻單元均正常工作，其向后的單元第w-l級和第w級2/3分頻單元雖工作， 但是輸出信號無效，由于此時它們的后一級置數端信號皆為低，所以通過控制級11的 與門后，它們的輸出信號均會被屏蔽掉。而在所有正常工作的2/3分頻單元中，各級的 模式控制輸出信號Mo皆為同一頻率，即目標頻率，由圖3(b)可知，隨著所處級數的 增加，Mo信號脈沖寬度也增大，所以最后一級正常工作的2/3分頻單元的脈沖寬度最 大，理所當然成為輸出信號/。ut的最佳選擇。如何選出我們所想得到的信號，輸出級12 的設計解決了這一問題。輸出級12雖然是由多級兩輸入或門級聯而成，其整體功能仍 然是將控制級11中各級與門的輸出進行或邏輯，等同于一個多輸入或門的功效，只是 從設計的方便性角度考慮，采用兩輸入或門級聯的方式。由圖3 (b)可以發現，不僅 級數越高Mo信號脈沖寬度越寬，而且后一級的脈沖完全覆蓋了當前級的脈沖，基于這 一特性，控制級11各級與門的輸出經過輸出級12或邏輯后即得到最后一級正常工作的 2/3分頻單元的脈沖信號Mo，做為分頻器最后的輸出/。ut13，此即為本發明的工作原理。 本發明的主分頻級可以全部采用傳統2/3分頻單元，也可以全部采用改進型2/3分 頻單元，如果單純的使用傳統2/3單元，輸出信號占空比可以提高到25% 50%;如 果均采用改進型的單元結構，則允許的最大延時值相比傳統結構要稍小些，但是這種影 響只有在非常高速(即觸發信號周期很小)時才會產生影響。由于在電路結構中，越靠 前的2/3分頻單元工作速度越高，所以應該賦予其延時范圍稍大些；另外，自第"'-l級 及向前的2/3分頻單元，它們的Mo信號并不需要，因而沒有必要也換成改進型結構，
這樣還有利于保持高速的優勢，也是本發明選擇主分頻級從第n'-l級開始采用改進型 2/3分頻單元串接的原因。
圖5為常見的高速低功耗寬范圍任意可編程分頻器的輸出波形，圖6為本發明的帶 占空比調整的高速寬范圍多模可編程分頻器的輸出波形。從圖中可以看出，本發明分頻 器的輸出信號占空比遠遠大于原結構輸出信號的占空比，技術效果明顯。
綜上所述，本發明有如下技術特征(1)電路結構簡單只在原結構基礎上增加了 一排與門和或門；(2)功耗低所增加的門電路均工作在輸出信號頻率，也即最低頻率， 因而幾乎不增加功耗；(3)效果顯著能夠很好的將占空比控制在33.3%~66.6%之間， 增強了分頻器的驅動能力。
本發明的帶占空比調整的高速寬范圍多模可編程分頻器電路的制作，可以通過現有 技術的CMOS工藝實現。
權利要求
1.一種帶占空比調整的高速寬范圍多模可編程分頻器，包括由級聯的2/3分頻單元和用于拓展分頻比范圍的一系列或門所組成的主分頻級(10)，由所需分頻比的最大值確定2/3分頻單元的總個數n2n≤最大分頻比＜2n+1，由最小分頻比值確定無需向前串接或門的2/3分頻單元個數n′2n′≤最小分頻比＜2n′+1，其特征是還包括控制級(11)和輸出級(12)電路控制級(11)由n-n′+1級兩輸入與門組成，各級與門的第一輸入端連接主分頻級(10)中對應2/3分頻單元的模式控制信號輸出端Mo，第二輸入端連接后一級2/3分頻單元的置數端P；輸出級(12)由n-n′級兩輸入或門組成，其第一級或門的兩個輸入端依次連接控制級(11)中第一、二級與門的輸出端，第二級及后級各或門的第一輸入端連接控制級(11)中對應級的與門輸出端，第二輸入端連接前一級或門的輸出端；最后一級兩輸入或門的輸出即為分頻器的最后輸出fout(13)。
2、 根據權利要求1所述的一種帶占空比調整的高速寬范圍多模可編程分頻器，其 特征是主分頻級(10)從第w'-l級開始采用改進型2/3分頻單元(30)串接，所述改進 型2/3分頻單元(30)包括三個兩輸入與門、四級D鎖存器、 一觸發信號輸入端Fin(21)、 一模式控制信號輸入端Mi (23)、 一置數端P (25)、 一觸發信號輸出端Fo (22)、及一 模式控制信號輸出端Mo (24)，其輸出觸發信號Fo (22)從第一級D鎖存器(26)的Q 端引出，使得從第w'級2/3分頻單元開始，模式控制輸出信號Mo (24)的脈沖寬度跟 隨分頻比的變化而變化。
3、 根據權利要求1或2所述的一種帶占空比調整的高速寬范圍多模可編程分頻器， 其特征是控制級(11)從主分頻級(10)的第W級2/3分頻單元開始與主分頻級(10) 連接。
全文摘要
一種帶占空比調整的高速寬范圍多模可編程分頻器，包括由級聯的2/3分頻單元和用于拓展分頻比范圍的一系列或門所組成的主分頻級，還包括控制級和輸出級電路。本發明保證了傳統的2/3分頻單元級聯的高速特性，又增加了輸出信號的脈沖寬度，消除了輸入信號周期對輸出信號脈沖寬度的影響；只增加少量的與門和或門作為控制級和輸出級，提高了輸出信號的占空比，使得占空比控制在33.3％-66.6％之間，當分頻比為2ⁿ時，占空比為50％；當分頻比為2ⁿ-1時，占空比隨著n的增大越趨近于50％；在特定的分頻比下，呈現出極限情況時的占空比為33.3％或66.6％，相比常見的高速寬范圍可編程分頻器，驅動能力得到了大大提高。
文檔編號H03K23/00GK101355361SQ20081015709
公開日2009年1月28日 申請日期2008年9月24日 優先權日2008年9月24日
發明者吉新村, 吳建輝, 萌 張, 紅 李, 闖 李, 王聲揚, 黃福青 申請人:東南大學