專利名稱：一種大扇出、低功耗雙相不相干時鐘驅動器的制作方法
技術領域：
本發明涉及一種驅動電路，特別是一種用在CM0S(互補對稱M0S) 集成電路中的驅動電路。
背景技術：
在大規模集成電路系統中， 一個信號源需要驅動多個負載的情況 是經常出現的。在CM0S (互補對稱M0S)集成電路中，則經常需要從 一個時鐘信號源產生兩相不相干互補時鐘，并驅動很大的負載。對于 大扇出CMOS驅動器來說，往往重點考慮電路的工作速度，而把功耗 放在相對次要的位置上，導致電路的優值〈功耗速度積〉指標較差。
CMOS驅動器的功耗主要由對負載電容的充放電和驅動管之間的 直流功耗兩部分組成。
P二P直流+P充放電^Ki
其中P充放電主要取決于電源工作電壓，工作頻率和負載電容，與 電路設計關系不大。Ps流是指輸入信號在上升或下降過程中，兩個驅 動管之間的直流導通電流。當負載電容d很大時，為保證工作速度， 兩個驅動管必須設計得足夠大，即驅動管的等效導通電阻很小。這使 得直流導通電流顯著加大，電路優值指標變壞。
通常的設計方法是增加緩沖器，做成帶緩沖器的驅動器。在忽略 M0S器件二級效應和連線寄生效應的簡單模型下，可以證明緩沖器的 驅動能力以等比級數增大是最優化的。這種方法在一定程度上緩和了 速度和功耗之間的矛盾，但各級緩沖器的信號變化過程中的直流功耗 依然存在。
3有人提出了一種新的CMOS驅動器電路結構，即交叉耦合正反饋 CMOS驅動器。它在保證電路工作速度的同時，可消除大驅動管上的 直流功耗，從而使電路優值指標明顯提高。該驅動器電路的工作原理 是利用交叉耦合正反饋的延遲時間，使得信號源Vi兩狀態改變時， QiSl Q2形成兩相不交疊信號，兩個驅動管之間沒有同時導通，也就 根本消除了直流功耗。電路設計上，與非門和或非門取整個電路系統 的標準尺寸C;記r^Q7C,則兩個反相器的驅動能力設計為AC，兩 個M0S管的驅動能力再增加A倍為NC。該類型電路可以簡單擴充為 雙相互補驅動器。但是這類電路對電路參數和工藝制造參數十分敏 感，工作不穩定，可靠性有問題。
發明內容
本發明的目的在于，提供一種大扇出、低功耗雙相不相干時鐘驅 動器。這種驅動器既能保證每個信號有足夠的驅動能力滿足電路速度 要求，又對電路參數和工藝制造參數不敏感，工作穩定，可靠性強。
為解決上述技術問題，本發明的技術方案如下。
大扇出、低功耗雙相不相干時鐘驅動器的構成包括:與輸入電源 相接的， 一個帶緩沖器的CMOS驅動器的控制電路， 一個帶緩沖器的 交叉耦合正反饋CMOS驅動器的控制電路；與兩個控制電路輸出相接 的兩個互不相干的輸出驅動電路。
上述的大扇出、低功耗雙相不相干時鐘驅動器中，所述的帶緩沖 器的CMOS驅動器的控制電路，緩沖器由延時線二構成；所述的帶緩 沖器的交叉耦合正反饋CMOS驅動器的控制電路，緩沖器由二個延時 線一構成，分別接于交叉耦合正反饋CMOS驅動器的控制電路的正反 饋回路上。
前述的大扇出、低功耗雙相不相干時鐘驅動器中，所述的延時線 一由CMOS管的寄生柵電容和串接的延時電阻組成的RC延時電路構成；所述的延時線二也由CMOS管的寄生柵電容和串接的延時電 阻組成的RC延時電路構成；延時線一和延時線二均為信號反相。
前述的大扇出、低功耗雙相不相干時鐘驅動器中，延時線二的延 時時間比較好的是為3 5個標準門的延時；延時線一的延時時間比 較好的是為延時線二延時時間的3或3倍以上。
前述的大扇出、低功耗雙相不相干時鐘驅動器中，與兩個控制電 路輸出相接的兩個互不相干的輸出驅動電路，
與現有技術比較，本發明通過采用帶緩沖器的CMOS驅動器和改 進的交叉耦合正反饋CMOS驅動器的巧妙組合，構成了大扇出、低功 耗雙相不相干時鐘驅動器。經過實測，本發明的驅動器可以保證每個 信號有足夠的驅動能力滿足電路速度要求，對電路參數和工藝制造參 數不敏感，要求不高，且工作穩定，可靠性強。具有易于制作、功耗 低、工作狀態穩定、可靠性強的特點。
圖1是本發明的電路結構原理圖； 圖2是CMOS驅動器的工作原理圖； 圖3是CMOS驅動器的信號波形圖； 圖4是帶緩沖器的CMOS驅動器電路原理圖； 圖5是交叉耦合正反饋CMOS驅動器電路原理圖； 圖6是交叉耦合正反饋CMOS驅動器擴充為雙相互補驅動器的電 路原理圖7是本發明的信號波形圖。
具體實施例方式
實施例。普通的CM0S驅動器構造如圖2所示，這種CM0S驅動 器的信號波形圖如圖3所示；改進后的帶緩沖器的CMOS驅動器構造如圖4所示；交叉耦合正反饋CMOS驅動器的構造如圖5所示；將交 叉耦合正反饋CMOS驅動器擴充為雙相互補驅動器的構造如圖6所 示。
大扇出、低功耗雙相不相干時鐘驅動器的構成如圖1所示，相當 于是帶緩沖器的CMOS驅動器和改進的交叉耦合正反饋CMOS驅動器 的組合。構成包括與輸入電源相接的， 一個帶緩沖器的CMOS驅動器 的控制電路， 一個帶緩沖器的交叉耦合正反饋CMOS驅動器的控制電 路；與兩個控制電路輸出相接的兩個互不相干的輸出驅動電路。所述 的帶緩沖器的CMOS驅動器的控制電路，緩沖器由延時線二構成；所 述的帶緩沖器的交叉耦合正反饋CMOS驅動器的控制電路，緩沖器由 二個延時線一構成，分別接于交叉耦合正反饋CMOS驅動器的控制電 路的正反饋回路上。所述的延時線一由對應的CMOS管的寄生柵電 容和串接的延時電阻組成的RC延時電路構成；所述的延時線二也由 對應的CMOS管的寄生柵電容和串接的延時電阻組成的RC延時電 路構成；延時線一和延時線二均為信號反相。延時線二的延時時間比 較好的是為3 5個標準門的延時；延時線一的延時時間比較好的是 為延時線二延時時間的3或3倍以上。與兩個控制電路輸出相接的有 兩個互不相干的輸出驅動電路。從輸出信號的波形可以看出(參見圖 7)，大扇出、低功耗雙相不相干時鐘驅動器的輸出信號非常理想。
權利要求
1、一種大扇出、低功耗雙相不相干時鐘驅動器，其特征在于，構成包括與輸入電源相接的，一個帶緩沖器的CMOS驅動器的控制電路，一個帶緩沖器的交叉耦合正反饋CMOS驅動器的控制電路；與兩個控制電路輸出相接的兩個互不相干的輸出驅動電路。
2、 根據權利要求1所述的大扇出、低功耗雙相不相干時鐘驅動 器，其特征在于所述的帶緩沖器的CMOS驅動器的控制電路中，緩 沖器由延時線二構成；所述的帶緩沖器的交叉耦合正反饋CMOS驅動 器的控制電路中，緩沖器由二個延時線一構成，分別接于交叉耦合正 反饋CMOS驅動器的控制電路的正反饋回路上。
3、 根據權利要求2所述的大扇出、低功耗雙相不相干時鐘驅動 器，其特征在于所述的延時線一由CMOS管的寄生柵電容和串接 的延時電阻組成的RC延時電路構成；所述的延時線二也由CMOS 管的寄生柵電容和串接的延時電阻組成的RC延時電路構成；延時線 一和延時線二均為信號反相。
4、 根據權利要求3所述的大扇出、低功耗雙相不相干時鐘驅動器，其特征在于延時線二的延時時間為3 5個標準門的延時；延時線一的延時時間為延時線二延時時間的3或3倍以上。
5、 根據權利要求1至4任一權利所述的大扇出、低功耗雙相不相干時鐘驅動器，其特征在于與兩個控制電路輸出相接的兩個互不相干的輸出驅動電路。
全文摘要
本發明公開了一種大扇出、低功耗雙相不相干時鐘驅動器，構成包括與輸入電源相接的，一個帶緩沖器的CMOS驅動器的控制電路，一個帶緩沖器的交叉耦合正反饋CMOS驅動器的控制電路；與兩個控制電路輸出相接的兩個互不相干的輸出驅動電路。本發明通過采用帶緩沖器的CMOS驅動器和改進的交叉耦合正反饋CMOS驅動器的巧妙組合，構成了大扇出、低功耗雙相不相干時鐘驅動器。經過實測，本發明的驅動器可以保證每個信號有足夠的驅動能力滿足電路速度要求，對電路參數和工藝制造參數不敏感，要求不高，且工作穩定，可靠性強。具有易于制作、功耗低、工作狀態穩定、可靠性強的特點。
文檔編號H03K5/15GK101588166SQ200810126330
公開日2009年11月25日 申請日期2008年6月25日 優先權日2008年6月25日
發明者楊棟毅 申請人:北京天一集成科技有限公司