專利名稱：：Da轉換電路的制作方法
技術領域：
：本發明是關于一種利用電阻串的DA轉換電路。技術背景通常作為利用梯級(ladder)電阻的DA轉換電路中，現有一種R-2R方式的DA轉換電路。如圖9所示，此方式的DA轉換電路是具備供給有基準電壓VREF的R-2R的梯級電阻、與各位元(最下位位元LSB至最上位位元MSB)對應的n個定電流源、及n+l個開關S0至Sn，而通過將與各位元對應的開關SO至SN導通(on)/關斷(off),即可將n+1位元的數字信號轉換成模擬信號。此方式的DA轉換電路是記載于專利文獻1。在上述電路中，若進行位元數據切換，則對應的開關SO至SN即會切換，而來自電流源的電流即流通于R-2R的梯級電阻。然而，此時在圖9中A點的電壓(基準電壓VREF)將會產生些微的變動。此外，n+l個定電流源雖形成電流鏡(currentmirror),只流通于各定電流源的定電流工0至In的比率產生若干的參差不齊。因此，在6位元以上的DA轉換電路中，將會產生如圖IO所示的位元反轉。所謂位元反轉是指位元值增加時，模擬的輸出電壓下降的意思。此外，現有一種利用圖ll所示的電阻串的M轉換電路。此是為9位元的DA轉換電路，具備由供給有基準電壓VREF的511條串聯電阻所構成的電阻串、及512個開關S1至S512，通過使與各位元對應的開關S1至S512導通/關斷，即可將9位元的數字信號轉換為模擬信號。在此DA轉換電路中雖不會引起位元反轉，只有圖案布局面積非常大的問題(以9位元的情形而言，為R-2R方式的大約5倍)。(專利文獻1)日本特開平10-135836號公報
發明內容[發明欲解決的問題]因此，本發明是以在多位元(6位元以上)的DA轉換電路中，防止位元反轉，并且縮小圖案布局面積為目的。[解決問題的方案]本發明的具代表性的特征構成如下。也就是，本發明是一種M轉換電路，用以將包含上位的多個位元與下位的多個位元的輸入數字信號轉換為模擬電壓，其特征為具備第1電阻串，用以產生多個模擬電壓；第l開關電路，依據上位的多個位元，從由第1電阻串所產生的多個模擬電壓之中選擇一對模擬電壓；緩沖器第2電阻串，將所選擇的一對模擬電壓通過所述緩沖器供給作為基準電壓，且產生多個模擬電壓；及第2開關電路，依據下位的多個位元，從由第2電阻串所產生的多個模擬電壓之中選擇一對模擬電壓。依據上述的構成，在電阻串方式的DA轉換電路中，由于可減少電阻的數目、開關的數量，因此可防止位元反轉，并且可將圖案布局面積縮小。(發明的功效)依據本發明的DA轉換電路，在多位元(6位元以上)的M轉換電路中，可防止位元反轉，并且將圖案布局面積縮小。圖1是本發明第1實施例的DA轉換電路的構成圖；圖2是本發明第2實施例的DA轉換電路的構成圖；圖3(A)及(B)是為說明本發明第2實施例的DA轉換電路的動作圖；圖4是為說明本發明第2實施例的DA轉換電路的動作圖；圖5是本發明第3實施例的DA轉換電路的構成圖；圖6(A)及(B)是為說明本發明第3實施例的DA轉換電路的動作圖；圖7是本發明第4實施例的DA轉換電路的構成圖；圖8(A)及(B)是為說明本發明第4實施例的DA轉換電路的動作圖；圖9是現有技術的R-2R方式的DA轉換電路的構成圖；圖10是說明現有技術的R-2R方式的DA轉換電路的位元反轉圖；圖11是現有技術的電阻串方式的DA轉換電路的構成圖。主要組件符號說明10第1電阻串1112、15、16、19、20、2313、13A第l開關電路1417第2電阻串1821第3電阻串22Rl至R25電阻RHSl至S40開關具體實施方式以下參照圖式說明本發明的實施例。(第1實施例)圖1是顯示第1實施例的9位元的DA轉換電路的構成。第1電阻串10是串聯連接8個電阻Rl至R8而形成，且通過緩沖器12將從基準電壓源11所產生的基準電壓VREF供給至電阻R1的端部。此外，電阻R8的端部是接地。通過此，從第l電阻串10的各電阻端產生9個模擬電壓(0至VREF)。為了將9個模擬電壓的步級(st印)設為相同，以電阻R1至R8為相同電阻值較佳。此外，設有第1開關電路13，用以選擇從第1電阻串IO的各電阻的兩端產生的一對模擬電壓。第1開關電路13是由16個開關Sl至S16所構成。譯碼器電路14是在9位元的輸入數字信號DO至D8之中，將上位3位元的數字數據(D8、D7、D6)進行譯碼，而產生控制第1開關電路13的信號。數字數據(D8、D7、D6)與導通的開關的關系如表l所示。<table>tableseeoriginaldocumentpage5</column></row><table><table>tableseeoriginaldocumentpage6</column></row><table>由第1開關電路13所選擇的各電阻兩端的一對模擬電壓是分別通過緩沖器15、16而供給至第2電阻串17的兩端作為基準電壓。緩沖器15、16是例如使用運算放大器(operationalamplifier)而構成，具有高輸入阻抗(impedance)、低輸出阻抗。例如，以數字數據(D8、D7、D6)=(l、1、O)的情形而言，是開關S2、S10導通。由于是從電阻R2的兩端產生模擬電壓(VREFX6/8、VREFX7/8)，因此通過開關S2、緩沖器15將模擬電壓VREFX7/8供給至第2電阻串17的一端，且通過開關SIO、緩沖器16將模擬電壓VREFX6/8供給至第2電阻串17的另一端。由于第2電阻串17是串聯連接8個電阻R9至R16而形成，因此從第2電阻串17的各電阻端產生9個模擬電壓。為了使9個模擬電壓的步級相同，以電阻R9至R16為相同電阻值較佳。此外，設有第2開關電路18，用以選擇從第2電阻串17的各電阻的兩端產生的一對模擬電壓。第2開關電路18是由16個開關S17至S32所構成。譯碼器電路14是在9位元的輸入數字信號D0至D8之中，將中位3位元的數字數據(D5、D4、D3)進行譯碼，而產生控制第2幵關電路18的信號。數字數據(D5、D4、D3)與導通的開關的關系如表2所示。凍2)<table>tableseeoriginaldocumentpage6</column></row><table><table>tableseeoriginaldocumentpage7</column></row><table>由第2開關電路18所選擇的各電阻兩端的模擬電壓是分別通過緩沖器19、20而供給至第3電阻串21的兩端作為基準電壓。緩沖器19、20是例如使用運算放大器而構成，具有高輸入阻抗、低輸出阻抗。例如，以數字數據(D5、D4、D3)=(l、1、O)的情形而言，是開關S18、S26導通。從電阻RIO的兩端是產生模擬電壓(VREF，X6/8、VREF'X7/8)。VREF'為第2電阻串17的兩端的電位差。再者，通過開關S18、緩沖器19將模擬電壓VREF'X7/8供給至第3電阻串21的一端，且通過開關S19、緩沖器20將模擬電壓VREF'X6/8供給至第3電阻串21的另一端。由于第3電阻串21是串聯連接8個電阻R17至R24而形成，因此從第3電阻串21的各電阻的連接點產生8個模擬電壓。為了使8個模擬電壓的步級相同，以電阻R17至R24為相同電阻值較佳。此外，設有第3開關電路22，用以選擇從第3電阻串21所產生的8個模擬電壓。第3開關電路22是由8個開關S34至S40所構成。譯碼器電路14是在9位元的輸入數字信號D0至D8之中，將下位3位元的數字數據(D2、Dl、D0)進行譯碼，而產生控制第3開關電路22的信號。數字數據(D2、Dl、D0)與導通的開關的關系如表3所示。(表3)<table>tableseeoriginaldocumentpage7</column></row><table>再者，由第3開關電路22所選擇的模擬電壓V0UT是通過緩沖器23而輸出。因此，依據此DA轉換電路，即可將9位元的輸入數字信號D0至D8轉換成512種的模擬電壓。此外，由于此DA轉換電路是為電阻串方式，因此不會引起位元反轉。而且，由于此DA轉換電路是使用3段的電阻串，因此電阻數目可削減為24個，開關數目可削減為40個，而可將DA轉換電路的圖案布局面積縮小。此外，從第1電阻串IO所選擇的一對模擬電壓是設為通過高輸入阻抗、低輸出阻抗的緩沖器15、16而供給至第2段的第2電阻串17，因此第2電阻串17對于從第1電阻串10所產生的模擬電壓不會造成影響。同樣地，從第2電阻串17所選擇的一對模擬電壓是通過緩沖器19、20而供給至第3段的第3電阻串21，因此第3電阻串21對于第2電阻串17所產生的模擬電壓不會造成影響。(第2實施例)在第1實施例的DA轉換電路中，是將在電阻串所產生的模擬電壓，通過緩沖器(例如緩沖器15、16)供給作為下一段的電阻串的基準電壓。然而，在緩沖器的偏移(offset)因為輸入模擬電壓而變動，或因為溫度而變動時，會有DA轉換精確度惡化的問題。因此，在第2實施例中，如圖2所示，是設為將第1實施例的緩沖器15、16、19、20刪除，且將在電阻串所產生的模擬電壓直接供給作為下一段的電阻串的基準電壓。然而，由于在此狀態下，下一段的電阻串是并聯連接于前一段的電阻串，因此從前一段的電阻串所產生的模擬電壓會受到其影響而變動。從下一段的電阻串所產生的模擬電壓也會受到其影響。因此，第2電阻串17的電阻R9至R16的電阻值是設成較第1電阻串10的電阻Rl至R8的電阻值大。同樣地，第3電阻串21的電阻R17至R24的電阻值是設成較第2電阻串17的電阻值大。例如，第1電阻串10的電阻Rl至R8的電阻值是以250Q為較佳，而第2電阻串17的電阻Rl至R8的電阻值是以IOKQ為較佳。藉此，第2電阻串17的8X10KQ=80KQ的電阻即并聯連接于第l電阻串10的250Q的電阻，而可將模擬電壓的變動極度減小。然而，即使采用此種構成，如圖4所示，也有相對于輸入數字信號而產生輸出模擬電壓的階差的問題。以下使用圖3及圖4說明此問題。如圖3(A)所示，上位3位元的數字數據(D8、D7、D6)=(l、1、1)8時，開關S1、S9導通而選擇電阻R1兩端的電壓。如此一來，電阻R1與電阻R2的連接點的電壓V1是如以下數式所示。(數式l)VI=xVREF7R+Rt在此，Rt是為Rl的電阻值R、及第2電阻串17的8個電阻R9至R16的串聯電阻值8XR'的合成電阻值。茲將電阻R9至R16的各個電阻值設為R，。接著，如圖3(B)所示，上位3位元的數字數據(D8、D7、D6)二(1、1、O)時，開關S2、S10即導通而選擇電阻R2兩端的電壓。如此一來，電阻Rl與電阻R2的連接點的電壓VI'是如以下數式所示。(數式2)7R+Rt由于電壓V1與電壓V'是相同點的電壓，因此原本即應成為相同的電壓。然而，實際上是產生以下數式所表示的電壓差AV。(數式3)av=vi-vr=xVREF7R+Rt在此，由于R〉Rt，因此AV是成為正的值。因此，若數字數據(D8、D7、D6)從(1、1、O)變化為(l、1、1)，則會產生如圖4所示的階差。(第3實施例)因此，此實施例的DA轉換電路是如圖5所示，是相對于第2電阻串17的電阻R9至R16而串聯設置有用以修正前述階差的修正電阻RH。此外，于第l電阻串10再附加一個電阻R25。此外，第l開關電路13是選擇從電阻Rl至R8、R25之中所選擇的由相鄰接的2個電阻所組成的串聯電阻的兩端產生的一對模擬電壓。數字數據(D8、D7、D6)與導通的開關的關系如表4所示。(表4)<table>tableseeoriginaldocumentpage10</column></row><table>例如，如圖6(A)所示，上位3位元的數字數據(D8、D7、D6)=(l、1、l)時，開關S1、S9導通而選擇電阻R1、R2兩端的2個電壓。如此一來，該等電壓即作為基準電壓供給至第2電阻串17。此外，如圖6(B)所示，上位3位元的數字數據(D8、D7、D6)=(l、1、O)時，開關S2、S10導通而選擇電阻R2、R3兩端的2個電壓。如此一來，該等電壓即作為基準電壓供給至第2電阻串17。此時，若將第2電阻串17的電阻R9至R19的串聯電阻值設為8XR'，則修正電阻RH的電阻值與8XR'相等時，同樣會產生前述階差。因此，例如，修正電阻朋的電阻值，在獲致減少前述階差的修正效果方面，是以形成較8XR'稍小的值為較佳。依據本發明人所進行的電路仿真結果可明了，在數字數據的步級上，通過設成少0.5步級的7.5XR'，即可獲得修正效果。(第4實施例)此實施例是為變更第1實施例的第1開關電路13、第2開關電路18的開關的構成，并將開關數目進一步減少者。以下根據第l實施例說明，只同樣的變更也可適用于第2、第3實施例。如圖7所示，第1開關電路13A是由9個開關S1至S9所構成，第2開關電路18A也由9個開關S10至S18所構成。關于第1開關電路13A,數字數據(D8、D7、D6)與導通的開關的關系如表5所示。(表5)<table>tableseeoriginaldocumentpage11</column></row><table>然而，在選擇第偶數個電阻R2、R4、R6、R8的電壓時，需注意供給至第2電阻串17的基準電壓的上下關系會逆轉。現說明此點。如圖8(A)所示，上位3位元的數字數據(D8、D7、D6)=(l、1、l)時，開關S1、S2導通。如此一來，電阻R1的上端的電壓VREF即施加于緩沖器15，而電阻Rl的下端的電壓7/8XVREF則施加于緩沖器16。另一方面，如圖8(B)所示，上位3位元的數字數據(D8、D7、D6)二(1、1、O)時，開關S2、S3導通。如此一來，電阻R2上端的電壓7/8XVREF即施加于緩沖器16，而電阻R2下端的電壓6/8XVREF則施加于緩沖器15。因此，在以此方式供給至第2電阻串17的基準電壓的上下關系逆轉時，第2開關電路18A的開關也需與其對應而變更。權利要求1.一種DA轉換電路，用以將包含上位的多個位元與下位的多個位元的輸入數字信號轉換為模擬電壓，其特征在于具備第1電阻串，用以產生多個模擬電壓；第1開關電路，依據上位的多個位元，從由第1電阻串所產生的多個模擬電壓之中選擇一對模擬電壓；緩沖器第2電阻串，將所選擇的一對模擬電壓通過所述緩沖器供給作為基準電壓，且產生多個模擬電壓；及第2開關電路，依據下位的多個位元，從由第2電阻串所產生的多個模擬電壓之中選擇一對模擬電壓。2.-種DA轉換電路，用以將包含上位的多個位元與下位的多個位元的輸入數字信號轉換為模擬電壓，其特征在于具備第1電阻串，具有串聯連接的多個第1電阻，用以產生多個模擬電壓；第1開關電路，依據上位的多個位元，從由第l電阻串所產生的多個模擬電壓之中選擇一對模擬電壓；第2電阻串，將所選擇的一對模擬電壓供給作為基準電壓，且具有串聯連接的多個第2電阻，用以產生多個模擬電壓；及第2開關電路，依據下位的多個位元，從由第2電阻串所產生的多個模擬電壓之中選擇一對模擬電壓，第2電阻的電阻值是較第1電阻的電阻值大。3.如權利要求2所述的DA轉換電路，其特征在于，所述第1開關電路是選擇從串聯電阻的兩端產生的一對模擬電壓，該串聯電阻是由從多個第1電阻之中所選擇的相鄰接的2個第1電阻所構成，所述第2電阻串是具備串聯連接于所述多個第2電阻，用以修正輸出模擬電壓相對于輸入數字信號的階差的修正電阻。全文摘要本發明的目的是在多位元的DA轉換電路中，防止位元反轉，并且將圖案布局面積縮小。本發明的DA轉換電路是設有第1開關電路(13)，用以選擇從第1電阻串(10)的各電阻的兩端產生的一對模擬電壓。所選擇的一對模擬電壓是作為基準電壓供給至第2電阻串(17)。又設有第2開關電路(18)，用以選擇從第2電阻串(17)的各電阻的兩端產生的一對模擬電壓。所選擇的一對模擬電壓是作為基準電壓供給至第3電阻串(21)。再者，設有第3開關電路(22)，用以選擇從第3電阻串(21)產生的模擬電壓。文檔編號H03M1/74GK101330292SQ20081012537公開日2008年12月24日申請日期2008年6月20日優先權日2007年6月21日發明者飯島隆申請人:三洋電機株式會社;三洋半導體株式會社