專利名稱：能夠降位的數字脈沖寬度調制系統及方法
技術領域：
本發明涉及一種數字脈沖調制技術，尤其涉及一種能夠降位的數字脈沖寬度調制系統 及方法。
背景技術：
如今音頻領域越來越多地使用數字信源，如CD的PCM (pulse code modulation,脈沖 編碼調制)編碼等等。因此，D類放大器所面臨的挑戰就是直接將數字信號轉換為P麗(脈 沖寬度調制)信號。最容易想到的辦法就是將PCM信號直接變換為PWM信號。
如圖1所示，現有技術中，數字脈沖寬度調制系統主要由帶清零端的D觸發器、同或 門、帶進位的數字比較器、不帶進位的數字比較器和反相器等模塊組成。
其中IN1 IN8是數字信號源的輸入端；CLK是時鐘頻率；rs是清零端。
數字P麗的輸入信號為8位的數字音頻信號，采樣頻率為44. lKHz。在時鐘信號CLK的控 制之下，8個D觸發器組成循環計數器，由節點9、 18、 19、 20、 21、 22、 23、 24產生所需要 的循環計數碼，不斷的與輸入的數字信號進行比較，形成占空比不同的脈寬調制信號。
上述現有技術至少存在以下缺點數字P麗調制需要較高的時鐘頻率，不適合用于高 比特數據的轉換。而且這種結構是順序完成比較的，效率較低。
發明內容
本發明的目的是提供一種時鐘頻率低、適合用于高比特數據轉換，且效率高的能夠降 位的數字脈沖寬度調制系統及方法。
本發明的目的是通過以下技術方案實現的
本發明的能夠降位的數字脈沖寬度調制系統，包括多位比較單元，所述的多位比較單 元分為多個高位比較單元和多個低位比較單元，所述多個高位比較單元之間構成獨立的高 位比較模塊；所述多個低位比較單元之間構成獨立的低位比較模塊，所述高位比較模塊與 所述低位比較模塊的輸出端連接有至少一個邏輯門，所述邏輯門接收所述高位比較模塊和 所述低位比較模塊的比較結果并進行綜合判斷后向外部輸出判斷結果。
本發明的能夠降位的數字脈沖寬度調制方法，由控制信號與輸入的數字信號進行比較，形成脈寬調制信號，所述的控制信號和數字信號分別包括高位信號和低位信號，首先 將所述高位信號和低位信號分別單獨進行比較，然后對比較的結果進行綜合判斷，并根據 綜合判斷的結果形成脈寬調制信號。
由上述本發明提供的技術方案可以看出，本發明所述的能夠降位的數字脈沖寬度調制 系統及方法，由于多位比較單元分為多個高位比較單元和多個低位比較單元，構成獨立的 高位比較模塊和低位比較模塊，當控制信號與輸入的數字信號進行比較時，首先將高位信 號和信號分別單獨進行比較，然后對比較的結果進行綜合判斷，并根據綜合判斷的結果形 成脈寬調制信號。時鐘頻率低、適合用于高比特數據轉換，且效率高。
圖l為現有技術中的能夠降位的數字脈沖寬度調制系統框圖； 圖2為本發明能夠降位的數字脈沖寬度調制系統框圖。
具體實施例方式
本發明的能夠降位的數字脈沖寬度調制系統，其較佳的具體實施方式
如圖2所示，包 括多位比較單元，多位比較單元分為多個高位比較單元和多個低位比較單元。多個高位比 較單元之間構成獨立的高位比較模塊；多個低位比較單元之間構成獨立的低位比較模塊。 高位比較模塊與低位比較模塊的輸出端連接有一個或多個邏輯門，邏輯門接收高位比較模 塊和低位比較模塊的比較結果并進行綜合判斷后向外部輸出判斷結果，即最終的比較結 果。
一個具體實施例，包括8位比較單元，的8位比較單元中，4個高位比較單元之間構成獨 立的高位比較模塊，4個低位比較單元之間構成獨立的低位比較模塊。
本發明也適用于16位、32位比較單元等，也可以將多個比較單元劃分成多個比較模 塊，每個比較模塊單獨進行比較，然后對多個比較模塊的比較結果進行綜合判斷，得出最 終的比較結果。
本發明的能夠降位的數字脈沖寬度調制方法，由控制信號與輸入的數字信號進行比 較，形成脈寬調制信號，控制信號和數字信號分別包括高位信號和低位信號。比較時，首 先將高位信號和低位信號分別單獨進行比較，然后對比較的結果進行綜合判斷，并根據綜 合判斷的結果形成脈寬調制信號。控制信號可以是由時鐘信號控制的循環計數碼。
一個具體實施例2 控制信號和數字信號分別包括8位，其中前4位為高位信號、后4位為低位信號。 設控制信號為A8A7A6AsB4B3B2B,;數字信號為A'sAVVsA'sB^B'WW!，且當控制信號
大于數字信號時，輸出結果為高電平；當控制信號小于或等于數字信號時，輸出結果為低
電平，具體比較情況如下
當A8八7A6A5〉A'8A'7A'6A'5時，最終的輸出結果為高電平(此時，可以不管低位的比較
情況)；
當AsA7A6A5〈 A'8AVA'6A'5時，若B4B3B2B" B^B^B^B^，最終的輸出結果為低電平； 當A8A7A6A5〈A'8A'7A'6A'5時，若B4B3B2Bt = B'4B、B'2B、，最終的輸出結果為低電平； 當AsA7A6A5二A'8AVV6A'5時，若B4B3B2B^B'4B'3B'2B、，最終的輸出結果為低電平； 當AsA7A6As二AVV7A'6A'5時，若B4B3B2B尸B'4B'3B'2B、，最終的輸出結果為低電平； 當AsA7A6A5〈 A'sA'7A'6A'5時，若B4B3B2B！〉 B'4B、B'2B、，最終的輸出結果為低電平；
當A8A7A6A5二A'8AW6A'5時，若B4B3B2Bi〉B'4B'3B'2B、，最終的輸出結果為高電平。
通過上述的比較判斷過程，各種情況盡可涵蓋其中。
與現有技術相比，本發明不是簡單的順序的比較，而是分為高低兩組，分別同時進行 比較，將比較的結果綜合成最終的結果。此種比較方式提高了比較的速度，節省了時間， 提高了效率。
當加上相同的激勵信號時，形成的網表如下所示
vl clk 0 pulse(5 0 368n 0. 0001n 0. OOOln 368n 736n) *高位時鐘，8個數據循
環一次
v2 control 0 pulse(5 0 11776n 0. 0001n 0. 0001n U776n 23552n) v6 in5 0 pulse (0 0 0u 0. OOOln 0. OOOln 0u 0u) v7 in6 0 pulse (0 0 0u 0.OOOln 0. OOOln 0u 0u) v8 in7 0 pulse (0 0 0u 0. OOOln 0. OOOln 0u 0u) v9 in8 0 pulse (0 0 0u 0.OOOln 0. OOOln 0u 0u) vlO rs 0 pulse(0 5 20n 0.OOOln 0. OOOln 23532n 23552n) vll clkl 0 pulse(5 0 46n 0. OOOln 0. OOOln 46n 92n) 氺最小的時鐘頻率CLK v21 controll 0 pulse(5 0 11776n 0. OOOln 0. OOOln 11776n 23552n) *占空比為 50X的CLKX256
v61 inl 0 pulse(5 5 0u 0.OOOln 0.OOOln 0u 0u) v71 in2 0 pulse(0 0 0u 0.OOOln 0.OOOln 0u 0u) v81 in3 0 pulse(0 0 0u 0.OOOln 0.OOOln 0u Ou) v91 in4 0 pulse(0 0 Ou 0. OOOln 0. OOOln Ou Ou)vlOl rsl 0 pulse (0 5 20n 0. OOOln 0. OOOln 716n 736n)承經過CLK X 8個周期清零一次。
本發明與現有技術相比，所生成的P麗信號是相同的。但是由于采用降位比較的方 式，加快了比較的速度，提高了電路的效率。本發明降位后結構的輸出波形可以比現有技 術快5 10ns。且需要的時鐘頻率低，可以適合用于高比特數據轉換。
以上所述，僅為本發明較佳的具體實施方式
，但本發明的保護范圍并不局限于此，任 何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到的變化或替換，都 應涵蓋在本發明的保護范圍之內。
權利要求
1、一種能夠降位的數字脈沖寬度調制系統，包括多位比較單元，其特征在于，所述的多位比較單元分為多個高位比較單元和多個低位比較單元，所述多個高位比較單元之間構成獨立的高位比較模塊；所述多個低位比較單元之間構成獨立的低位比較模塊，所述高位比較模塊與所述低位比較模塊的輸出端連接有至少一個邏輯門，所述邏輯門接收所述高位比較模塊和所述低位比較模塊的比較結果并進行綜合判斷后向外部輸出判斷結果。
2、 根據權利要求l所述的能夠降位的數字脈沖寬度調制系統，其特征在于，包括8位 比較單元，所述的8位比較單元中，4個高位比較單元之間構成獨立的高位比較模塊，4個低 位比較單元之間構成獨立的低位比較模塊。
3、 一種能夠降位的數字脈沖寬度調制方法，由控制信號與輸入的數字信號進行比 較，形成脈寬調制信號，其特征在于，所述的控制信號和數字信號分別包括高位信號和低 位信號，首先將所述高位信號和低位信號分別單獨進行比較，然后對比較的結果進行綜合 判斷，并根據綜合判斷的結果形成脈寬調制信號。
4、 根據權利要求3所述的能夠降位的數字脈沖寬度調制方法，其特征在于，所述的控 制信號和數字信號分別包括8位，其中前4位為高位信號、后4位為低位信號。
5、 根據權利要求4所述的能夠降位的數字脈沖寬度調制方法，其特征在于，所述的控 制信號為AsA7A6A5B4B3B2B！，所述的數字信號為A'8A'7A'6A'sB'4B'3B'2B、，當所述控制信號 大于所述的數字信號時，輸出結果為高電平；當所述控制信號小于或等于所述的數字信號 時，輸出結果為低電平，具體比較情況如下當AsA7A6A5〉AW7A'6A'5時，最終的輸出結果為高電平；當AsA7AsA5〈 A'sA'7A'6A'5時，若B4B3B2B！〈 B'4B'3B'2BV最終的輸出結果為低電平； 當A8A7A6As〈A'8AVA'6A'5時，若B4B3B2B產B'4B'3B'2B、，最終的輸出結果為低電平； 當A8A7A6A5 = A'8A'7A'6A'5時，若B4B3B2Bi〈B'4B、B'2B、，最終的輸出結果為低電平； 當A8A7A6A5二A'8A'7A'6A'5時，若B4B3B2BpBUB'^'Wi，最終的輸出結果為低電平； 當A8A7A6As〈A'sA'7A'6A'5時，若B4B3B2Bi〉 B'4B、B'2B、，最終的輸出結果為低電平；當A8A7A6A5^AW7A'6A'5時，若B4B3B2B^B'4B'3B'2B、，最終的輸出結果為高電平。
6、 根據權利要求3、 4或5所述的能夠降位的數字脈沖寬度調制方法，其特征在于，所 述的控制信號為由時鐘信號控制的循環計數碼。
全文摘要
本發明公開了一種能夠降位的數字脈沖寬度調制系統及方法，將多位比較單元分為多個高位比較單元和多個低位比較單元，構成獨立的高位比較模塊和低位比較模塊，當系統產生的循環計數碼與輸入的數字信號進行比較時，首先將高位信號和低位信號分別單獨進行比較，然后對比較的結果進行綜合判斷，并根據綜合判斷的結果形成脈寬調制信號。采用降位比較的方式，加快了比較的速度，提高了電路的效率，且需要的時鐘頻率低，可以適合用于高比特數據轉換。
文檔編號H03F3/217GK101425796SQ200810114180
公開日2009年5月6日 申請日期2008年5月30日 優先權日2008年5月30日
發明者姜巖峰 申請人:北方工業大學