專利名稱：改善低電壓輸出的比較器電路架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種改善低電壓輸出的比較器電路架構(gòu)，尤其涉及一種改善 傳統(tǒng)比較器電路遇到電源電壓過低時(shí)，其內(nèi)部節(jié)點(diǎn)處于非穩(wěn)態(tài)狀態(tài)，而使得 其輸出為不可預(yù)測(cè)信號(hào)，本發(fā)明可通過加入電容使得比較器在電源電壓過低 時(shí)，仍可輸出固定電位，以避免因輸出不可預(yù)測(cè)信號(hào)造成應(yīng)用電路錯(cuò)誤，以 維持電路整體穩(wěn)定度。
背景技術(shù)：
公知的比較器通常由偏壓電路、輸入差動(dòng)級(jí)與輸出級(jí)組成，當(dāng)電源電壓
初始值由ov開始爬升后，此時(shí)在比較器前端的偏壓電路未能正常工作，進(jìn)
而造成該比較器也無法正常工作，致使比較器的輸出電壓呈現(xiàn)不可預(yù)知信號(hào)
(Unknown)狀態(tài)，當(dāng)應(yīng)用電路需使用比較器的輸出狀態(tài)來做設(shè)定判別時(shí)， 即造成該狀態(tài)無法確定。而需要等到電源電壓高于偏壓電路的最低工作電壓 后，比較器才會(huì)較為穩(wěn)定并具有正確的電壓輸出。
發(fā)明內(nèi)容
基于解決以上所述現(xiàn)有技術(shù)的缺陷，本發(fā)明為一種改善低電壓輸出的比 較器電路架構(gòu)，主要目的為改善傳統(tǒng)比較器電路遇到電源電壓過低時(shí)，其內(nèi) 部節(jié)點(diǎn)處于非穩(wěn)態(tài)狀態(tài)，而使得其輸出為不可預(yù)測(cè)信號(hào)，本實(shí)施方式可通過 加入電容使得比較器在電源電壓過低時(shí)，仍可輸出固定電位，以避免因輸出 不可預(yù)測(cè)信號(hào)造成應(yīng)用電路錯(cuò)誤，以維持電路整體穩(wěn)定度。
本發(fā)明提出一種改善低電壓輸出的比較器電路架構(gòu)，包括偏壓電路、差 動(dòng)對(duì)級(jí)電路與輸出級(jí)電路，其中在比較器輸入差動(dòng)對(duì)級(jí)電路與輸出級(jí)電路之 間，增設(shè)兩個(gè)連接至電源電壓的電容。
上述改善低電壓輸出的比較器電路架構(gòu)中，該輸出級(jí)電路還可包括P型 互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及N型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
本發(fā)明還提出一種改善低電壓輸出的比較器電路架構(gòu)，包括偏壓電路、 差動(dòng)對(duì)級(jí)電路與輸出級(jí)電路，其中在比較器輸入差動(dòng)對(duì)級(jí)電路與輸出級(jí)電路 之間，增設(shè)兩個(gè)連接至接地的電容。
上述改善低電壓輸出的比較器電路架構(gòu)中，該輸出級(jí)電路還可包括P型 互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及N型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效 應(yīng)晶體管。
本發(fā)明還提出一種比較器電路的動(dòng)作步驟，其在比較器輸入差動(dòng)對(duì)級(jí)電 路與輸出級(jí)電路之間，增設(shè)兩個(gè)連接至電源電壓或接地的電容，其輸出狀態(tài) 包括不可預(yù)知信號(hào)狀態(tài)、指定電壓及正常工作狀態(tài)，該電源電壓由零電位爬 升或由高電位下降，其包括以下步驟步驟a，開始；步驟b，判斷電壓電源 是否大于輸出級(jí)電路電壓，若判斷結(jié)果為是，執(zhí)行步驟d;若判斷結(jié)果為否， 執(zhí)行步驟C;步驟C，比較器輸出不可預(yù)知信號(hào)狀態(tài)；步驟d，判斷電壓電源 是否大于偏壓電路最低工作電壓，若判斷結(jié)果為是，執(zhí)行步驟f;若判斷結(jié) 果為否，執(zhí)行步驟e;步驟e，比較器輸出維持于指定電位；步驟f，比較器 輸出為正常工作狀態(tài)；以及步驟g，結(jié)束。
上述比較器電路的動(dòng)作步驟中，該輸出級(jí)電路還可包含p型互補(bǔ)式金屬
氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及N型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。 上述比較器電路的動(dòng)作步驟中，該步驟b的輸出級(jí)電路電壓可以是N型
互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的導(dǎo)通電壓。
本發(fā)明所提出的嶄新電路架構(gòu)，可使得比較器在電源電壓未達(dá)到偏壓電
路的最低工作電壓時(shí)，仍能輸出指定的電壓電平。
以下通過附圖、附圖標(biāo)記說明及具體實(shí)施方式
的詳細(xì)描述，進(jìn)一步更深
入地說明本發(fā)明。
圖1為本發(fā)明改善低電壓輸出的比較器第一電路實(shí)施架構(gòu)圖2為圖1的電源電壓大于輸出級(jí)電路但小于偏壓電路的動(dòng)作示意圖3為圖1的電源電壓大于偏壓電路的動(dòng)作示意圖4為本發(fā)明改善低電壓輸出的比較器電路的動(dòng)作流程圖；圖5為本發(fā)明改善低電壓輸出的比較器第二電路實(shí)施架構(gòu)圖。
其中，附圖標(biāo)記說明如下
Cl 第一電容
C2 第二電容
Vl 第一電壓 V2 第二電壓
VDD 電源電壓
Vss 接地電壓
1 偏壓電路
2 差動(dòng)對(duì)級(jí)電路
3 輸出級(jí)電路
31 P型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 32~N型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管
41 開始
42 判斷電壓電源是否大于輸出級(jí)電路電壓
43 比較器輸出不可預(yù)知信號(hào)狀態(tài)
44~判斷電壓電源是否大于偏壓電路最低工作電壓
45~比較器輸出維持于指定電位
46 比較器輸出為正常工作狀態(tài)
47~結(jié)束
具體實(shí)施例方式
現(xiàn)配合下列
本發(fā)明的詳細(xì)結(jié)構(gòu)及其連接關(guān)系。 為使得比較器在電源電壓未達(dá)到比較器偏壓電路的最低工作電壓時(shí)，仍 能輸出應(yīng)有的電壓電平，本發(fā)明在比較器輸入差動(dòng)對(duì)級(jí)電路與輸出級(jí)電路之
間，增設(shè)兩個(gè)連接至電源電壓VDD或接地電壓Vss的電容，通過該兩個(gè)電容 的充放電機(jī)制，使得電源電壓即使未達(dá)到偏壓電路最低工作電壓時(shí)，該比較 器仍可輸出應(yīng)有的電壓電平，當(dāng)電源電壓高于偏壓電路的最低工作電壓后， 通過該兩個(gè)電容的充放電動(dòng)作，即可使得比較器輸出正確的電壓電平。
請(qǐng)參閱圖l所示，此圖為本發(fā)明改善低電壓輸出的比較器第一電路實(shí)施架構(gòu)圖，圖中示出本實(shí)施的比較器的架構(gòu)包括偏壓電路(BIAS)、差動(dòng)
對(duì)級(jí)電路 (DIFF. PAIR STAGE)、輸出級(jí)電路 (OUTPUT STAGE)與兩 個(gè)接至電源電壓(VDD)的第一電容C1、第二電容C2。
請(qǐng)參閱圖2所示，此圖為圖1中的電源電壓大于輸出級(jí)電路但小于偏壓 電路的動(dòng)作示意圖，電源電壓Vdd當(dāng)初始吋由0V開始爬升，在電源電壓VDD 小于輸出級(jí)電路電壓Vtn時(shí)，因所有互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管
(MOSFET)都仍未導(dǎo)通，故此時(shí)比較器輸出呈現(xiàn)不可預(yù)知信號(hào)狀態(tài)。當(dāng)VDD 大于輸出級(jí)電路電壓Vtn，但仍小于偏壓電路最低可工作電壓時(shí)，該偏壓電 路仍無法提供正常工作偏壓，使得比較器無法正常工作。但由于VDD自0V 爬升，且第一電壓VI與第二電壓V2通過第一電容CI與第二電容C2所產(chǎn) 生的電容偶合效應(yīng)，將使其電位隨著Vdd爬升，此時(shí)第二電容C2因缺少放 電路徑，而使得第二電壓V2維持在VDD電壓；然而第一電容CI可通過暫時(shí) 性的偶合電位，而造成輸出級(jí)的N型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管
(N-MOSFET)導(dǎo)通，使得原不可預(yù)知信號(hào)的狀態(tài)得以放電至Vss，并使得 比較器的輸出維持于指定電位(該指定電位指的是0或1的輸出電位，在比 較器輸出級(jí)加入反向器可自由決定輸出電位，但必須配置輸入差動(dòng)對(duì)與輸出 的極性)。
請(qǐng)參閱圖3所示，此圖為圖1的電源電壓大于偏壓電路的動(dòng)作示意圖，
當(dāng)VDD大于偏壓電路的最低可以工作電壓后，比較器開始工作因而產(chǎn)生充、
放電路徑，此時(shí)可將第一電壓V1與第二電壓V2放電至正常工作電壓，而比 較器也能進(jìn)入正常工作狀態(tài)。
前述圖2、圖3在反向動(dòng)作時(shí)，意味著該電源電壓VDD處于電壓下降階
段，當(dāng)VDD大于偏壓電路的最低可以工作電壓時(shí)，比較器處于工作狀態(tài)，第
一電壓VI與第二電壓V2的電壓值為正常工作電壓。當(dāng)VDD持續(xù)下降且小 于偏壓電路的最低工作電壓，但仍大于輸出級(jí)電路電壓Vtn時(shí)，因偏壓電路 已無法提供偏壓，而使得比較器無法正常工作，此時(shí)第二電容C2缺少放電
至接地電壓Vss的路徑，而第二電壓V2因電容偶合效應(yīng)，使得其電位與VDD
保持固定電壓差，并隨著Vdd下降，而使得輸出級(jí)的P型互補(bǔ)式金屬氧化物 半導(dǎo)體場(chǎng)效應(yīng)晶體管(P-MOSFET)維持關(guān)閉狀態(tài)；另外第一電容C1則可通 過輸出級(jí)N型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管使得第一電壓VI電位放電至接地電壓Vss，造成比較器的輸出維持在指定電位，如前述圖2所示。 若VDD繼續(xù)下降至比Vto更低，此時(shí)輸出級(jí)的N型互補(bǔ)式金屬氧化物半導(dǎo)體 場(chǎng)效應(yīng)晶體管即因電壓過低而無法工作，使得比較器輸出則呈現(xiàn)不可預(yù)知信 號(hào)狀態(tài)。但此時(shí)其他邏輯電路也因電壓過低而無法工作，因此可確保系統(tǒng)的 正常。
請(qǐng)參閱圖4所示，此圖為本發(fā)明改善低電壓輸出的比較器電路的動(dòng)作流 程圖，整理圖2、圖3的動(dòng)作原理，且該電源電壓由零電位爬升或由高電位 下降，便可得以下執(zhí)行步驟
步驟41,開始；
步驟42，判斷電壓電源是否大于輸出級(jí)電路電壓(該輸出級(jí)電路電壓指 的是N型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的導(dǎo)通電壓)，若判斷結(jié)果
為是，執(zhí)行步驟44;若判斷結(jié)果為否，執(zhí)行步驟43; 步驟43，比較器輸出不可預(yù)知信號(hào)狀態(tài)；
步驟44，判斷電壓電源是否大于偏壓電路最低工作電壓，若判斷結(jié)果為 是，執(zhí)行步驟46;若判斷結(jié)果為否，執(zhí)行步驟45; 步驟45，比較器輸出維持于指定電位； 步驟46，比較器輸出為正常工作狀態(tài)；以及 步驟47，結(jié)束。
請(qǐng)參閱圖5所示，此圖為本發(fā)明改善低電壓輸出的比較器第二電路實(shí)施 架構(gòu)圖，與圖1相較，可發(fā)現(xiàn)比較器整體的差異之處在于第一電容Cl與第 二電容均接至接地電壓Vss處，利用此一架構(gòu)也可達(dá)到與圖1相同的功能， 故也在本發(fā)明所保護(hù)的范圍內(nèi)。
綜上所述，本發(fā)明的結(jié)構(gòu)特征及各實(shí)施例均己詳細(xì)公開。 然而以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，當(dāng)不能以此限定本發(fā)明所 實(shí)施的范圍，即凡是依本發(fā)明所作的等同變化與修改，均應(yīng)仍屬于本發(fā)明涵 蓋的范圍內(nèi)。
8
權(quán)利要求
1.一種改善低電壓輸出的比較器電路架構(gòu)，包括偏壓電路、差動(dòng)對(duì)級(jí)電路與輸出級(jí)電路，其特征在于在比較器輸入差動(dòng)對(duì)級(jí)電路與輸出級(jí)電路之間，增設(shè)兩個(gè)連接至電源電壓的電容。
2. 如權(quán)利要求1所述的改善低電壓輸出的比較器電路架構(gòu)，其中該輸出 級(jí)電路還包括P型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及N型互補(bǔ)式金屬 氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
3. —種改善低電壓輸出的比較器電路架構(gòu)，包括偏壓電路、差動(dòng)對(duì)級(jí)電 路與輸出級(jí)電路，其特征在于在比較器輸入差動(dòng)對(duì)級(jí)電路與輸出級(jí)電路之 間，增設(shè)兩個(gè)連接至接地的電容。
4. 如權(quán)利要求3所述的改善低電壓輸出的比較器電路架構(gòu)，其中該輸出級(jí)電路還包括P型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及N型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
5. —種比較器電路的動(dòng)作步驟，其在比較器輸入差動(dòng)對(duì)級(jí)電路與輸出級(jí)電路之間，增設(shè)兩個(gè)連接至電源電壓或接地的電容，其輸出狀態(tài)包括不可預(yù) 知信號(hào)狀態(tài)、指定電壓及正常工作狀態(tài)，該電源電壓由零電位爬升或由高電位下降，其包括以下步驟 步驟a，開始；步驟b，判斷電壓電源是否大于輸出級(jí)電路電壓，若判斷結(jié)果為是，執(zhí)行步驟d;若判斷結(jié)果為否，執(zhí)行步驟C;步驟C，比較器輸出不可預(yù)知信號(hào)狀態(tài)；步驟d，判斷電壓電源是否大于偏壓電路最低工作電壓，若判斷結(jié)果為 是，執(zhí)行步驟f;若判斷結(jié)果為否，執(zhí)行步驟e; 步驟e，比較器輸出維持于指定電位； 步驟f，比較器輸出為正常工作狀態(tài)；以及 步驟g，結(jié)束。
6. 如權(quán)利要求5所述的比較器電路的動(dòng)作步驟，其中該輸出級(jí)電路還包 含P型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及N型互補(bǔ)式金屬氧化物半導(dǎo) 體場(chǎng)效應(yīng)晶體管。
7.如權(quán)利要求5所述的比較器電路的動(dòng)作步驟，其中該步驟b的輸出級(jí)電路電壓是N型互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的導(dǎo)通電壓。
全文摘要
本發(fā)明為一種改善低電壓輸出的比較器電路架構(gòu)，其包括偏壓電路、差動(dòng)對(duì)級(jí)電路與輸出級(jí)電路，其特征在于在比較器輸入差動(dòng)對(duì)級(jí)電路與輸出級(jí)電路之間，增設(shè)兩個(gè)連接至電源電壓或接地的電容。本發(fā)明可使得比較器在電源電壓未達(dá)到偏壓電路的最低工作電壓時(shí)，仍能輸出指定的電壓電平。
文檔編號(hào)H03K5/22GK101540598SQ20081008733
公開日2009年9月23日 申請(qǐng)日期2008年3月21日 優(yōu)先權(quán)日2008年3月21日
發(fā)明者葉茂祥 申請(qǐng)人:盛群半導(dǎo)體股份有限公司