專利名稱：升壓電路中使用的電流控制電路的制作方法
技術領域：
本發明涉及具備由耗盡型場效應晶體管或增強型場效應晶體管構成的直接耦合場效應晶體管邏輯(DCFL:Direct Coupled FETLogic)電路、并且對從升壓電路供給的電流進行控制的電路。
背景技術：
眾所周知，升壓電路是對外部電源電壓進行升壓，產生比外部電 源電壓高的電壓的電路。該升壓電路向半導體電路的集成正在發展， 即使在例如作為便攜式電話用設備使用的GaAs (砷化鎵)單片微波 集成電路(MMIC)中，為了改善高頻特性的目的和對應近年來的低 電壓化，還提出了將升壓電路內置的各種提案。在半導體集成電路中要構成升壓電路時，從升壓電路輸出的升壓 電壓由升壓電路的電流供給能力和向與升壓電路連接的電路供給的 電流決定。因此，為了效率良好地提高升壓電壓，需要增大升壓電路 的電流供給能力或減少向與升壓電路連接的電路供給的電流。其中， 若增大升壓電路的電流供給能力，會導致芯片尺寸的增大或消耗電流 的增大，所以不是有效方式，因此減少向與升壓電路連接的電路供給 的電流是最重要的。在將升壓電路內置的半導體集成電路中，作為與升壓電路連接的 電路，有控制由升壓電路升壓的升壓電壓、或者將信號的電平轉換為 升壓電壓的邏輯電路。例如，參照日本特開平7-321638號公報。下面，說明用于控制現有技術的升壓電壓或進行電壓轉換的邏輯 電路。圖9是表示具有增強型場效應晶體管或耗盡型場效應晶體管的倒 相電路(邏輯門)INV的現有技術的邏輯電路110的圖。圖10是表 示為了增大次級的負載驅動能力，在倒相電路INV的后級設置輸出 驅動電路DR的現有技術的邏輯電路120的圖。例如，參照日本特開 平7-074619號公報。在現有技術的邏輯電路110中，向輸入端子IN輸入高電平或低 電平的電壓信號。升壓電路CP將從外部電源供給端子VDD輸入的 電壓升壓，將獲得的升壓電壓從升壓電壓供給端子VCP輸出。負載 R由電阻元件或耗盡型場效應晶體管等構成。晶體管EF1是驅動用的 增強型晶體管，被插入在負載R與接地電壓源VSS (例如OV)之間。在輸入端子IN中輸入高電平的電壓(例如0.7V)時，晶體管EF1 變成導通狀態，倒相電路INV輸出低電平的電壓(例如OV)。另一 方面，在輸入端子IN中輸入低電平的電壓時，晶體管EF1變成截止 狀態，倒相電路INV輸出升壓電壓(例如7V)。而且，現有技術的邏輯電路120具備與邏輯電路110同樣的倒相 電路INV和構成推挽電路的輸出驅動電路DR。輸出驅動電路DR分 別由增強型場效應晶體管構成，具有上拉用晶體管EF2和下拉用晶 體管EF3。在輸入端子IN中輸入高電平電壓(例如0.7V)時，晶體管EF1 變成導通狀態，倒相電路INV輸出低電平電壓(例如OV)。與該輸 出相對應，由于晶體管EF2變成截止狀態，并且晶體管EF3變成導 通狀態，因此輸出驅動電路DR輸出低電平電壓(OV)。另一方面， 在輸入端子IN中輸入低電平電壓時，晶體管EF1變成截止狀態，倒 相電路INV輸出升壓電壓(例如7V)。與該輸出相對應，由于晶體 管EF2變成導通狀態，并且晶體管EF3變成截止狀態，因此輸出驅 動電路DR輸出升壓電壓(7V)。在該圖10中所示的現有技術的邏輯電路120中，因為在倒相電路INV的后級設有推挽結構的輸出驅動電路DR，所以可以增大升壓 電壓輸出時的負載驅動能力。但是，在使用由控制上述升壓電壓、或者進行電壓轉換的增強型 場效應晶體管或耗盡型場效應晶體管構成的DCFL電路的現有技術 的邏輯電路110及120中，存在如下所述的共同問題。在輸入端子IN中輸入低電平電壓使晶體管EF1處于截止狀態時， 幾乎沒有從升壓電壓供給端子VCP流入接地電壓源VSS的倒相電路 INV的消耗電流。因此，通過與輸出端子OUT連接的負載，可以決 定來自升壓電壓供給端子VCP的供給電流。但是，在輸入端子IN中輸入高電平電壓使晶體管EF1處于導通 狀態時，由于晶體管EF1是增強型場效應晶體管，因此從升壓電壓 供給端子VCP流入接地電壓源VSS的倒相電路INV的消耗電流，直 接成為來自升壓電路CP的供給電流。即，在現有技術的邏輯電路110 及120中，在輸入端子IN中輸入高電平電壓期間，晶體管EF1中始 終流過電流。艮口，從升壓電路CP輸出的升壓電壓，由與升壓電路CP連接的 多個邏輯電路的總的輸出電流供給來決定，所以要使用增強型場效應 晶體管或耗盡型場效應晶體管構成邏輯電路時，與由MOS晶體管構 成邏輯電路時相比，存在需要來自升壓電路CP的額外的電流供給， 導致升壓電壓降低的問題。作為其解決方法，考慮到通過調節倒相電路INV的負載R來削 減在輸入端子IN中輸入高電平電壓時的來自升壓電路CP的供給電 流的方法。但是，由于通過倒相電路INV的負載R削減電流的方法 會導致芯片面積的增大或切換時間的延遲，所以不是有效的方法。發明內容因此，本發明的目的是提供一種電流控制電路，即使在使用了由耗盡型場效應晶體管或增強型場效應晶體管構成的DCFL電路時，也 可以消除來自升壓電路的不需要的電流供給，提高電壓升壓效率。本發明提供一種電流控制電路，具備由耗盡型場效應晶體管或增 強型場效應晶體管構成的直接耦合場效應晶體管邏輯電路，用于升壓 電路。而且，為了達到上述目的，本發明的電流控制電路具備邏輯 電路，包含根據輸入到柵極的邏輯信號將高電平電壓和低電平電壓中 的某一個輸出到漏極的晶體管部，以及一端與該晶體管部的漏極連接 的負載；第1開關電路，設置于負載的另一端與升壓電路的電流供給 端之間，當高電平電壓輸出到晶體管部的漏極時，變成導通狀態；第 2開關電路，設置于負載的另一端與外部電源之間，當低電平電壓輸 出到晶體管部的漏極時，變成導通狀態。優選第1開關電路是漏極與升壓電路的電流供給端連接、柵極與 負載的一端連接、源極與負載的另一端連接的耗盡型場效應晶體管。 另外，第2開關電路是漏極與外部電源連接、源極與負載的另一端連 接、柵極與控制部連接的耗盡型場效應晶體管，控制部控制第2開關 電路的柵極電壓，也可以是第1開關電路處于導通狀態時，使第2開 關電路處于截止狀態，第1開關電路處于截止狀態時，使第2開關電 路處于導通狀態。而且，第2開關電路也可以是陽極與外部電源連接、陰極與負載 的另一端連接的二極管元件。在該二極管元件中可以使用耗盡型場效 應晶體管和增強型場效應晶體管中的某一個，將柵極與漏極(或源極) 連接到外部電源上、源極(或漏極)與負載的另一端連接，或者，將 柵極與外部電源連接、漏極和源極與負載的另一端連接。另外，晶體管部可以由各漏極和源極以并聯形式連接的多個晶體 管、或者各漏極和源極以串聯形式連接的多個晶體管構成，此時，可 以輸入與多個晶體管的各柵極獨立的邏輯信號。再者，也可以具備推挽電路，該推挽電路將從晶體管部輸出的電壓輸入到上拉用晶體管的柵極、將向晶體管部輸入的邏輯信號輸入到 下拉用晶體管的柵極。根據上述本發明，使用開關電路不向輸出端子輸出升壓電壓的情 況下，切換成升壓電路的升壓電壓供給端子與負載不連接的結構。由 此，在驅動用的晶體管中流過額外的電流時，可以切斷升壓電路的電 流路徑。因此，可以減小來自升壓電路的供給電流。參照附圖在以下的詳細說明中，對本發明的上述說明及其他目 的、特征、構造、效果應該更加明確。
圖1是表示本發明的第1實施方式涉及的電流控制電路10的結構的電路圖。圖2是表示本發明的第2實施方式涉及的電流控制電路20的結 構的電路圖。圖3是表示本發明的第3實施方式涉及的電流控制電路30的結 構的電路圖。圖4是表示電流控制電路30的具體結構例的電路圖。 圖5是表示電流控制電路30的具體結構例的電路圖。 圖6是表示本發明的第4實施方式涉及的電流控制電路40的結 構的電路圖。圖7是表示本發明的第5實施方式涉及的電流控制電路50的結 構的電路圖。圖8是表示本發明的第5實施方式涉及的電流控制電路60的結 構的電路圖。圖9是表示現有技術的邏輯電路110的結構的電路圖。 圖10是表示現有技術的邏輯電路120的結構的電路圖。
具體實施方式
(第l實施方式) 圖1是表示在本發明的第1實施方式涉及的升壓電路CP中使用的電流控制電路10的結構的電路圖。在圖1中，第1實施方式涉及 的電流控制電路10具備第1開關電路SW1、第2開關電路SW2和 包含負載R及晶體管EF1的倒相電路INV。升壓電路CP對從外部電源供給端子VDD輸入的電壓進行升壓， 將獲得的升壓電壓從升壓電壓供給端子VCP輸出。晶體管EF1是升 壓電路驅動用的增強型場效應晶體管，柵極與輸入端子IN連接，漏 極與負載R的一端和輸出端子OUT連接，源極與接地電壓源VSS(例 如0V)連接。負載R由電阻元件或耗盡型場效應晶體管等構成。輸 入端子IN中輸入高電平或低電平的電壓信號。第1開關電路SW1 設置于升壓電壓供給端子VCP與負載R的另一端之間。第2開關電 路SW2設置于外部電源供給端子VDD與負載R的另一端之間。將圖1所示的本發明的結構與圖9所示的現有技術的結構相比較 可以知道，本發明的結構是以在現有技術的結構上設置第1開關電路 SW1和第2開關電路SW2為特征的。在該第1實施方式中，說明使用了該第1開關電路SW1和第2 開關電路SW2的本發明的基本控制動作。然后，在第2實施方式以 后，具體說明第1開關電路SW1和第2開關電路SW2的詳細結構。首先，在輸入端子IN中輸入低電平電壓(例如0V)時，第l開 關電路SW1切換連接至導通狀態，第2開關電路SW2切換連接至截 止狀態。由此，在負載R的另一端上施加從升壓電路CP輸出的升壓 電壓(例如7V)。并且，在柵極輸入低電平電壓的晶體管EF1變成 截止狀態。因此，在晶體管EF1的漏極、即輸出端子OUT上表現出 從輸出到升壓電壓供給端子VCP的升壓電壓中減去由負載R引起的 電壓降低量之后的電壓。接著，在輸入端子IN中輸入高電平電壓(例如0.7V)時，第l 開關電路SW1切換連接至截止狀態，第2開關電路SW2切換連接至 導通狀態。由此，在負載R的另一端上施加與外部電源供給端子VDD 同等的電壓(例如3V)。并且，在柵極輸入高電平電壓的晶體管EF1 變成導通狀態。因此，在晶體管EF1的漏極、即輸出端子OUT上表 現出接地電壓源VSS的電壓。但是，此時，由于從外部電源供給端 子VDD向負載R的另一端直接供給電流，所以，即使在晶體管EF1 中始終流過電流，也不會對來自升壓電路CP的供給電流帶來影響。
如上所述，根據本發明的第1實施方式，在使用第1開關電路 SW1和第2開關電路SW2將升壓電壓輸出到輸出端子OUT的情況 下，轉換為與將升壓電路CP的升壓電壓供給端子VCP連接到負載R 上的現有技術同樣的結構，在不使升壓電壓輸出到輸出端子OUT的 情況下，轉換為升壓電路CP的升壓電壓供給端子VCP不與負載R 連接的結構。由此，在升壓電路驅動用的晶體管EF1中流過額外的 電流時，可以切斷升壓電路CP的電流路徑。因此，可以減小來自升 壓電路CP的供給電流。
(第2實施方式)圖2是表示在本發明的第2實施方式涉及的升壓電路CP中使用 的電流控制電路20結構的電路圖。該第2實施方式涉及的電流控制 電路20是由作為耗盡型場效應晶體管的晶體管DF1構成圖1中的第 1開關電路SW1，由作為耗盡型場效應晶體管的晶體管DF2及控制 部CONT構成第2開關電路SW2的例子。晶體管DF1的漏極與升壓電路CP的升壓電壓供給端子VCP連 接，源極與負載R的另一端連接，柵極與負載R的一端、即輸出端 子OUT連接。晶體管DF2的漏極與外部電源供給端子VDD連接， 源極與負載R的另一端連接，柵極與控制部CONT連接。
當輸入端子IN中輸入低電平電壓時，晶體管EF1變成截止狀態。因此，晶體管EF1的漏極、即輸出端子OUT的電壓暫時變成不確定 的高電平狀態。該高電平電壓被輸入到晶體管DF1的柵極，使晶體 管DF1成為導通狀態。因此，晶體管DF1變成導通狀態，在負載R 的另一端表現出升壓電路CP輸出的升壓電壓(例如7V)。另一方面， 控制部CONT在晶體管DF2的柵極施加低電平電壓(例如0V)，使 柵極-源極間電壓Vgs (例如-7V)比閾值(例如-L2V)低，使晶體管 DF2成為截止狀態。接著，當輸入端子IN中輸入高電平電壓時，晶體管EF1變成導 通狀態。因此，在晶體管EF1的漏極、即輸出端子OUT上出現接地 電壓源VSS的電壓，變成低電平狀態。另一方面，控制部CONT在 晶體管DF2的柵極施加高電平電壓(例如3V)，使晶體管DF2成為 導通狀態。因此，在晶體管DF1的柵極輸入低電平電壓，柵極-源極 間電壓Vgs (例如-3V)比閾值低，變成截止狀態。如上所述，根據本發明的第2實施方式，通過在第1開關電路 SW1和第2開關電路SW2中使用耗盡型場效應晶體管，可以通過簡 單的結構實現電流控制電路。另外，不言而喻，控制部CONT通過檢測輸入端子IN或輸出端 子OUT等的電壓，可以容易地判斷施加在晶體管DF1的柵極上的電 壓電平。(第3實施方式)圖3是表示在本發明的第3實施方式涉及的升壓電路CP中使用 的電流控制電路30的結構的電路圖。該第3實施方式涉及的電流控 制電路30是由二極管元件D構成圖2中的第2開關電路SW2的例 子。二極管元件D的陽極與外部電源供給端子VDD連接，陰極與負 載R的另一端連接。當輸入端子IN中輸入低電平電壓時，晶體管EF1變成截止狀態。因此，晶體管EF1的漏極、即輸出端子OUT的電壓變成暫時不確定 的高電平狀態。該高電平電壓輸入到晶體管DF1的柵極，使晶體管 DF1成為導通狀態。因此，晶體管DF1變成導通狀態，在負載R的 另一端表現出升壓電路CP輸出的升壓電壓(例如7V)。此時，二極 管元件D在反向被施加電壓，變成截止狀態。接著，當輸入端子IN中輸入高電平電壓時，晶體管EF1變成導 通狀態。因此，在晶體管EF1的漏極、即輸出端子OUT上出現接地 電壓源VSS的電壓，變成低電平狀態。此時，二極管元件D在正向 被施加電壓，變成導通狀態。因此，在負載R的另一端施加從外部 電源供給端子VDD (例如3V)中減去二極管元件D的壓降(例如 0.3V)的電壓(例如2.7V)。因此，晶體管DF1的柵極被輸入低電平 電壓，柵極-源極間電壓Vgs (例如-2.7V)比閾值大，變成截止狀態。如上所述，根據本發明的第3實施方式，通過第2開關電路SW2 使用二極管元件D，可以省略控制部CONT的結構。另外，例如可以通過連接作為耗盡型場效應晶體管或增強型場效 應晶體管的晶體管DEF1的漏極(或源極)與柵極(圖4)，或者連 接晶體管DEF2的漏極與源極(圖5)，能夠容易地實現二極管元件D。 (第4實施方式)圖6是表示在本發明的第4實施方式涉及的升壓電路CP中使用 的電流控制電路40的結構的電路圖。在圖6中，第4實施方式涉及 的電流控制電路40具備第1開關電路SW1、第2開關電路SW2、包 含負載R及晶體管EF1的倒相電路INV、以及包含晶體管EF2及晶 體管EF3的輸出驅動電路DR。該電流控制電路40是在上述第1實施方式涉及的電流控制電路 10中的輸出端子OUT上追加了輸出驅動電路DR的結構。輸出驅動 電路DR構成具有上拉用的晶體管EF2和下拉用的晶體管EF3的推 挽電路。當倒相電路INV輸出低電平電壓時，晶體管EF2變成截止狀態， 并且，晶體管EF3變成導通狀態。因此，輸出驅動電路DR輸出低電 平電壓。另一方面，當倒相電路INV輸出高電平電壓(升壓電壓) 時，晶體管EF2變成導通狀態，并且，晶體管EF3變成截止狀態。 因此，輸出驅動電路DR輸出高電平電壓(升壓電壓)。如上所述，根據本發明的第4實施方式，因為在倒相電路INV 的后級設有推挽結構的輸出驅動電路DR，所以，能夠增大升壓電壓 輸出時的負載驅動能力。另外，在上述第4實施方式中，說明了使輸出驅動電路DR適應 第1實施方式涉及的電流控制電路10的例子。但是，該輸出驅動電 路DR同樣也可以應用于第2實施方式和第3實施方式涉及的電流控 制電路20和電流控制電路30。 (第5實施方式)圖7是表示在本發明的第5實施方式涉及的升壓電路CP中使用 的電流控制電路50的結構的電路圖。在圖7中，電流控制電路50具 備第1開關電路SW1、第2開關電路SW2和包含負載R及并聯連接 的3個晶體管EF4 EF6的倒相電路INV。而且，圖8是表示在本發明的第5實施方式涉及的升壓電路CP 中使用的其他的電流控制電路60的結構的電路圖。在圖8中，電流 控制電路60具備第1開關電路SW1、第2開關電路SW2和包含負 載R及串聯連接的3個晶體管EF7 EF9的倒相電路INV。這些電流控制電路50及60是與輸入倒相電路INV的邏輯信號 為多個的情況對應的結構。在圖7中，將晶體管EF4 EF6并聯連接， 表示構成了對于3個邏輯信號的N0R電路的例子。在圖8中，將晶 體管EF7 EF9串聯連接，表示構成了對3個邏輯信號的NAND電路 的例子。當然，并聯或串聯連接的晶體管的數目不限于3個。如上所述，根據本發明的第5實施方式，即使輸入倒相電路INV的邏輯信號是多個時，也可以用簡單的電路構成倒相電路INV。另外，在上述第5實施方式中，說明了使晶體管EF4 EF6的結構和晶體管EF7 EF9的結構適應第1實施方式涉及的電流控制電路IO的例子。但是，這些結構同樣也可以應用于第2實施方式 第4實施方式涉及的電流控制電路20、 30和40。以上，詳細說明了本發明，但是上述說明在所有部分只不過是對本發明的舉例說明，而不是要限定其范圍。不言而喻，在不脫離本發明的范圍下，可以進行各種改進或變形。
權利要求
1、一種電流控制電路，具有由耗盡型場效應晶體管或增強型場效應晶體管構成的直接耦合場效應晶體管邏輯電路，并且用于升壓電路，其特征在于，該電流控制電路具備邏輯電路，包含根據輸入到柵極的邏輯信號將高電平電壓與低電平電壓中的某一個輸出到漏極的晶體管部、和一端與該晶體管部的漏極連接的負載；第1開關電路，設置于所述負載的另一端與所述升壓電路的電流供給端之間，當向所述晶體管部的漏極輸出高電平電壓時，變成導通狀態；以及，第2開關電路，設置于所述負載的另一端與外部電源之間，當向所述晶體管部的漏極輸出低電平電壓時，變成導通狀態。
2、 如權利要求l所述的電流控制電路，其特征在于，所述第1開關電路是漏極與所述升壓電路的電流供給端連接、柵 極與所述負載的一端連接、源極與所述負載的另一端連接的耗盡型場 效應晶體管。
3、 如權利要求2所述的電流控制電路，其特征在于，所述第2開關電路是漏極與所述外部電源連接、源極與所述負載 的另一端連接、柵極與控制部連接的耗盡型場效應晶體管；所述控制部控制所述第2開關電路的柵極電壓，在所述第1開關 電路處于導通狀態時，使所述第2開關電路處于截止狀態，在所述第 1幵關電路處于截止狀態時，使所述第2開關電路處于導通狀態。
4、 如權利要求l所述的電流控制電路，其特征在于，所述第2開關電路是陽極與所述外部電源連接、陰極與所述負載 的另一端連接的二極管元件。
5、 如權利要求4所述的電流控制電路，其特征在于，所述二極管元件是柵極與漏極同所述外部電源連接、源極與所述 負載的另一端連接的耗盡型場效應晶體管和增強型場效應晶體管中 的某一個。
6、 如權利要求4所述的電流控制電路，其特征在于， 所述二極管元件是柵極與源極同所述外部電源連接、漏極與所述負載的另一端連接的耗盡型場效應晶體管和增強型場效應晶體管中 的某一個。
7、 如權利要求4所述的電流控制電路，其特征在于， 所述二極管元件是柵極與所述外部電源連接、漏極與源極同所述負載的另一端連接的耗盡型場效應晶體管和增強型場效應晶體管中 的某一個。
8、 如權利要求l所述的電流控制電路，其特征在于， 所述晶體管部由各漏極和源極以并聯形式連接的多個晶體管構成，向該多個晶體管的各柵極輸入獨立的邏輯信號。
9、 如權利要求l所述的電流控制電路，其特征在于， 所述晶體管部由各漏極及源極以串聯形式連接的多個晶體管構成，向該多個晶體管的各柵極輸入獨立的邏輯信號。
10、 如權利要求l所述的電流控制電路，其特征在于， 還具備推挽電路，從所述晶體管部輸出的電壓輸入到上拉用晶體管的柵極、向所述晶體管部輸入的邏輯信號輸入到下拉用晶體管的柵
全文摘要
一種升壓電路中使用的電流控制電路，向輸入端子(IN)輸入低電平電壓時，晶體管(EF1)處于截止狀態，第1開關電路(SW1)處于導通狀態，第2開關電路(SW2)處于截止狀態。因此，從升壓電路(CP)輸出的升壓電壓施加在負載(R)上。向輸入端子(IN)輸入高電平電壓時，晶體管(EF1)處于導通狀態，第1開關電路(SW1)處于截止狀態，第2開關電路(SW2)處于導通狀態。因此，與外部電源供給端子(VDD)同等的電壓施加在負載(R)上。因此，即使在不需要升壓電壓時晶體管(EF1)中始終流過電流，也不會對來自升壓電路(CP)的供給電流帶來影響。
文檔編號H03K19/0185GK101267202SQ20081008219
公開日2008年9月17日 申請日期2008年3月7日 優先權日2007年3月9日
發明者中塚忠良, 安田英司 申請人:松下電器產業株式會社