專利名稱::具有延伸且連續的可分頻率范圍的多模數分頻器的制作方法
技術領域:
:本發明涉及一種多模數分頻器(multi-modulusdivider),特別涉及一種具有延伸且連續的可分頻率范圍的多模數分頻器。
背景技術:
:為了實現日益復雜的通信規格,通信系統中所使用的頻率合成器(frequencysynthesizer)^皮要求具備大范圍的頻率合成能力以搭配各種不同規格的晶體振蕩器(crystaloscillator),以及除了整數倍之外也能合成非整數倍的頻率的能力。圖1是顯示常用于頻率合成器的一可編程(program腿ble)分頻電路10Q的結構示意圖,其包含有N個串接的分頻單元(dividereel1)110(在本范例中N=6),而每一個分頻單元11Q都受一編程輸入信號PJ空制來執行除2或3的分頻動作(其中,PIN—。為編程輸入信號P^的最低有效位(LSB),而PIN—s為編程輸入信號Pw的最高有效位(MSB)),例如當編程輸入信號PIN—。為0時,分頻單元110a將輸入頻率除以2,而當編程輸入信號Pi。為1時,分頻單元110a將輸入頻率除以3;在每一次的除數周期中,最后一個分頻單元110f產生一模數信號M06并往前傳遞至分頻單元llOe,經過分頻單元llOe重新計時(reclock)后成為模數信號MOs并繼續往前傳遞,直到分頻單元110a產生模數信號MO,,而只有在前一級傳回的模數信號為邏輯"1"時,分頻單元110才會讀入編程輸入信號PIN,并依據編程輸入信號P^的指示進行分頻。分頻電路IOO的可分頻率范圍為2N-2N+'-1,其可產生的最大頻率與最小頻率之間大約只有2倍的差距,因此實際應用上受到諸多限制。改良后的分頻電^各200如圖2所示,部分分頻單元(在本實施范例中為分頻單元11Od-110f)的模數信號輸出端增設有或門(ORgate)組成的邏輯電路,用來選擇性地旁通(bypass)分頻單元110d-110f的分頻結果,舉例來說,將P^6設為'0,時,不論模數信號M06為何,邏輯門222f均輸出T至分頻單元110e的模數信號輸入端,此動作相當于舍棄分頻單元110f,而由分頻單元110a-110e來產生分頻電路200的分頻輸出;當P阻以及Pi5的值均設為,0,時,不論模數信號M06及M0s為何,邏輯門222e均輸出'1'至分頻單元110d的模數信號輸入端,相當于舍棄分頻單元110e及分頻單元110f。因此,分頻電路200中真正影響輸出頻率的分頻器數目可經由適當地設定編程輸入信號P1N來調整,因此,相較于圖1所示的分頻電路100,分頻電路200的可分頻率范圍下限可延伸至2M,其中M為不可被旁通的分頻器數目,注意N〉M^1。雖然分頻電路200藉由旁通部份分頻單元而具有可分頻率范圍較廣的優點,但應用于非整數-N的頻率合成器時仍受到嚴格的限制,這是由于非整數-N頻率合成器要求每個除數周期的運算結果都必須正確無誤,并且由于除數是每個周期都改變的,并沒辦法同一個除數多等幾個周期,直到正確除出來為止,這也是非整數-N頻率合成器和一般頻率合成器最大的差異之一。分頻電路200中被旁通的所述分頻單元的模數信號并不是在每個除數周期內都會有邏輯T的狀態,因此,某些除數可能無法被正確的讀入,這種錯誤會發生在除值由〈2K的值,跳至^2K的變化,其中K為正整數。舉例而言,若K-6,請參考圖3,其是除數由63跳至64時,分頻電路200的模數信號M0,-M06的波形示意圖,從圖中可以看出,由于在除數小于64的除數周期(亦即圖中的62及63的除數周期)中,分頻單元110f被旁通,使得模數信號M06只與F06有關,故模數信號M06的周期是所求周期的2-3倍長(此時,M0,-M05的周期是輸入Pw所對應的周期值,即為所需要的周期值),造成在進入除數等于64的除數周期時,模數信號M06仍維持在邏輯'0,狀態,分頻單元110f無法正確地讀入Pis,而為了不使除數變成O,此時分頻電路200強制將P吣進位為1,原本應該除64的除數周期變成除32,造成多模數分頻器輸出錯誤的頻率。對整個頻率合成器而言,這種錯誤會經由窄頻頻率調制(NarrowbandFM)的機制反應到輸出,而造成整個相位噪聲變得非常的糟而無法忍受,甚至造成脫鎖的情形發生。簡而言之,分頻電路200雖然名義上可除的數值區間范圍是2M-2(N+"-l,但是只有當除數變動的范圍不超過2M-21、2M+1-2(M+2)-1…、以及2N-2(N+U-1等各個區間時,才可以保證多模數分頻器的輸出頻率不會產生錯誤,然而在整個數值區間2M-2(N+1)-1內并不保證每次分頻時均能在一個分頻周期內就能正確分頻。然而,在現今的應用趨勢中,同一電路必須要能支持不同的參考頻率(參考頻率隨著不同規格的晶體振蕩器而改變,如GSM-13MHz或26應z,CDMA-19.2—19.8MHz,GPS:l函z,WCDMA-15.36固z…),例如一GPS芯片,單獨應用時采用16MHz的晶體振蕩器,但搭配手機應用時,就必需能支持手機的參考頻率13MHz或26MHz,而當支持的晶體規格多時,非整數-N頻率合成器很難避免遇到除值從小于2K的值跳成大于或等于2'的值的變化,此時前述的分頻電路200便不適用。
發明內容有鑒于此,本發明的目的之一即在于提供一種具有延伸且連續的可分頻率范圍的多模數分頻器及其分頻方法,即使除數由小于24々值跳成大于或等于2K的值時,仍可在一周期內正確地讀入除數,以正確地執行分頻運算,因此可更廣泛地適用于非整數-N的頻率合成器,而不受限于除數值或參考頻率的限制。本發明可應用于GPS系統,且在整合多種平臺的趨勢下,更可廣泛地應用到各種平臺整合,如數字電視與手機、數字電視與GPS、藍牙等諸多有線及無線通信應用。根據本發明的一實施例,其提供一種多模數分頻器。該多模數分頻器包含有一多模數分頻電路、一脈沖產生電路以及耦接于該多模數分頻電路以及該脈沖產生電路的一模數信號產生電路,其中多模數分頻電路包含有多個互相串接的分頻單元,且所述分頻單元中至少有一特定分頻單元可被旁通。多模數分頻電路用于根據一輸入頻率以及一除數產生一輸出頻率,而除數的數值范圍可區分成多個數值區間。脈沖產生電路用于產生一脈沖信號,而模數信號產生電路判斷除數屬于哪一個數值區間以產生一判斷結果,并依據判斷結果將脈沖產生電路所產生的脈沖信號輸入一特定分頻單元,以作為該特定分頻單元輸出模數信號時的參考對像之一,其中,該特定分頻單元對應于該判斷結果。根據本發明的另一實施例,提供一種以一多模數分頻器來進行分頻的方法,其中該多模數分頻電路包含有多個互相串接的分頻單元,且所述分頻單8元中至少有一特定分頻單元可被旁通。多模數分頻電路根據一輸入頻率以及一除數產生一輸出頻率,且除數的數值范圍可區分成多個數值區間;該方法包含有下列步驟產生一脈沖信號、判斷除數屬于哪一個數值區間以產生一判斷結果,以及依據判斷結果將脈沖信號輸入一特定分頻單元,以作為該特定分頻單元輸出模數信號時的參考對象之一,其中,該特定分頻單元對應于該判斷結果。圖1示出了現有的可編程分頻電路的結構示意圖。圖2示出了現有改良后的可編程分頻電路的結構示意圖。圖3示出了圖2所示的分頻電路在除數由63跳至64時的模數信號M0,-M06的波形示意圖。圖4示出了本發明多模數分頻器的一實施例的示意圖。圖5示出了圖4所示的脈沖產生電路以及模數信號產生電路的一實施例的示意圖。圖6示出了圖5所示的區間判斷邏輯電路以及邏輯輸出電路的一實施例的示意圖。圖7示出了圖4所示的多模數分頻電路中特定分頻器的電路結構的一實施例的示意圖。圖8示出了圖4所示的多模數分頻器在除數由63跳至64時的模數信號M0「M06的波形示意圖。圖9示出了圖4所示的多模數分頻器應用于一非整數-N頻率合成器的一實施例的方塊示意圖。附圖符號說明<table>tableseeoriginaldocumentpage9</column></row><table><table>tableseeoriginaldocumentpage10</column></row><table>具體實施例方式請參考圖4,其是本發明多模數分頻器的一實施例的示意圖。如圖所示,々1"V/"、1".\口_口Jna二入々,4+、1'/,\l_nA、一"^~_1_々人1-丄n士丄A/Z_,\夕7冥《5C勿、觀奮4UU巴^、,一夕,旲5又勿、觀吧眾合4丄U,土關由多個互才目串孑要的分頻單元415所組成,且分頻單元415中至少有一分頻單元可被旁通,在本實施例中,多模數分頻電路410如圖2所示般在分頻單元415d、415e、415f的模數信號輸出端增設邏輯門來實現旁通,其運作流程如先前所述,故有關多模數分頻電路410的詳細運作說明便不再贅述。然而,本發明并不限定旁通的實現方法,且亦不限定可被旁通的分頻單元數目。多模數分頻電路410根據一輸入頻率F1N以及一除數PIN產生一輸出頻率,除數P^可以用多個二進制位表示,在此實施例中,除數P,N包含有6個位(P1N.。-PIN—5),如同先前所述,當除數由小于2K的值跳成大于或等于2K的值時,現有的多模數分頻電路無法保證正確地讀入除數,為了解決此問題,多模數分頻器400另包含有用來產生一脈沖信號的一脈沖產生電路420,以及一模數信號產生電路430,用來將該脈沖信號輸入一特定分頻單元415中(在本實施例為分頻單元415e或分頻單元415f),作為該特定分頻單元415輸出一模數信號時的參考對象之一,以產生一"虛擬"的模數信號,令該模數分頻電路410可正確地讀入除凄史。例如,當除數落在16-31時,多模數分頻電路410將分頻單元415e旁通,此時為了避免一旦除數由小于32的數值跳至大于等于32的數值時,分頻單元415e發生無法正確讀入除數的情況,模數信號產生電路430將脈沖產生電路420所輸出的脈沖信號輸入分頻單元415e,以強制MOs在除數周期中具有邏輯T的狀態;同樣地,由于當除數落在大于等于32且小于64的數值區間時,多模數分頻電路410將分頻單元415f旁通,故此時模數信號產生電路430是將脈沖信號輸入分頻單元415f,以強制M06在除數周期中具有邏輯T的狀態,確保當除數進位時分頻單元415f可以正確地讀入Pn5,由此可知,模數信號產生電路430依據除數屬于哪一個數值區間來判斷要將脈沖信號輸入哪一個分頻單元415。請同時參考圖5,其是脈沖產生電路420以及模數信號產生電路430的一實施例的示意圖,模數信號產生電路430包含有一區間判斷邏輯電路432,用來依據除數P^的部分或全部位來判斷除數屬于哪一個數值區間,在本實施例中,數值區間包含有2K-2(K+1)-1,其中,K為大于等于4的正整數,亦即,區間判斷邏輯電路432可判斷出除數是落在16-31、32-63或64-127等范圍內。區間判斷邏輯電路432的判斷結果接著輸入一邏輯輸出電路434,邏輯輸出電路434可根據判斷結果將脈沖信號輸入特定的分頻單元,舉例來說,當判斷結果為除數屬于32-63的數值區間時,邏輯輸出電路434即將脈沖信號輸入分頻單元415f(亦即,圖標中的SET-M07信號),以使模數信號M06在此除數周期具有邏輯T的狀態;當判斷結果為除數屬于16-31的數值區間時,邏輯輸出電路434將脈沖信號輸入分頻單元415e(亦即,圖標中的SET-M(M言號)。區間判斷邏輯電路432以及邏輯輸出電路434均可分別由多個邏輯門來加以實作,圖6即為區間判斷邏輯電路432以及邏輯輸出電路434的一實施例。接下來將舉例說明模數信號產生電路430所輸出的SET_M07信號或SET—M(M言號如何在特定的時間周期產生虛擬的M(M言號或M(M言號。請參考圖7,其顯示耦接于模數信號產生電路430的特定分頻單元415e(415f)的電路方塊示意圖,特定分頻單元415e(415f)包含有一分頻模塊710以及一模數信號處理電路720,其中,分頻模塊710接收一輸入頻率F,w并產生1/2倍或1/3倍的輸出頻率F。UT,而模數信號處理電路720則接收前一級分頻器所傳送過來的模數信號MODm并輸出一重新計時的模數信號MOD,(即M05或M(U至下一級的分頻器。與現有分頻器不同的是,模數信號處理電路720除了第一邏輯電路7"及第三邏輯電路726外,另具有耦接至模數信號產生電路430的一第二邏輯電路724(在本實施例中是以一或門加以實作)當第一邏輯電路722依據分頻模塊710的一輸出與一輸入模數信號MOl產生一第一輸出信號0UT1后,或門724對第一輸出信號OUTl與脈沖信號(SET—M07或SET—MOJ進行邏輯或(logicOR)運算來產生一第二輸出信號0UT2,接著,第三邏輯電路726再依據第二輸出信號0UT2產生模數信號M0D。uT,如此一來,當SET接腳沒有輸入時,特定分頻單元415e(415f)的運作與現有步驟相同;然而,當脈沖信號輸入SET接腳時,即使第一輸出信號0UT1在除數周期內不為'l',模數信號處理電路720仍可藉由脈沖信號作為特定分頻單元415e(415f)輸出模數信號時的參考對像(與現有結構相比,等效上是"虛擬"一輸入信號M0D^來產生適當的輸出MOD,,.故可名為虛擬模數(pseudo-modulus)),來確保特定時間周期內,特定分頻單元415e(415f)的模數信號M0D5(M0D6)在除數變化時具有邏輯T狀態,以便正確地讀入進位的除數。請注意,雖然以上所舉的實施例是將圖7所示的電路結構應用于特定分頻單元415e、415f,但這是由于本實施例的電路,分頻范圍為16-127,故僅討論除數從16-31的數值區間跳至32-63的數值區間,以及從32-63的數值區間跳至64-127的數值區間。換句話說,若多模數分頻電路410所接收的除數落在其它數值區間時,其它對應的分頻單元415也可采用圖7所示的電路一特定分頻單元,并將脈沖信號輸入該特定分頻單元的SET接腳。以除數從63跳至64為例,多模數分頻電路410的模數信號M0,-M06的波形如圖8所示。相較于圖3所示的波形,由于模數信號產生電路430在特定的時間周期輸入SET-M07信號至特定分頻單元415f,使得原本M06信號為'0,的除數周期產生一脈沖(圖8所示的Pseudo—M06信號),因此,特定分頻單元"5f在除數為64的除數周期可以正確地讀入Pi產l,因而解決現有技術所面臨的問題,使得多模數分頻電路410具有連續的可分頻率范圍,更加推廣了非整數-N頻率合成器對于不同晶體振蕩器所對應的不同參考頻率的適用性。值得注意的是,在本實施例中,若確定多模數分頻器400不會進行跳躍區間的分頻動作(也就是除數不會從小于2'的值跳成大于或等于2'的值)時,特定分頻單元415f加載Pm值的時間點可落在M0H言號的下降緣(fallingedge)以及M0,信號的上升緣(risingedge)之間,即圖中所示的t,到L之間。而若考慮到除值可能跨越2K-1與2'的邊界時,特定分頻單元415f加載Pn5值的時間點則最好落在M(M言號的上升緣至M02信號的上升緣之間,亦即圖中所示的h到t3,在本實施例中,此區間可適用于任何除數落在16-127間的除值變化。故脈沖產生電路42Q除了用來產生脈沖信號之外,更控制脈沖信號的上升緣落在特定的時間區間內。請再回到圖5,如圖所示,脈沖產生電3各420可藉由以分頻單元415b的輸出頻率F02來取樣M03信號、以分頻單元415a的輸出頻率F0,來取樣M03信號,或是延遲M(M言號來產生上升緣落在L到t3之間的脈沖信號。換句話說,有許多不同的方法,可以使產生的脈沖落在較佳的區間(在本實施例為"到t3)。此外,若確定多模數分頻器400不會進行跳躍區間的分頻動作(也就是除數不會從小于2K的值跳成大于或等于2K的值)時,亦可直接以MO,信號作為脈沖產生電路420輸出的脈沖信號(此時產生的脈沖落在t,到t,之間)。而若確定除值一定^32,亦可藉由延遲分頻單元415d的輸出M04、以F03對M04進行取樣、以F02對M04進行取樣、以FO,對M04進行取樣等方法來產生脈沖信號。在本實施例中,脈沖產生電路420是以一多路復用器422來選擇一路輸入作為輸出信號,當然,脈沖產生電路420可以僅包含觸發器424、觸發器426或可變延遲電路428,亦可達成實質上相同的功效。在另一實施例中,脈沖產生電路420與模數信號產生電路430可以整合在同一裝置中,而不限定是以分開的兩個裝置來實作,例如,在產生一脈沖信號并根據除數的數值區間判斷出應將脈沖信號輸入哪一特定分頻單元后,再調整脈沖信號的上升緣使其落在特定時間區間內并輸入該特定分頻單元。由于以上所述的特性,多模數分頻器400可適用于一非整數-N頻率合成器(fractional-Nsynthesizer),圖9即為一實施例的示意圖。非整數-N率合成器900由一E-A調制電3各(△modulator,亦稱為三角積分調制器)910在每一個除數周期產生一除數至多模數分頻器400,除值變化的范圍是由£-A調制電路910的階數來決定,例如三階的E-A調制電路的變化范圍為-3-+4,若輸入除值為60.123,則除數為57(60-3)到64(60+4)間的任一整數,使得長時間下,平均的除值為60.123。由于頻率合成器900輸出的頻率范圍是固定的,因此對于不同的晶體振蕩器,會對應到不同的除值(輸出頻率=參考頻率><除值)。因此,為了適應不同的晶體振蕩器,除數常會從(2M)跳至2K。13而脈沖產生電路420在每一個除數周期均產生一脈沖信號,由模數信號產生電路430判斷應將脈沖信號輸入多模數分頻電路410中的哪一個特定分頻單元,以幫助多模數分頻電路410在每一個除數周期均可正確地讀入除數率范圍,在整個2"-2(""-1的除數范圍內都可以連續分頻,不再受無法在一個周期內從小于2K的值跳成大于或等于2K的除值的限制,應用上較具彈性,有助于提升非整數-N頻率合成器設計時的彈性及便利性。本發明可應用于GPS系統,且在整合多種平臺的趨勢下,更可廣泛地應用到各種平臺整合,如數字電視與手機、數字電視與GPS、藍牙等諸多有線及無線通信應用。以上所述僅為本發明的較佳實施例,凡依本發明申請專利范圍所做的均等變化與修飾,皆應屬本發明的涵蓋范圍。權利要求1.一種多模數分頻器,包含有多模數分頻電路,包含有多個互相串接的分頻單元,且所述分頻單元中至少有一特定分頻單元可被旁通,該多模數分頻電路用于根據一輸入頻率以及一除數產生一輸出頻率,其中,該除數的數值范圍可區分成多個數值區間;脈沖產生電路,用來產生一脈沖信號;以及模數信號產生電路,耦接于該多模數分頻電路以及該脈沖產生電路,其判斷該除數屬于哪一個數值區間以產生一判斷結果,并依據該判斷結果將該脈沖信號輸入該特定分頻單元,以作為該特定分頻單元輸出一第一模數信號時的參考對像之一,其中,該特定分頻單元對應于該判斷結果。2.如權利要求1所述的多模數分頻器,其中,所述數值區間包含有2K-2"'"-i,其中,K為大于等于4的正整數。3.如權利要求1所述的多模數分頻器,其中,該脈沖產生電路控制該脈沖信號的一邊緣落在一特定時間區間內。4.如權利要求3所述的多模數分頻器,其中,所述分頻單元包含有接收該輸入頻率的第一分頻單元,接收該第一分頻單元的一輸出頻率的一第二分頻單元,以及接收該第二分頻單元的一輸出頻率的一第三分頻單元;該第二分頻單元輸出有一第二模數信號至該第一分頻單元,以及該第三分頻單元輸出有一第三模數信號至該第二分頻單元,而該特定時間區間是指該第三模數信號的一邊緣至該第二模數信號的一邊緣間的時間區間。5、如權利要求4所述的多模數分頻器,其中,該脈沖產生電路是以該第二分頻單元的輸出頻率來取樣該第三模數信號以產生該脈沖信號。6.如權利要求4所述的多模數分頻器,其中,該脈沖產生電路是以該第一分頻單元的輸出頻率來取樣該第三模數信號以產生該脈沖信號。7.如權利要求4所述的多模數分頻器,其中,該脈沖產生電路延遲該第三模數信號以產生該脈沖信號。8.如權利要求1所述的多模數分頻器,其中,該脈沖產生電路在該多模數分頻器的每一個除數周期均產生一脈沖信號。9.如權利要求1所述的多模數分頻器,其中,該模數信號產生電路包含有區間判斷邏輯電路,其依據該除數的部分或全部位來判斷該除數屬于哪一個數值區間,以產生該判斷結果;以及邏輯輸出電路,耦接于該區間判斷邏輯電路、該脈沖產生電路以及該特定分頻單元,用來依據該判斷結果將該脈沖信號輸入該特定分頻單元,以作為該特定分頻單元輸出該第一模數信號時的參考對像之一。10.如權利要求9所述的多模數分頻器,其中,該多模數分頻電路包含有多個可被旁通的分頻單元,該邏輯輸出電路依據該判斷結果在所述可被旁通的分頻器中選擇出該特定分頻單元,并將該脈沖信號輸入該特定分頻單元。11.如權利要求1所述的多模數分頻器,其中,該特定分頻單元包含有分頻模塊;以及模數信號處理電路,耦接于該分頻模塊以及該模數信號產生電路,該模數信號處理電路包含有第一邏輯電路,耦接于該分頻模塊,用以依據該分頻模塊的一輸出與一輸入模數信號來產生一第一輸出信號;第二邏輯電路,耦接于該第一邏輯電路以及該模數信號產生電路,用以依據該第一輸出信號與該脈沖信號來產生一第二輸出信號;以及第三邏輯電路,耦接于該第二邏輯電路,用以依據該第二輸出信號產生該模數信號。12.如權利要求1所述的多模數分頻器,其是設置在一非整數-N頻率合成器中。13.—種以一多模數分頻器來進行分頻的方法,其中,該多模數分頻電路包含有多個互相串接的分頻單元,且所述分頻單元中至少有一特定分頻單元可被旁通,該多模數分頻電路用于根據一輸入頻率以及一除數產生一輸出頻率,且該除數的數值范圍可區分成多個數值區間,該方法包含有下列步驟產生一脈沖信號;判斷該除數屬于哪一個數值區間以產生一判斷結果;以及依據該判斷結果將該脈沖信號輸入該特定分頻單元,以作為該特定分頻單元輸出一第一模數信號時的參考對象之一,其中,該特定分頻單元對應于該判斷結果。14.如權利要求13所述的方法,其中,所述數值區間包含有2K-2(K+1)-1,其中,K為大于等于4的正整數。15.如權利要求13所述的方法,其中,該脈沖信號的一邊緣落在一特定時間區間內。16.如權利要求15所述的方法,其中,所述分頻單元包含有接收該輸入頻率的第一分頻單元,接收該第一分頻單元的一輸出頻率的第二分頻單元,以及接收該第二分頻單元的一輸出頻率的第三分頻單元;該第二分頻單元輸出有第二模數信號至該第一分頻單元,以及該第三分頻單元輸出有第三模數信號至該第二分頻單元,而該特定時間區間是指該第三模數信號的一邊緣至該第二模數信號的一邊緣間的時間區間。17.如權利要求16所述的方法,其中,產生該脈沖信號的步驟包含有以該第二分頻單元的輸出頻率來取樣該第三模數信號。18.如權利要求16所述的方法,其中,產生該脈沖信號的步驟包含有以該第一分頻單元的輸出頻率來取樣該第三模數信號。19.如權利要求16所述的方法,其中,產生該脈沖信號的步驟包含有延遲該第三模數信號。20.如權利要求13所述的方法,其中,產生該脈沖信號的步驟包含有在該多模數分頻器的每一個除數周期均產生一脈沖信號。21.如權利要求13所述的方法,其中,產生該判斷結果的步驟包含有依據該除數的部分或全部位來判斷該除數屬于哪一個數值區間,以產生該判斷結果。22.如權利要求13所述的方法,其中,該多模數分頻器包含有多個可被旁通的分頻單元,依據該判斷結果將該脈沖信號輸入該特定分頻單元的步驟包含有依據該判斷結果在所述可被旁通的分頻器中選擇出該特定分頻單元,并將該脈沖信號輸入該特定分頻單元。23.如權利要求13所述的方法,其中,該特定分頻單元包含有一分頻模塊以及耦接于該分頻模塊的一模數信號處理電路,且該模數信號處理電路依據該分頻模塊的一輸出與一輸入模數信號來進行邏輯運算以產生第一輸出信號、依據該第一輸出信號與該脈沖信號來進行邏輯運算以產生第二輸出信號,以及依據該第二輸出信號產生該模數信號。24.如權利要求13所述的方法,其是應用于一非整數-N數頻率合成器。全文摘要一種具有延伸且連續的可分頻率范圍的多模數分頻器,包含有一多模數分頻電路、一脈沖產生電路以及一模數信號產生電路,其中多模數分頻電路根據一輸入頻率以及一除數產生一輸出頻率,而除數的數值范圍可區分成多個數值區間。脈沖產生電路用于產生一脈沖信號,而模數信號產生電路判斷除數屬于哪一個數值區間以產生一判斷結果,并依據判斷結果將脈沖產生電路所產生的脈沖信號輸入多模數分頻電路中的一特定分頻單元,以作為該特定分頻單元輸出一模數信號時的參考對像之一,使得多模數分頻器可正確地讀入除數。文檔編號H03K21/10GK101527563SQ20081008212公開日2009年9月9日申請日期2008年3月3日優先權日2008年3月3日發明者丁建裕,孫圣景,楊朝棟,王富正,王耀祺,蕭碩源申請人:晨星半導體股份有限公司