取樣方法及其數據恢復電路的制作方法

專利名稱：取樣方法及其數據恢復電路的制作方法
技術領域：
本發明涉及一種取樣方法及其數據恢復電路，且特別是涉及一種可提高 數據取樣的正確性的取樣方法及其數據恢復電路。
背景技術：
在高速串行連結(serial link)系統中，常常會因為半導體制程的飄移或 芯片布局不一致，又或者是因為內連金屬線(wire-interconnect)的長度差 異、溫度變化、中繼元件(intermediate devices)的變化、電容耦合、金屬 部分的瑕疵(material imperfections)以及時鐘與信號信道的輸入電容差 異…等因素，而導致接收端所接收到的時鐘(在本發明的相關領域中，時鐘的 英文為strobe)與數據有不同步或間隙(skew)的情況。
圖1為在接收端所接收到的時鐘與數字信號的時序圖。如圖1所示，當 接收端所接收的時鐘CLK1與其鎖相環(phase locked loop,簡稱PLL)的時 鐘CLK2同步時，便會利用時鐘CLK2的下降緣(falling edge)對接收的數字 信號DATA進行取樣。在理想的情況下，數字信號DATA的數據轉態(transiUon) 點與時鐘CLK2的上升緣對齊。如此一來，時鐘CLK2的下降緣就會在每一位 的中間點(也就是最佳的數據取樣點，如標記102所示)來進行數據取樣，以 保證取得正確的數據。
然而，在數字信號DATA落后或領先于時鐘CLK2時，就會有間隙出現， 如圖2所示。圖2為在接收端所接收到的時鐘與數據的另一時序圖。當數字 信號DATA的數據轉態點與時鐘CLK2的上升緣沒有對齊，便產生了間隙202。 若間隙202太大，導致時鐘CLK2的下降緣剛好落在數字信號DATA的數據轉 態點附近(如標記204所示)，便容易取樣到錯誤的數據。
為了避免取樣到錯誤的數據，美國專利第5905769號提出一種超取樣 (over sampling)技術，如圖3所示。圖3為超取樣技術的取樣時鐘與數字信 號的一時序圖。在此圖中，標記24-1-24-12皆表示為取樣時鐘的上升緣 (rising edge)或下降緣，該些邊緣可稱為取樣邊緣，而標記28-1-28-4則表示數字信號DATA的其中四個位，且位28-1-28-4的值分別為1、 0、 1及0。 至于標記S
-S [ 11 ]則表示為不同時間下的取樣結果，每一取樣結果上方的 數字表示其取樣值。由此圖可看出取樣頻率已被提高，以致于每個位可被取 樣三次。以前三個取樣結果S
-S[2]為例，由于這三個取樣結果的取樣值 皆為1，故可判定第一個位(即位28-l)的值為1。
以這樣的取樣技術來進行取樣，在數字信號與取樣時鐘不同步的情況之 下，還是可取樣到正確的數據，如圖4所示。圖4為超取樣技術的取樣時鐘 與數字信號的另一時序圖。請參照圖4,同樣以前三個取樣結果S
-S[2] 為例，由于在這三個取樣結果的取樣值當中有二個取樣值為1，只有一個取 樣值為0，故亦可判定第一個位(即位28-l)的值為1。換句話說，三個取樣 值當中只要有二個取樣值一樣，便以此相同值作為被取樣位的值。
然而，即使這種超取樣技術能夠提升數據取樣的正確性，但在數字信號 與取樣時鐘的間隙過大，使得取樣邊緣落在數據轉態點的情況之下，通過這 種方法來判斷被取樣位的值，便會發生判斷錯誤的情況。

發明內容
本發明的目的就是在提供一種取樣方法，其可提高數據取樣的正確性。 本發明的另一目的是提供一種數據恢復電路，其運用本發明的取樣方法， 以提高數據取樣的正確性。
基于上述及其它目的，本發明提出一種取樣方法，此取樣方法的步驟包 括首先，提供第一時鐘、第二時鐘、第三時鐘及第四時鐘，每一時鐘的頻 率相同，且第二時鐘落后第一時鐘第一預設相位，而第三時鐘及第四時鐘分 別落后第 一時鐘及第二時鐘第二預設相位，且第二預設相位為第 一預設相位 的一半。接著，分別利用第一時鐘及第二時鐘取樣數字信號，且皆以第一時 鐘及第二時鐘的上升緣或下降緣作為取樣邊緣，其中，數字信號的位長度與 第一時鐘、第二時鐘、第三時鐘及第四時鐘的時鐘周期相等。然后，依據第 一時鐘及第二時鐘的取樣結果判斷數字信號的數據轉態點的位置。接著，依 據判斷結果選擇以第三時鐘或第四時鐘作為較佳取樣時鐘。然后，利用較佳 取樣時鐘取樣數字信號，其中，較佳取樣時鐘的取樣邊緣與第一時鐘的取樣
邊緣相同。
基于上述及其它目的，本發明提出一種數據恢復電路，此數據恢復電路包括有超取樣模塊、時間重置模塊及間隙控制模塊。超取樣模塊用以接收第 一時鐘、第二時鐘、第三時鐘及第四時鐘，每一時鐘的頻率相同，且第二時 鐘落后第 一 時鐘第 一預設相位，而第三時鐘及第四時鐘分別落后第 一 時鐘及 第二時鐘第二預設相位，且第二預設相位為第一預設相位的一半。在第一期
間中，超取樣模塊利用第一時鐘及第二時鐘取樣數字信號，且皆以第一時鐘 及第二時鐘的上升緣或下降緣作為取樣邊緣。在第二期間中，超取樣模塊利 用第三時鐘及第四時鐘取樣數字信號，且第三時鐘及第四時鐘的取樣邊緣與 第一時鐘的取樣邊緣相同。此外，超取樣模塊還將取樣結果轉換為并列數據， 以作為超取樣模塊的輸出，而上述的數字信號的位長度與上述四個時鐘的時 鐘周期相等。時間重置模塊用以同步超取樣模塊所輸出的并列數據，以產生 同步結果。間隙控制模塊在第一期間中，依據同步結果判斷數字信號的數據 轉態點的位置，以依據判斷結果選擇第三時鐘或第四時鐘作為較佳取樣時鐘， 而在第二期間中，間隙控制模塊控制時間重置模塊，使時間重置模塊從同步 結果中選擇由較佳取樣時鐘所獲得的同步并列數據，以作為數據恢復電路的 輸出。
基于上述及其它目的，本發明提出另一種數據恢復電路，此數據恢復電 路包括有超取樣模塊、時間重置模塊及間隙控制模塊。超取樣模塊接收第一 時鐘、第二時鐘、第三時鐘、第四時鐘、第五時鐘、第六時鐘、第七時鐘及 第八時鐘，每一時鐘的頻率相同，且第二時鐘落后第一時鐘第一預設相位， 第三時鐘及第四時鐘分別落后第 一 時鐘及第二時鐘第二預設相位，而第五時 鐘、第六時鐘、第七時鐘及第八時鐘分別落后第一時鐘、第二時鐘、第三時 鐘及第四時鐘第三預設相位，且第二預設相位為第一預設相位的一半，而第 三預設相位為第二預設相位的一半。在第一期間中，超取樣模塊利用第一時 鐘及第二時鐘取樣數字信號，且皆以第 一 時鐘及第二時鐘的上升緣或下降緣 作為取樣邊緣。在第二期間中，超取樣模塊利用第三時鐘及第四時鐘取樣數 字信號，且第三時鐘及第四時鐘的取樣邊緣與第一時鐘的取樣邊緣相同。在 第三期間中，超取樣模塊利用第五時鐘及第六時鐘來取樣數字信號，或利用 第七時鐘及第八時鐘來取樣數字信號。其中，第五時鐘、第六時鐘、第七時 鐘及第八時鐘的取樣邊緣與第一時鐘的取樣邊緣相同。此外，超取樣模塊將 取樣結果轉換為并列數據，以作為超取樣模塊的輸出，而上述的數字信號的 位長度與上述八個時鐘的時鐘周期相等。時間重置模塊用以同步超取樣模塊
10所輸出的并列數據，以產生同步結果。間隙控制模塊在第一期間中，依據同 步結果判斷數字信號的數據轉態點的位置，以依據判斷結果選擇第三時鐘或 第四時鐘作為較佳取樣時鐘。在第二期間中，間隙控制模塊依據同步結果判 斷數字信號的數據轉態點的位置，并依據判斷結果選擇與較佳取樣時鐘相差 第三預設相位的二個時鐘的其中之一作為最佳取樣時鐘。在第三期間中，間 隙控制模塊控制超取樣模塊選擇最佳取樣時鐘以及與最佳取樣時鐘相差第一 預設相位的時鐘來進行取樣，并控制時間重置模塊，使時間重置模塊從同步 結果中選擇由最佳取樣時鐘所獲得的同步并列數據，以作為數據恢復電路的 輸出。
依照本發明一實施例所述，其還包括依據數字信號的數據轉態點所處的 位置來控制數字信號的延遲時間，以使數字信號的位的中間點被調整至較(/ 最)佳取樣時鐘的取樣邊緣，或使數字信號的位的中間點趨近較(/最)佳取樣 時鐘的取樣邊緣。
本發明因提供四個頻率相同，但具有不同相位延遲的取樣時鐘，且其中 的第二時鐘落后第 一 時鐘第 一預設相位，而第三時鐘及第四時鐘則分別落后 第一時鐘及第二時鐘第二預設相位，第二預設相位為第一預設相位的一半。 接著，利用第一時鐘及第二時鐘來判斷數字信號的數據轉態點位置，并從第 三時鐘及第四時鐘當中選擇出取樣邊緣較接近數字信號的位中間點的時鐘來 作為較佳取樣時鐘，以利用較佳取樣時鐘來取樣數字信號，進而提高數據取 樣的正確性。甚至，本發明還可搭配利用調整數字信號的延遲時間的技巧， 以使數字信號的位的中間點被調整至較佳取樣時鐘的取樣邊緣，或使數字信 號的位的中間點趨近較佳取樣時鐘的取樣邊緣，以更進一步地提高數據取樣 的正確性。
為讓本發明的上述和其它目的、特征和優點能更明顯易懂，下文特舉較 佳實施例，并配合附圖，作詳細i兌明如下。


圖1為在接收端所接收到的時鐘與數字信號的時序圖。
圖2為在接收端所接收到的時鐘與數據的另一時序圖。 圖3為超取樣技術的取樣時鐘與數字信號的一時序圖。 圖4為超取樣技術的取樣時鐘與數字信號的另一時序圖。圖5(a)—圖5(c)、 6(a)-圖6 (c)、圖7(a)—圖7 (b)、圖8(a)-圖8 (c)、 圖9(a)-圖9(c)及圖10(a)-圖10 (b)皆為依照本發明的取樣方法的說明圖。 圖11為應用本發明的取樣系統的其中一較佳才栗作流程圖。 圖12、圖13、圖15及圖16皆為采用本發明的取樣方法的其中一數據恢 復電路的方塊圖。
圖14為可變延遲模塊1240的其中一種實施方式的電路方塊圖。 圖17為依照本發明一實施例的取樣方法的流程圖。 附圖元件符號說明
24+24-12:取樣邊緣
28-1-28-4:位
102、 204:標記
202:間隙
1102—1112、 1702-1710:步驟 1210、 151 Q:超取樣模塊
1212、 1214、 1414、 1426、 1512、 1514:多路復用器
1216、 1516:超取樣電路
1220、 1520:時間重置才莫塊
1230、 1530:間隙控制模塊
1240、 1540:可變延遲模塊
1410:第一階段延遲控制電路
1420:第二階段延遲控制電路
1411-1413、 1421-1425:延遲單元
A、 B、 C、 D、 A， 、 B， 、 C， 、 D， 、 CLK1、 CLK2:時鐘
CS1、 CS2:控制信號
DATA:數字信號
DS:可變延遲模塊的輸出
OS:超取樣電路的輸出
OUT:數據恢復電路的輸出
S
-S[11]:取樣結果
SL:選擇信號
TS:同步結果。
具體實施例方式
圖5(a)為依照本發明的取樣方法的說明圖。請參照圖5(a),為了方便說 明，圖中的標記A、 B、 C及D表示為四個頻率相同，但具有不同相位延遲的 時鐘(在本發明的相關領域中，時鐘的英文為strobe),且相同的標記表示相 同的時鐘。至于標記A、 B、 C及D旁的箭頭則表示為該時鐘的取樣邊緣，以 圖中二個標記A旁邊的箭頭為例，這二個箭頭表示時鐘A的二個相鄰脈沖的 取樣邊緣。
在這四個時鐘中，時鐘B落后時鐘A第一預設相位，而時鐘C及時鐘D 則分別落后時鐘A及時鐘B第二預設相位，且第二預設相位為第一預設相位 的一半。以此例而言，第一預設相位訂定為180° ,故第二預設相位為90° 。 由圖中可知，時鐘A、時鐘B、時鐘C及時鐘D皆使用上升緣或下降緣來作為 取樣邊緣。此外，標記DATA表示為數字信號，其數據是以串行的方式來傳輸， 且數字信號DATA的位長度與上述四個時鐘的時鐘周期相等。
請繼續參照圖5(a),首先，分別利用時鐘A及時鐘B來取樣數字信號 DATA。接著，依據時鐘A及時鐘B的取樣結果判斷數字信號DATA的數據轉態 點的位置。判斷數據轉態點位置的方式可以使用下列二式來說明
(4。] X0i S[O]) + (刷+ (刷X0i 順)+…+-1] B[M -1])
…(式1)
(5
X(9/+ (5[1] XO/ /1[2]) + (5[2]奶/ ]) +…+ ( -1] JTO尺J[M])
…(式2)
式1是用來判斷數據轉態點的位置是否位于時鐘A的取樣邊緣之后與時 鐘B的取樣邊緣之前，式2則是用來判斷數據轉態點的位置是否位于時鐘B 的取樣邊緣之后與時鐘A的取樣邊緣之前。
在式1及式2中，A
-A[M]表示時鐘A共有(M+l)個取樣結果，而 B[O]一B[M]則表示時鐘B共有(M+l)個取樣結果，其中，M為正整數，取樣多 個的目的為再確保取樣結果正確。至于X0R則表示將時鐘A與時鐘B的取樣 結果進行異或(exclusive-OR)運算。在判斷數據轉態點位置的時候，需同時 使用式1與式2所述方式來進行判斷。若式1所得到的值為非零值，而式2 所得到的值為零，則可判斷判斷數據轉態點的位置位于時鐘A的取樣邊緣之
13后與時鐘B的取樣邊緣之前，即數據轉態點位于A[O]與B
之間，以及A[l] 與B[1]之間，以此類推。反之，若式l所得到的值為零，而式2所得到的值 為非零值，則可判斷數據轉態點的位置位于時鐘B的取樣邊緣之后與時鐘A 的取樣邊緣之前，即數據轉態點位于B[O]與A[l]之間，以及B[1]與A[2]之 間，以此類推。
接下來，便可依據判斷結果選擇以時鐘C或時鐘D來作為較佳取樣時鐘。 在此例中，由于數據轉態點的位置位于時鐘A的取樣邊緣之后與時鐘B的取 樣邊緣之前，且恰好介于時鐘A及時鐘B 二者的取樣邊緣的中間，因此時鐘 D的取樣邊緣位于數字信號DATA的位的中間點(也就是最佳的數據取樣點)， 故可選擇時鐘D作為較佳取樣時鐘，并利用時鐘D來進行數據取樣，以保證 取得正確的數據。當然，在較嚴謹的系統中，利用時鐘A及時鐘B來判斷數 據轉態點位置的步驟會被重復多次，以避免誤判數據轉態點的位置。
圖5(a)所示的例子為理想的情況，以致于時鐘D的取樣邊緣恰好位于數 字信號DATA的位的中間點，但在非理想的情況之下，依據判斷結果所選出的 較佳取樣時鐘，其取樣邊緣仍然會在數字信號DATA的位的中間點附近，如圖 5(b)及圖5(c)所示。圖5(b)及圖5(c)為依照本發明的取樣方法的另一說明 圖。請先參照圖5(b)，由此圖可明顯看出，數字信號DATA的數據轉態點位 置亦位于時鐘A的取樣邊緣之后與時鐘B的取樣邊緣之前，但較接近時鐘A 的取樣邊緣，因此在時鐘C及時鐘D 二者的取樣邊緣當中，時鐘D的取樣邊 緣會較接近數字信號DATA的位的中間點，故選擇時鐘D來作取樣較為理想。 請再參照圖5(c),由此圖可明顯看出，數字信號DATA的數據轉態點位置也 是位于時鐘A的取樣邊緣之后與時鐘B的取樣邊緣之前，但較接近時鐘B的 取樣邊緣，故選擇時鐘D來作取樣較為理想。
上述圖5(a)-圖5(c)所舉的例子，都是以數據轉態點位置位于時鐘A的 取樣邊緣之后與時鐘B的取樣邊緣之前為例，因此皆選擇時鐘D作為較佳取 樣時鐘，但若判斷出數據轉態點的位置位于時鐘B的取樣邊緣之后與時鐘A 的取樣邊緣之前，則選擇時鐘C作為較佳取樣時鐘較為理想，從圖6(a)-圖 6(c)所示便可理解。圖6(a)-圖6(c)亦為依照本發明的取樣方法的另一說明 圖。由于圖6(a)-圖6(c)所述的操作方式與圖5(a)-圖5(c)所述的操作方式 極其類似，使用者當可觸類旁通，在此便不再贅述。除了圖5(a)-圖5(c)及 圖6(a)-圖6(c)所述的情況之外，當判斷出數據轉態點的位置位于時鐘A的取樣邊緣或是時鐘B的取樣邊緣時，則可選擇時鐘C及時鐘D其中任一作為
較佳取樣時鐘，從圖7 (a)及圖7 (b)所示便可理解。圖7 (a)及圖7 (b)為依照 本發明的取樣方法的另 一說明圖。
藉由上述例子可知，由于在較佳取樣時鐘的選擇過程中就已經排除了較 佳取樣時鐘的取樣邊緣位于數據轉態點的可能性，因此通過這種取樣方式所 取得的數據，其正確性會比通過現有技術所取得的數據的正確性來得高。
此外，在非理想的情況之下，較佳取樣時鐘的取樣邊緣并不會位于數字 信號DATA的位的中間點，而本發明更提供一方法，可以通過適當地調整數字 信號DATA的延遲時間，讓數字信號DATA的位的中間點移至較佳取樣時鐘的 取樣邊緣，或者，至少讓數字信號DATA的位的中間點趨近于較佳取樣時鐘的 取樣邊緣。
延遲時間的調整方式如下首先，在選定時鐘C或時鐘D作為較佳取樣 時鐘之后，再進一步去判定數據轉態點是位于時鐘C的取樣邊緣之后與時鐘 D的取樣邊緣之前，還是位于時鐘D的取樣邊緣之后與時鐘C的取樣邊緣之 前，以依照判斷結果來進行數字信號DATA的延遲時間的調整。舉例來說，如 果是選擇時鐘D作為較佳取樣時鐘，且判定數據轉態點位于時鐘C的取樣邊 緣之后與時鐘D的取樣邊緣之前，因此可知數字信號DATA的位的中間點落后 時鐘D的取樣邊緣，故要減少數字信號DATA的延遲時間，以使數字信號DATA 的位的中間點被調整至時鐘D的取樣邊緣。相對的，若選"^奪時鐘D作為較佳 取樣時鐘，但數據轉態點位卻位于時鐘D的取樣邊緣之后與時鐘C的取樣邊 緣之前，因此可知數字信號DATA的位的中間點超前時鐘D的取樣邊緣，故要 增加數字信號DATA的延遲時間，以使數字信號DATA的位的中間點被調整至 時鐘D的取樣邊緣。同理，若選擇時鐘C作為較佳取樣時鐘，也可利用同樣
的方式來進行延遲時間的控制。
在上述延遲時間的調整方式當中，不管是增加或減少數字信號DATA的延 遲時間，每次調整可以用單一階段或是分為多個階段來實施。例如以分成二 個階段而言，則可分為粗略調整與細部調整。先利用粗略調整進行大幅度的 時間調整，然后再利用細部調整來使位的中間點更靠近較佳取樣時鐘的取樣 邊緣。其中，粗略調整(也就是首階段調整)的調整范圍應當不會大于位長度 的四分之一。
此外，由于每一階段的調整皆可能無法一次就調整到位，因此使用者可視設計時的實際需要而讓每個階段的調整多進行幾次，且每次調整后可再去 判斷數據轉態點的位置，據以判定位的中間點的位置是否被調整過頭，以進 一步取得該階段的最佳延遲時間。倘若某一階段的調整在某二個延遲時間之
間不斷變換(即出現toggle現象)，那么只要限定每一階段的執行時間，并限
定由最終取得的延遲時間作為該階段的最佳延遲時間，然后再繼續進行下一 階段的調整即可。
熟習此技藝者，還可增加時鐘的數目來進行操作，只要時鐘的總數等于
2"即可，其中，N為正整數。圖8(a)為依照本發明的取樣方法的另一說明圖。 請同時參照圖5(a)及圖8(a),經比較后可發現，圖8 (a)較圖5 (a)多了四個 時鐘，分別以A， 、 B' 、 C，及D，來標記，且相同的標記表示相同的時鐘。 至于標記A， 、 B， 、 C，及D，旁的箭頭亦表示為該時鐘的取樣邊緣，以圖中 二個標記A，旁邊的箭頭為例，這二個箭頭表示時鐘A'的二個相鄰脈沖的取 樣邊緣。
在此八個時鐘中，時鐘A，、時鐘B，、時鐘C，及時鐘D，四者的頻率 與時鐘A的頻率相同，且時鐘A，、時鐘B，、時鐘C，及時鐘D'分別落后 時鐘A、時鐘B、時鐘C及時鐘D第三預設相位，而第三預設相位為第二預設 相位的一半。以此例而言，第一預設相位亦訂定為180° ,故第二預設相位 為90° ，而第三預設相位為45° 。由圖中可知，時鐘A，、時鐘B，、時鐘 C，及時鐘D，皆使用上升緣或下降緣來作為取樣邊緣，且此四者的取樣邊緣 與時鐘A的取樣邊緣相同。此外，標記DATA亦表示為數字信號，且數字信號 DATA的位長度與圖中的八個時鐘的時鐘周期相等。
請繼續參照圖8(a)，雖然圖8(a)是利用8個時鐘來進行操作，然而其取 得較佳取樣時鐘的方式與圖5(a)所述的取得方式一模一樣。以此例來說，便 是利用時鐘A及時鐘B來判斷數字信號的數據轉態點的位置，然后從時鐘C 及時鐘D中選出時鐘D來作為較佳取樣時鐘。然而圖8(a)與圖5(a)二者所述 方式的不同處在于，圖8(a)所述方式更將時鐘C與時鐘D當中不同于較佳取 樣時鐘者作為參考時鐘(亦即將時鐘C當作參考時鐘)，然后再利用時鐘C及 時鐘D來取樣數字信號DATA。接著，依據時鐘D及時鐘C的取樣結果判斷數 字信號DATA的數據轉態點的位置。判斷數據轉態點位置的方式可以使用下列 二式來i兌明(C[O]D[O]) + XOW + (C[2] ZD/ ￡>[2]) +…+ (C[M _ 1〗D[M -1])
…(式3)
(Z)[O] XO/ C[l]) + (Z)[l]加i C[2]) + (剛ZO/ C[3]) +…+ (Z)[M -1] ZO/ C[A/])
…(式4)
式3是用來判斷數據轉態點的位置是否位于時鐘C的取樣邊緣之后與時 鐘D的取樣邊緣之前，式4則是用來判斷數據轉態點的位置是否位于時鐘D 的取樣邊緣之后與時鐘C的取樣邊緣之前。
在式3及式4中，C
-C[M]表示時鐘C共有(M+l)個取樣結果，而 D[O]-D[M]則表示時鐘D共有(M+1)個取樣結果，其中M為正整數。至于X0R 則表示將時鐘C與時鐘D的取樣結果進行異或運算。在判斷數據轉態點位置 的時候，亦需同時使用式3與式4所述方式來進行判斷。若式3所得到的值 為非零值，而式4所得到的值為零，則可判斷判斷數據轉態點的位置位于時 鐘C的取樣邊緣之后與時鐘D的取樣邊緣之前。反之，若式3所得到的值為 零，而式4所得到的值為非零值，則可判斷數據轉態點的位置位于時鐘D的 取樣邊緣之后與時鐘C的取樣邊緣之前。
二個時鐘的其中之一作為最佳取樣時鐘，也就是選擇時鐘B'或時鐘D'作為 最佳取樣時鐘。在圖8(a)中，由于數據轉態點的位置恰好介于時鐘A及時鐘 B二者的取樣邊緣的中間，且恰好位于時鐘C的取樣邊緣，則時鐘B，或時鐘 D'其中任一均可作為最佳取樣時鐘。雖然在此例中，時鐘B，及時鐘D' 二 者的取樣邊緣相對于時鐘D來說并非位于數字信號DATA的位的中間點，但仍 然極為接近，故可取樣到正確的數據。當然，在較嚴謹的系統中，利用時鐘 C及時鐘D來判斷數據轉態點位置的步驟亦可重復多次，以避免誤判數據轉 態點的位置。
圖8(b)及圖8(c)亦為依照本發明的取樣方法的另一說明圖，此二圖示亦 以8個時鐘為例。請先參照圖8(b)，由此圖可明顯看出，數字信號DATA的 數據轉態點位置位于時鐘D的取樣邊緣之后與時鐘C的取樣邊緣之前，但較 接近時鐘C的取樣邊緣，因此，在時鐘B，及時鐘D， 二者的取樣邊緣當中， 時鐘B，的取樣邊緣會較接近數字信號DATA的位的中間點，故選4奪時鐘B' 來作取樣較為理想。請再參照圖8(c),由此圖可明顯看出，數字信號DATA 的數據轉態點位置位于時鐘C的取樣邊緣之后與時鐘D的取樣邊緣之前，但
17較接近時鐘C的取樣邊緣，故選擇時鐘D，來作取樣較為理想。
上述圖8(a)-圖8(c)所舉的例子，其數據轉態點位置皆位于時鐘A的取 樣邊緣之后與時鐘B的取樣邊緣之前，然后再利用時鐘C及時鐘D來判斷出 最佳取樣時鐘。以下再以數據轉態點位置皆位于時鐘B的取樣邊緣之后與時 鐘A的取樣邊緣之前，然后再利用時鐘C及時鐘D來判斷出最佳取樣時鐘為 例，如圖9(a)-圖9(c)所示。圖9(a)-圖9 (c)為依照本發明的取樣方法的另 一說明圖。此外，數據轉態點的位置位于時鐘A的取樣邊緣或時鐘B的取樣 邊緣，然后再利用時鐘C及時鐘D來判斷出最佳取樣時鐘的例子，則展現于 圖10(a)及圖10(b)。圖10(a)及圖10(b)亦為依照本發明的取樣方法的另一 說明圖。由于圖9(a)-圖9(c)以及圖10(a)-圖10 (b)所述的操作方式與圖 8(a)-圖8(c)所述-操作方式極其類似，且在這些圖示中已呈現出各時鐘與數 字信號之間的時序關系，使用者當可藉由圖示輕易挑選出最佳取樣時鐘，在 此便不再贅述。
藉由上述例子可知，通過八個時鐘來進行取樣操作，其正確性會比通過 四個時鐘來進行取樣操作的正確性來得高。此外，盡管在非理想的情況之下， 最佳取樣時鐘的取樣邊緣并不會位于數字信號DATA的位的中間點，然而使用 者卻一樣可以通過適當地調整數字信號DATA的延遲時間，例如利用前述調整 數字信號DATA的延遲時間的方式，讓數字信號DATA的位的中間點移至最佳 取樣時鐘的取樣邊緣，或者，至少讓數字信號DATA的位的中間點趨近于最佳 取樣時鐘的取樣邊緣。當然，通過控制數字信號DATA的延遲時間所能調整的 延遲范圍應該要小于等于數字信號的位長度的八分之一。
從以上各實施例所述的方法可以知道，對于應用本發明的取樣系統，其 較佳的操作流程應包含數字信號的延遲時間的調整動作，如圖11所示。圖 11為應用本發明的取樣系統的其中一較佳操作流程圖。請參照圖11，該取樣 系統(未示出)會按照以下的流程操作首先，從2W個取樣時鐘中選擇出最佳 的取樣時鐘(如步驟1102)。接著，粗略調整數字信號的延遲時間(如步驟 1104)。然后，判斷粗略調整的動作是否超過其預定時間(如步驟1106)。當 判斷為否時，繼續粗略調整數字信號的延遲時間；當判斷為是時，則細部調 整數字信號的延遲時間(如步驟1108)。接著，判斷細部調整的動作是否超過 其預定時間(如步驟1110)。當判斷為否時，繼續細部調整數字信號的延遲時 間；當判斷為是時，則動態調整數字信號的延遲時間，以使數字信號的位的中間點接近所選定的取樣時鐘的取樣邊緣(如步驟1112)。藉由這樣的取樣方 式，此取樣系統取樣到錯誤數據的機率將大大地降低。當然，圖ll所示的操 作流程不一定要經過兩階段調整，有可能只要一階段，例如僅進行粗略調整。 如此一來，當判斷粗略調整的動作已超過其預定時間之后，便可直接執行步 驟1112。
圖12為采用本發明的取樣方法的其中一數據恢復(data recovery)電路 的方塊圖。請參照圖12，此數據恢復電路包括有超取樣模塊1210、時間重置 模塊1220及間隙控制模塊1230。超取樣模塊1210用以接收時鐘A、時鐘B、 時鐘C及時鐘D,此四個時鐘的頻率皆相同，且時鐘B落后時鐘A第一預設 相位，而時鐘C及時鐘D分別落后時鐘A及時鐘B第二預設相位，且第二預 設相位為第一預設相位的一半。在此例中，第一預設相位訂定為180° ,故 第二預設相位為90° 。此外，數字信號DATA的數據是以串行的方式來傳輸， 且數字信號DATA的位長度與上述四個時鐘的時鐘周期相等。
圖12所示電路分成二個期間來操作，首先，在第一期間中，超取樣模塊 1210利用時鐘A及時鐘B來取樣數字信號DATA，且皆以時鐘A及時鐘B的上 升緣或下降緣作為取樣邊緣。并且，超取樣模塊1210將取樣結果轉換為并列 數據，以作為超取樣模塊1210的輸出0S。接著，時間重置模塊1220同步超 取樣模塊1210所輸出的并列數據，以產生同步結果TS。此同步結果TS是經 過同步后的并列數據，因此數據于時間上的基準點已由原先的不 一致調整為 一致。在此例中，并列數據的同步可利用一獨立時鐘重新取樣這些并列數據 來達到。然后，間隙控制模塊1230依據同步結果TS判斷數字信號DATA的數 據轉態點的位置，以依據判斷結果選擇時鐘C或時鐘D作為較佳取樣時鐘。 判斷數字信號DATA的數據轉態點位置的方式已在前述式(1)及式(2)的相關 說明中解釋過，而較佳取樣時鐘的選擇方式亦在先前的實施例便討論過，在 此皆不再贅述。
在選出較佳取樣時鐘之后，此數據恢復電路便進入第二期間來進行操作。 在第二期間中，超取樣模塊1210利用時鐘C及時鐘D來取樣數字信號DATA, 且時鐘C及時鐘D的取樣邊緣與時鐘A的取樣邊緣相同。并且，超取樣模塊 1210將取樣結果轉換為并列數據，以作為超取樣模塊1210的輸出0S。接著， 時間重置模塊1220同步超取樣模塊1210所輸出的并列數據，以產生同步結 果TS。然后，間隙控制模塊1230控制時間重置模塊1220，使時間重置模塊1220從同步結果TS中選擇由較佳取樣時鐘所獲得的同步并列數據，以作為 數據恢復電路的輸出OUT。
在此例中，超取樣模塊1210以多路復用器1212、1214及超取樣電路Ul6 來實現。多路復用器1212用以接收時鐘A及時鐘C,且在第一期間及第二期 間中分別輸出時鐘A及時鐘C。多路復用器1H4用以接收時鐘B及時鐘D， 且在第 一期間及第二期間中分別輸出時鐘B及時鐘D。超取樣電路1216用以 利用多路復用器1212及多路復用器1214所輸出的時鐘來取樣數字信號DATA。 此外，使用者可利用獨立的選擇信號(未示出)輸入至多路復用器1212及多路 復用器1214，以控制這二個多路復用器進行時鐘的選擇，只要選擇信號的選 擇標的能配合上述第一期間及第二期間的選擇標的即可。當然，通過適當的 電路設計，使用者也可選擇利用間隙控制模塊1230來輸出上述的選擇信號。
在圖11的相關說明中曾經提到，對于應用本發明的取樣系統，其較佳的 操作流程應包含數字信號的延遲時間的調整動作，且控制數字信號的延遲時 間的方式包括以分成多個階段的方式來控制數字信號DATA的延遲時間。以下 便以運用2個階段的方式來控制數字信號DATA的延遲時間來舉例，如圖13 所示。
圖l3為采用本發明的取樣方法的其中另一數據恢復電路的方塊圖。請同 時參照圖12及圖13,經比較后可發現，圖13所示的數據恢復電路多了可變 延遲模塊l240,且超取樣電路1216更通過可變延遲模塊1240接收數字信號 DATA。此可變延遲模塊U40依據控制信號CS1及CS2來控制數字信號DATA 的延遲時間，而控制信號CS1及CS2乃是間隙控制模塊1230在第二期間中， 依據數字信號DATA的數據轉態點所處的位置而產生。控制信號CS1用以進行 第一階段的控制，而控制信號CS2用以進行第二階段的控制。因此，控制信 號CS2所能調整的延遲范圍小于控制信號CS1所能調整的延遲范圍，且利用 控制信號CS1所能調整的延遲范圍小于等于數字信號DATA的位長度的四分之 一。在可變延遲模塊U40依據控制信號CS1及CS2來控制數字信號DATA的 延遲時間之后，超取樣電路1216便依據多路復用器1212及1214所輸出的時 鐘對可變延遲模塊1240的輸出DS進行取樣。
為了更清楚地說明控制信號CS1及CS2如何控制數字信號DATA的延遲時 間，以下再列舉可變延遲模塊1240的其中一種實施方式，如圖14所示。圖 l4為可變延遲模塊1M0的其中一種實施方式的電路方塊圖。請參照圖14，
20此可變延遲模塊1240包括有第一階段延遲控制電路1410及第二階段延遲控 制電路1420。第一階段延遲控制電路1410包括有延遲單元1411-1413及多 路復用器1414,而第二階段延遲控制電路1420包括有延遲單元1421-1425 及多路復用器1426。這些延遲單元皆以多個串接的反相器(inverter)來實施， 且每一延遲單元中的反相器的串接數目皆不同，因此每一延遲單元所能延遲 的時間也都不一樣。
在第一階段延遲控制電路1410中，延遲單元1411、 1412及1413三者的 延遲時間分別設定為該第 一階段的最少延遲時間、預設延遲時間及最多延遲 時間，然后多路復用器1414再依據控制信號CS1選擇維持預設延遲時間，或 者選擇調整至最多延遲時間及最少延遲時間二者其中之一。此外，最少延遲 時間與預設延遲時間二者之間距及預設延遲時間與最多延遲時間二者的間距 相等，且間距皆小于等于數字信號DATA的位長度的四分之一。換句話說，通 過第一階段延遲控制電路1410控制數字信號DATA的延遲時間所能調整的延 遲范圍小于等于數字信號DATA的位長度的四分之一。
同理，在第二階段延遲控制電路1420中，延遲單元1421、 1422、 l"3、 1424及1425的延遲時間分別設定為該第二階段的最少延遲時間、次少延遲 時間、預設延遲時間、次多延遲時間及最多延遲時間，然后多路復用器1426 再依據控制信號CS2選擇維持預設延遲時間，或者選擇調整至最少延遲時間、 次少延遲時間、次多延遲時間及最多延遲時間四者其中之一。在第二階段的 延遲控制中，最少延遲時間與次少延遲時間二者的間距、次少延遲時間與預 設延遲時間二者的間距、預設延遲時間與次多延遲時間二者的間距、次多延 遲時間與最多延遲時間二者的間距，上述四間距皆相等。
此外，第二階段的最少延遲時間與預設延遲時間二者之間距及預設延遲
時間與最多延遲時間二者的間距，皆小于第 一階段的最少延遲時間與預設延 遲時間二者的間距及預設延遲時間與最多延遲時間二者的間距。換句話說， 第二階段所能調整的延遲范圍小于第一階段所能調整的延遲范圍。因此，第 一階段的延遲控制是對數字信號DATA的延遲時間進行粗略調整，而第二階段 的延遲控制是對數字信號DATA的延遲時間進行細部調整。當然，此圖所展現 的只是延遲控制電路的其中 一種實施例，使用者當可依照實際設計的需求而 變更每一延遲控制電路中的延遲單元的數目，甚至是增加延遲控制電路的數 目，以進行更細微的調整。
21以上所介紹的是從四個取樣時鐘中取得一較佳取樣時鐘的數據恢復電 路，接下來將介紹從八個取樣時鐘中取得最佳取樣時鐘的數據恢復電路，如 圖15所示。圖15為采用本發明的取樣方法的其中另一數據恢復電路的方塊
圖。請參照圖15，此數據恢復電路包括有超取樣模塊1510、時間重置模塊 1520及間隙控制模塊1530。超取樣模塊1510用以接收時鐘A、時鐘B、時鐘 C、時鐘D、時鐘A，、時鐘B，、時鐘C，及時鐘D',此八個時鐘的頻率皆 相同，且時鐘B落后時鐘A第 一預設相位，時鐘C及時鐘D分別落后時鐘A 及時鐘B第二預設相位，而時鐘A，、時鐘B，、時鐘C，及時鐘D，則分別 落后時鐘A、時鐘B、時鐘C、時鐘D第三預設相位，且第二預設相位為第一 預設相位的一半，而第三預設相位為第二預設相位的一半。在此例中，第一 預設相位訂定為180° ，故第二預設相位為90° ,而第二預設相位則為45° 。 此外，數字信號DATA的數據是以串行的方式來傳輸，且數字信號DATA的位 長度與上述八個時鐘的時鐘周期相等。
圖15所示電路分成三個期間來操作，首先，在第一期間中，超取樣模塊 1510利用時鐘A及時鐘B來取樣數字信號DATA,且皆以時鐘A及時鐘B的上 升緣或下降緣作為取樣邊緣。并且，超取樣模塊1510將取樣結果轉換為并列 數據，以作為超取樣模塊1510的輸出0S。接著，時間重置模塊1520同步超 取樣模塊1510所輸出的并列數據，以產生同步結果TS。此同步結果TS是經 過同步后的并列數據，因此數據于時間上的基準點已由原先的不一致調整為 一致。在此例中，并列數據的同步亦可利用一獨立時鐘重新取樣這些并列數 據來達到。然后，間隙控制模塊1530依據同步結果TS判斷數字信號DATA的 數據轉態點的位置，以依據判斷結果選擇時鐘C或時鐘D作為較佳取樣時鐘。 判斷數字信號DATA的數據轉態點位置的方式已在前述式(1)及式(2)的相關 說明中解釋過，而較佳取樣時鐘的選擇方式亦在先前的實施例便討論過，在 此皆不再贅述。
在選出較佳取樣時鐘之后，此數據恢復電路便進入第二期間來進行操作。 在第二期間中，超取樣模塊1510利用時鐘C及時鐘D來取樣數字信號DATA， 且時鐘C及時鐘D的取樣邊緣與時鐘A的取樣邊緣相同。并且，超取樣模塊 1510將取樣結果轉換為并列數據，以作為超取樣模塊1510的輸出OS。接著， 時間重置模塊1520同步超取樣模塊1510所輸出的并列數據，以產生同步結 果TS。然后，間隙控制模塊1530依據同步結果TS判斷數字信號的數據轉態點的位置，并依據判斷結果選擇與較佳取樣時鐘相差第三預設相位的二個時 鐘的其中之一作為最佳取樣時鐘，以及依據最佳取樣時鐘產生選擇信號SL。
利用時鐘C及時鐘D來判斷數字信號DATA的數據轉態點位置的方式已在前述 式(3)及式(4)的相關說明中解釋過，而最佳取樣時鐘的選擇方式亦在先前的 實施例便討論過，在此皆不再贅述。
在選出最佳取樣時鐘之后，此數據恢復電路便進入第三期間來進行操作。 在第三期間中，超取樣模塊1510依據選擇信號SL選擇時鐘A，及時鐘B'來 取樣數字信號DATA,或選擇時鐘C，及時鐘D'來取樣數字信號DATA。總之， 超取樣模塊1510會依據選4奪信號SL從時鐘A，、時鐘B，、時鐘C，及時鐘 D，中選擇出最佳取樣時鐘以及與最佳取樣時鐘相差180°的時鐘來進行取樣， 且這二個時鐘的取樣邊緣時鐘A的取樣邊緣相同。并且，超取樣模塊1510將 取樣結果轉換為并列數據，以作為超取樣模塊1510的輸出0S。接著，時間 重置模塊152 0同步超取樣模塊1510所輸出的并列數據，以產生同步結果TS。 然后，間隙控制模塊1 530控制時間重置模塊1520，使時間重置模塊1520從 同步結果TS中選擇由最佳取樣時鐘所獲得的同步并列數據，以作為數據恢復 電路的輸出OUT。
在此例中，超取樣模塊1510以多路復用器1512 、 1514及超取樣電路1516 來實現。多路復用器1512用以接收時鐘A、時鐘C、時鐘A，及時鐘C，，且 在第一期間及第二期間中分別輸出時鐘A及時鐘C，而在第三期間中，多路 復用器1512依據選擇信號SL來進行時鐘的選擇，以從時鐘A，及時鐘C，當 中選擇最佳取樣時鐘或與最佳取樣時鐘相差180°的時鐘來作為輸出。多路 復用器1514用以接收時鐘B、時鐘D、時鐘B'及時鐘D，，且在第一期間及 第二期間中分別輸出時鐘B及時鐘D，而在第三期間中，多路復用器1514依 據選擇信號SL來進行時鐘的選擇，以從時鐘B，及時鐘D，當中選4奪與多路 復用器1512的輸出相差180°的時鐘來作為輸出。超取樣電路1516用以利 用多路復用器1512及1514所輸出的時鐘取樣數字信號DATA。
同樣地，圖15所示的電路亦可增加一可變延遲模塊，以用來調整數字信 號DATA的延遲時間。以下亦以運用2個階段的方式來控制數字信號DATA的 延遲時間來舉例，如圖16所示。圖16為采用本發明的取樣方法的其中另一 數據恢復電路的方塊圖。請同時參照圖15及圖16,經比較后可發現，圖16 所示電路多了可變延遲模塊1540，且超取樣電路1516更通過可變延遲模塊
231540接收數字信號DATA。此可變延遲模塊1540的操作方式與圖13中的可變 延遲模塊1240的操作方式一模一樣，因此可變延遲模塊1540的內部電路亦 可采用如圖14所示電路的方式來實現。
依照上述各實施例的教示，可以歸納出一些基本的操作流程，如圖17所 示。圖17為依照本發明一實施例的取樣方法的流程圖。請參照圖17，首先， 提供第一時鐘、第二時鐘、第三時鐘及第四時鐘，每一時鐘的頻率相同，且 第二時鐘落后第 一時鐘第 一預設相位，而第三時鐘及第四時鐘分別落后第一 時鐘及第二時鐘第二預設相位，且第二預設相位為第一預設相位的一半(如步 驟1702)。接著，分別利用第一時鐘及第二時鐘取樣數字信號，且皆以第一 時鐘及第二時鐘的上升緣或下降緣作為取樣邊緣，其中，數字信號的位長度 與第一時鐘、第二時鐘、第三時鐘及第四時鐘的時鐘周期相等(如步驟I704)。 然后，依據第一時鐘及第二時鐘的取樣結果判斷數字信號的數據轉態點的位 置(如步驟1706)。接著，依據判斷結果選擇以第三時鐘或第四時鐘作為較佳 取樣時鐘(如步驟1708)。然后，利用較佳取樣時鐘取樣數字信號，其中，較 佳取樣時鐘的取樣邊緣與第一時鐘的取樣邊緣相同(如步驟1710)。
縱上所述，本發明因提供四個頻率相同，但具有不同相位延遲的取樣時 鐘，且其中的第二時鐘落后第一時鐘第一預設相位，而第三時鐘及第四時鐘 則分別落后第一時鐘及第二時鐘第二預設相位，第二預設相位為第 一預設相 位的一半。接著，利用第一時鐘及第二時鐘來判斷數字信號的數據轉態點位 置，并從第三時鐘及第四時鐘當中選擇出取樣邊緣較接近數字信號的位中間 點的時鐘來作為較佳取樣時鐘，以利用較佳取樣時鐘來取樣數字信號，提高 數據取樣的正確性。甚至，本發明還可搭配利用調整數字信號的延遲時間的 技巧，以使數字信號的位的中間點被調整至較佳取樣時鐘的取樣邊緣，或使 數字信號的位的中間點趨近較佳取樣時鐘的取樣邊緣，以更進一步地提高數 據取樣的正確性。
2權利要求
1. 一種取樣方法，包括提供一第一時鐘、一第二時鐘、一第三時鐘及一第四時鐘，每一時鐘的頻率相同，且該第二時鐘落后該第一時鐘一第一預設相位，而該第三時鐘及該第四時鐘分別落后該第一時鐘及該第二時鐘一第二預設相位，且該第二預設相位為該第一預設相位的一半；分別利用該第一時鐘及該第二時鐘取樣一數字信號，且皆以該第一時鐘及該第二時鐘的上升緣或下降緣作為取樣邊緣，其中，該數字信號的位長度與該第一時鐘、該第二時鐘、該第三時鐘及該第四時鐘的時鐘周期相等；依據該第一時鐘及該第二時鐘的取樣結果判斷該數字信號的數據轉態點的位置；依據判斷結果選擇以該第三時鐘或該第四時鐘作為一較佳取樣時鐘；以及利用該較佳取樣時鐘取樣該數字信號，其中，該較佳取樣時鐘的取樣邊緣與該第一時鐘的取樣邊緣相同。
2. 如權利要求1所述的取樣方法，其中，判斷該數字信號的數據轉態點位置的方式包括判斷該數字信號的數據轉態點是位于該第一時鐘的取樣邊緣之后與該第二時鐘的取樣邊緣之前、該第二時鐘的取樣邊緣之后與該第 一時鐘的取樣邊緣之前、該第一時鐘的取樣邊緣或是該第二時鐘的取樣邊緣，且當判斷該數字信號的數據轉態點位于該第 一 時鐘的取樣邊緣之后與該第二時鐘的取樣邊緣之前時，選擇該第四時鐘作為該較佳取樣時鐘；當判斷該數字信號的數據轉態點位于該第二時鐘的取樣邊緣之后與該第一時鐘的取樣邊緣之前時，選擇該第三時鐘作為該較佳取樣時鐘；當判斷該數字信號的數據轉態點位于該第 一 時鐘的取樣邊緣或該第二時鐘的取樣邊緣時，選擇該第三時鐘與該第四時鐘其中任一作為該較佳取樣時鐘。
3. 如權利要求2所述的取樣方法，其中，在利用該較佳取樣時鐘取樣該數字信號的步驟之前還包括依據該數字信號的數據轉態點所處的位置來控制該數字信號的延遲時間，以使該數字信號的位的中間點被調整至該較佳取樣時鐘的取樣邊緣，或使該數字信號的位的中間點趨近該較佳取樣時鐘的取樣邊緣。
4. 如權利要求3所述的取樣方法，其中，控制該數字信號的延遲時間的方式包括判斷該數字信號的數據轉態點是位于該第三時鐘的取樣邊緣之后與該第四時鐘的取樣邊緣之前，還是位于該第四時鐘的取樣邊緣之后與該第三時鐘的取樣邊緣之前，當選擇該第三時鐘作為該較佳取樣時鐘，且判斷該數字信號的數據轉態點是位于該第三時鐘的取樣邊緣之后與該第四時鐘的取樣邊緣之前時，增加該數字信號的延遲時間，當選擇該第三時鐘作為該較佳取樣時鐘，且判斷該數字信號的數據轉態點是位于該第四時鐘的取樣邊緣之后與該第三時鐘的取樣邊緣之前時，減少該數字信號的延遲時間，當選擇該第四時鐘作為該較佳取樣時鐘，且判斷該數字信號的數據轉態點是位于該第三時鐘的取樣邊緣之后與該第四時鐘的耳又樣邊緣之前時，減少該數字信號的延遲時間，當選擇該第四時鐘作為該較佳取樣時鐘，且判斷該數字信號的數據轉態點是位于該第四時鐘的取樣邊緣之后與該第三時鐘的取樣邊緣之前時，增加該數字信號的延遲時間。
5. 如權利要求4所述的取樣方法，其中，包括以多個階段的方式來增加或減少該數字信號的延遲時間，其中，目前階段的調整范圍大于下一階段的調整范圍，且首階段的調整范圍小于等于該數字信號的位長度的四分之一。
6. 如權利要求1所述的取樣方法，其還包括提供一第五時鐘、 一第六時鐘、 一第七時鐘及一第八時鐘，該第五時鐘、該第六時鐘、該第七時鐘及該第八時鐘的頻率與該第一時鐘的頻率相同，且該第五時鐘、該第六時鐘、該第七時鐘及該第八時鐘分別落后該第一時鐘、該第二時鐘、該第三時鐘及該第四時鐘一第三預設相位，而該第三預設相位為該第二預設相位的一半，且在利用該較佳取樣時鐘取樣該數字信號的同時，更將該第三時鐘與該第四時鐘當中不同于該較佳取樣時鐘者作為一參考時鐘，并利用該參考時鐘取樣該數字信號，其中，該參考時鐘的取樣邊緣與該較佳取樣時鐘的取樣邊緣相同，該取樣方法還包括下列步驟態點的位置；依據判斷結果選擇與該較佳取樣時鐘相差該第三預設相位的二個時鐘的其中之一作為一最佳取樣時鐘；以及利用該最佳取樣時鐘取樣該數字信號，其中該最佳取樣時鐘的取樣邊緣與該較佳取樣時鐘的取樣邊緣相同。
7. 如權利要求6所述的取樣方法，其中，判斷該數字信號的數據轉態點位置的方式包括判斷該數字信號的數據轉態點是位于該較佳取樣時鐘的取樣邊緣之后與該參考時鐘的取樣邊緣之前、該參考時鐘的取樣邊緣之后與該較佳取樣時鐘的取樣邊緣之前、或是該參考時鐘的取樣邊緣，且當該第三時鐘作為該較佳取樣時鐘，且判斷該數字信號的數據轉態點位于該較佳取樣時鐘的取樣邊緣之后與該參考時鐘的取樣邊緣之前時，選"t奪該第五時鐘作為該最佳取樣時鐘；當該第三時鐘作為該較佳取樣時鐘，且判斷該數字信號的數據轉態點位于該參考時鐘的取樣邊緣之后與該較佳取樣時鐘的取樣邊緣之前時，選擇該第七時鐘作為該最佳取樣時鐘；當該第三時鐘作為該較佳取樣時鐘，且判斷該數字信號的數據轉態點位于該參考時鐘的取樣邊緣時，選擇該第五時鐘及該第七時鐘其中任一作為該最佳取樣時鐘；當該第四時鐘作為該較佳取樣時鐘，且判斷該數字信號的數據轉態點位于該較佳取樣時鐘的取樣邊緣之后與該參考時鐘的取樣邊緣之前時，選擇該第六時鐘作為該最佳取樣時鐘；當該第四時鐘作為該較佳取樣時鐘，且判斷該數字信號的數據轉態點位于該參考時鐘的取樣邊緣之后與該較佳取樣時鐘的取樣邊緣之前時，選擇該第八時鐘作為該最佳取樣時鐘；當該第四時鐘作為該較佳取樣時鐘，且判斷該數字信號的數據轉態點位于該參考時鐘的取樣邊緣時，選擇該第六時鐘及該第八時鐘其中任一作為該最佳取樣時鐘。
8. —種數據恢復電路，包括一超取樣模塊，接收一第一時鐘、 一第二時鐘、 一第三時鐘及一第四時鐘，每一時鐘的頻率相同，且該第二時鐘落后該第一時鐘一第一預設相位，而該第三時鐘及該第四時鐘分別落后該第 一 時鐘及該第二時鐘一 第二預設相位，且該第二預設相位為該第一預設相位的一半，在一第一期間中，該超取樣模塊利用該第 一時鐘及該第二時鐘取樣一數字信號，且皆以該第 一時鐘及該第二時鐘的上升緣或下降緣作為取樣邊緣，在一第二期間中，該超取樣模塊利用該第三時鐘及該第四時鐘取樣該數字信號，且該第三時鐘及該第四時鐘的取樣邊緣與該第一時鐘的取樣邊緣相同，該超取樣模塊將取樣結果轉換為并列數據，以作為該超取樣模塊的輸出，其中，該數字信號的位長度與上述四個時鐘的時鐘周期相等；一時間重置模塊，用以同步該超取樣模塊所輸出的并列數據，以產生一同步結果；以及一間隙控制模塊，在該第一期間中，該間隙控制模塊依據該同步結果判斷該數字信號的數據轉態點的位置，以依據判斷結果選擇該第三時鐘或該第四時鐘作為一較佳取樣時鐘，而在該第二期間中，該間隙控制模塊控制該時間重置模塊，使該時間重置模塊從該同步結果中選擇由該較佳取樣時鐘所獲得的同步并列數據，以作為該數據恢復電路的輸出。
9. 如權利要求8所述的數據恢復電路，其中，該超取樣模塊包括一第一多路復用器，用以接收該第一時鐘及該第三時鐘，且在該第一期間及該第二期間中分別輸出該第 一時鐘及該第三時鐘；一第二多路復用器，用以接收該第二時鐘及該第四時鐘，且在該第一期間及該第二期間中分別輸出該第二時鐘及該第四時鐘；以及一超取樣電路，用以利用該第 一多路復用器及該第二多路復用器所輸出的時鐘取樣該數字信號。
10. 如權利要求8所述的數據恢復電路，其中該間隙控制模塊判斷該數字信號的數據轉態點位置的方式包括判斷該數字信號的數據轉態點是位于該第一時鐘的取樣邊緣之后與該第二時鐘的取樣邊緣之前、該第二時鐘的取樣邊緣之后與該第 一 時鐘的取樣邊緣之前、該第 一時鐘的取樣邊緣或是該第二時鐘的取樣邊緣，且當該間隙控制模塊判斷該數字信號的數據轉態點位于該第一時鐘的取樣邊緣之后與該第二時鐘的取樣邊緣之前時，該間隙控制模塊選擇該第四時鐘作為該較佳取樣時鐘；當該間隙控制模塊判斷該數字信號的數據轉態點位于該第二時鐘的取樣邊緣之后與該第一時鐘的取樣邊緣之前時，該間隙控制模塊選擇該第三時鐘作為該較佳取樣時鐘；當該間隙控制模塊判斷該數字信號的數據轉態點位于該第一時鐘的取樣邊緣或該第二時鐘的取樣邊緣時，該間隙控制模塊選擇該第三時鐘與該第四時鐘其中任一作為該較佳取樣時鐘。
11. 如權利要求8所述的數據恢復電路，其還包括一可變延遲模塊，且該超取樣模塊更通過該可變延遲模塊接收該數字信號，該可變延遲模塊依據一第一控制信號來控制該數字信號的延遲時間，且在該第二期間中，該間隙控制模塊更依據該數字信號的數據轉態點所處的位置來產生該第一控制信號。
12. 如權利要求11所述的數據恢復電路，其中，利用該第一控制信號所能調整的延遲范圍小于等于該數字信號的位長度的四分之一。
13. 如權利要求12所述的數據恢復電路，其中，該可變延遲模塊更依據一第二控制信號來控制該數字信號的延遲時間，該第二控制信號所能調整的 延遲范圍小于該第一控制信號所能調整的延遲范圍，且在該第二期間中，該 間隙控制模塊更依據該數字信號的數據轉態點所處的位置來產生該第二控制信號。
14. 一種數據恢復電路，包括一超取樣模塊，接收一第一時鐘、 一第二時鐘、 一第三時鐘、 一第四時 鐘、 一第五時鐘、 一第六時鐘、 一第七時鐘及一第八時鐘，每一時鐘的頻率 相同，且該第二時鐘落后該第一時鐘一第一預設相位，該第三時鐘及該第四 時鐘分別落后該第一時鐘及該第二時鐘一第二預設相位，而該第五時鐘、該 第六時鐘、該第七時鐘及該第八時鐘分別落后該第一時鐘、該第二時鐘、該 第三時鐘及該第四時鐘一第三預設相位，且該第二預設相位為該第一預設相 位的一半，而該第三預設相位為該第二預設相位的一半，在一第一期間中， 該超取樣模塊利用該第 一時鐘及該第二時鐘取樣一數字信號，且皆以該第一 時鐘及該第二時鐘的上升緣或下降緣作為取樣邊緣，在一第二期間中，該超 取樣模塊利用該第三時鐘及該第四時鐘取樣該數字信號，且該第三時鐘及該 第四時鐘的取樣邊緣與該第一時鐘的取樣邊緣相同，在一第三期間中，該超 取樣模塊利用該第五時鐘及該第六時鐘來取樣該數字信號，或利用該第七時 鐘及該第八時鐘來取樣該數字信號，該第五時鐘、該第六時鐘、該第七時鐘 及該第八時鐘的取樣邊緣與該第一時鐘的取樣邊緣相同，且該超取樣模塊將 取樣結果轉換為并列數據，以作為該超取樣模塊的輸出，其中，該數字信號 的位長度與上述八個時鐘的時鐘周期相等；一時間重置模塊，用以同步該超取樣模塊所輸出的并列數據，以產生一 同步結果；以及一間隙控制模塊，在該第一期間中，該間隙控制模塊依據該同步結果判 斷該數字信號的數據轉態點的位置，以依據判斷結果選擇該第三時鐘或該第 四時鐘作為一較佳取樣時鐘，在該第二期間中，該間隙控制模塊依據該同步 結果判斷該數字信號的數據轉態點的位置，并依據判斷結果選擇與該較佳取 樣時鐘相差該第三預設相位的二個時鐘的其中之一作為 一最佳取樣時鐘，在 該第三期間中，該間隙控制模塊控制該超取樣模塊選擇該最佳取樣時鐘以及 與該最佳取樣時鐘相差該第一預設相位的時鐘來進行取樣，并控制該時間重 置模塊，使該時間重置模塊從該同步結果中選擇由該最佳取樣時鐘所獲得的同步并列數據，以作為該數據恢復電路的輸出。
15.如權利要求14所述的數據恢復電路，其中，該超取樣模塊包括 一第一多路復用器，用以接收該第一時鐘、該第三時鐘、該第五時鐘及 該第七時鐘，且在該第一期間及該第二期間中分別輸出該第一時鐘及該第三 時鐘，而在該第三期間中，該第一多路復用器受該間隙控制模塊控制，以從 該第五時鐘及該第七時鐘當中選擇該最佳取樣時鐘或與該最佳取樣時鐘相差 該第一預設相位的時鐘來作為輸出；一第二多路復用器，用以接收該第二時鐘、該第四時鐘、該第六時鐘及 該第八時鐘，且在該第 一期間及該第二期間中分別輸出該第二時鐘及該第四 時鐘，而在該第三期間中，該第二多路復用器受該間隙控制模塊控制，以從 該第六時鐘及第八時鐘當中選擇與該第 一多路復用器的輸出相差該第一預設 相位的時鐘來作為輸出；以及一超取樣電路，用以利用該第 一多路復用器及該第二多路復用器所輸出 的時鐘取樣該數字信號。
16 如權利要求14所述的數據恢復電路，其還包括一可變延遲模塊，且 該超取樣模塊更通過該可變延遲模塊接收該數字信號，該可變延遲模塊依據 一第一控制信號來控制該數字信號的延遲時間，且在該第三期間中，該間隙 控制模塊更依據該數字信號的數據轉態點所處的位置來產生該第一控制信
17. 如權利要求16所述的數據恢復電路，其中，利用該第一控制信號所 能調整的延遲范圍小于等于該數字信號的位長度的八分之一 。
18. 如權利要求17所述的數據恢復電路，其中，該可變延遲模塊更依據 一第二控制信號來控制該數字信號的延遲時間，該第二控制信號所能調整的 延遲范圍小于該第一控制信號所能調整的延遲范圍，且在該第三期間中，該 間隙控制模塊更依據該數字信號的數據轉態點所處的位置來產生該第二控制 信號。
全文摘要
一種取樣方法及其數據恢復電路。此取樣方法包括下列步驟，首先，提供第一時鐘、第二時鐘、第三時鐘及第四時鐘，且第二時鐘落后第一時鐘第一預設相位，第三時鐘及第四時鐘分別落后第一時鐘及第二時鐘第二預設相位，而第二預設相位為第一預設相位的一半。接著，分別利用第一時鐘及第二時鐘取樣數字信號。然后，依據第一時鐘及第二時鐘的取樣結果判斷數字信號的數據轉態點的位置。接著，依據判斷結果選擇以第三時鐘或第四時鐘作為較佳取樣時鐘。然后，利用較佳取樣時鐘取樣數字信號。
文檔編號H03L7/00GK101521567SQ20081008131
公開日2009年9月2日 申請日期2008年2月25日 優先權日2008年2月25日
發明者海譚古研, 陳元輝, 陳威良 申請人:聯華電子股份有限公司