專利名稱：一種時鐘產生電路及設計方法
技術領域：
本發明主要涉及集成電路領域，尤其涉及一種時鐘產生電路及設計方法。
背景技術：
在i:-A模數轉換器(ADC, Analog-to-Digital Converter)電路中，普遍采 用一種開關電容的積分器電路，為了實現這種積分器，時鐘產生電路是一個必 備的電路模塊。為了使開關電容的積分器電路能夠正常工作，實現較高的性能， 必須產生一種兩相不交疊的時鐘信號，即兩個這樣的時鐘信號互為反相信號， 并且該兩個時鐘信號不會同時為高電平。如果沒有對時鐘信號進行較好的設計 而造成兩個時鐘信號相互交疊，則會使積分過程產生泄漏現象，從而在信號中 引入不必要的噪聲，影響開關電容的積分器電路的性能。
現有技術中的時鐘產生電路，主要基于與非門和反相器來實現，利用寬長 絕對值都較大的互補型金屬氧化物半導體晶體管(CMOS, Complementary Metal Oxide Semiconductor Transistor)構成的反相器來產生需要的延遲，從而 使產生的兩個時鐘信號不產生交疊。然而這些過多的由大尺寸的CMOS晶體 管構成的反相器將會占用很大的芯片面積，提高芯片的制造成本，同時也將增 加電路的功耗，不利于低功耗芯片的設計與應用。
發明內容
有鑒于此，本發明的目的在于提供一種時鐘產生電路及設計方法，通過本 發明達到提高時鐘產生電路性能，減小芯片面積，降低芯片生產成本的目的。 本發明提供了一種時鐘產生電路，包括
輸入模塊，包括與非門和反相器，用于接收并根據輸入信號生成時鐘信號 傳送給緩沖模塊和輸出模塊；
緩沖模塊，包括多個反相器，用于接收并根據所述時鐘信號生成緩沖信號；
4輸出模塊，包括多個反相器，用于接收并根據所述時鐘信號和緩沖信號緩
沖輸出互不交疊的時鐘信號； 其特征在于，還包括
延時模塊，包括CMOS晶體管傳輸門和PMOS晶體管，用于對時鐘信號
進行延時，生成延時信號；
其中，所述輸入才莫塊、所述緩沖模塊和所述延時4莫塊依次連接，所述延時
模塊生成的延時信號作為輸入信號回饋給輸入模塊。
該時鐘產生電路所述傳輸門與PMOS晶體管串耳關連接。 該時鐘產生電路所述傳輸門等效為電阻，所述PMOS晶體管等效為電容。 該時鐘產生電路所述等效電阻與所述等效電容形成低通濾波電路，對時鐘
信號進行延時。
該時鐘產生電路中，
所述緩沖模塊包括第一、第二緩沖模塊； 所述延時模塊包括第一、第二延時模塊，其中，
所述輸入模塊分別與所述第一、第二緩沖模塊相連，所述第一緩沖模塊與
所述第一延時模塊相連，所述第二緩沖模塊與所述第二延時模塊相連。
本發明還提供了一種時鐘產生電路設計方法，包括
構建包括與非門和反相器的輸入模塊，通過所述輸入模塊接收并根據輸入
信號生成時鐘信號傳送給緩沖模塊和輸出模塊；
構建包括多個反相器的緩沖模塊，通過所述緩沖模塊接收并根據所述時鐘 信號生成緩沖信號；
構建包括多個反相器的輸出模塊，通過所述輸出模塊接收并根據所述時鐘 信號和緩沖信號緩沖輸出互不交疊的時鐘信號；
其特征在于，還包括
構建包括CMOS晶體管傳輸門和PMOS晶體管的延時模塊，通過所述延 時模塊對時鐘信號進行延時，生成延時信號；
其中，依次連接所述輸入模塊、所述緩沖模塊和所述延時模塊，所述延時 模塊生成的延時信號作為輸入信號回饋給輸入模塊。
該方法中，將所述傳輸門與PMOS晶體管串聯連接。
5該方法中，將所述傳輸門等效為電阻，將所述PMOS晶體管等效為電容。
該方法中，將所述等效電阻與所述等效電容形成低通濾波電路，對時鐘信 號進行延時。 該方法中，
所述緩沖模塊包括第一、第二緩沖模塊； 所述延時模塊包括第一、第二延時模塊，其中，
將所述輸入才莫塊分別與所述第一、第二緩沖模塊相連，將所述第一緩沖模 塊與所述第一延時模塊相連，將所述第二緩沖模塊與所述第二延時模塊相連。
本發明所述的時鐘產生電路及設計方法，通過使用CMOS晶體管組成的 傳輸門以及CMOS工藝中的P型金屬氧化物(PMOS, P type Metal Oxide Semiconductor)晶體管，形成RC低通濾波電路，釆用該RC低通濾波電路代 替現有技術中的若干個大尺寸的CMOS晶體管反相器，用以實現對時鐘信號 的延時，達到提高時鐘產生電路性能，減小芯片面積，降低芯片生產成本的有
益效果o
圖1為本發明具體實施例中時鐘產生電路結構框圖2為本發明具體實施例中時鐘產生電路原理圖3為本發明具體實施例中時鐘產生電路中延時模塊等效電路原理圖。
具體實施例方式
本發明基于現有的時鐘產生電路，通過相互串聯的一個CMOS晶體管組 成的傳輸門和一個PMOS晶體管代替時鐘電路的延時模塊中的多個大尺寸的 CMOS晶體管反相器，組成一個低通RC電路，實現時鐘信號產生過程中的延 時功能。
圖1為本發明具體實施例中時鐘產生電路結構框圖，該時鐘產生電路包括 輸入模塊101、第一緩沖模塊1021、第二緩沖模塊1022、第一延時模塊1031、 第二延時模塊1032和第一輸出模塊1041、第二輸出模塊1042、第三輸出模塊 1043、第四輸出模塊1044。其中，
6輸入模塊101,用于生成第一時鐘信號和第二時鐘信號； 第一緩沖模塊1021,用于生成第三時鐘信號； 第二緩沖模塊1022,用于生成第四時鐘信號； 第一延時模塊1031，用于生成第一延時信號； 第二延時模塊1032,用于生成第二延時信號； 第一輸出模塊1041，用于緩沖輸出第一時鐘信號； 第二輸出模塊1042，用于緩沖輸出第二時鐘信號； 第三輸出模塊1043,用于緩沖輸出第三時鐘信號； 第四輸出模塊1044,用于緩沖輸出第四時鐘信號； 該時鐘產生電路的工作原理具體如下
輸入模塊101接收并根據外部輸入的主時鐘信號、第一延時模塊1031產 生的第一延時信號、第二延時模塊1032產生的第二延時信號生成第一時鐘信 號和第二時鐘信號，將生成的第一時鐘信號和第二時鐘信號分別傳送給第一輸
出模塊1041和第二輸出模塊1042,同時，將第一時鐘信號傳送給第一緩沖模 塊1021，將第二時鐘信號傳送給第二緩沖模塊1022。
第一緩沖模塊1021接收第一時鐘信號，根據第一時鐘信號生成第三時鐘 信號，將第三時鐘信號傳送給第一延時模塊1031和第三輸出模塊1043。
所述第三時鐘信號也稱為第一緩沖信號，所述第四時鐘信號也稱為第二緩
沖信號。
第二緩沖模塊1022接收第二時鐘信號，根據第二時鐘信號生成第四時鐘 信號，將第四時鐘信號傳送給第二延時模塊1032和第四輸出模塊1044。
第一延時模塊1031接收第三時鐘信號，根據第三時鐘信號生成第一延時 信號，將第一延時信號反饋傳送給輸入模塊101。
第二延時模塊1032接收第四時鐘信號，根據第四時鐘信號生成第二延時 信號，將第二延時信號反饋傳送給輸入模塊101。
圖2為本發明具體實施例中時鐘產生電路原理圖，該時鐘產生電路包括輸 入模塊201、第一緩沖模塊2021、第二緩沖模塊2022、第一延時模塊2031、 第二延時模塊2032和第一輸出模塊2041、第二輸出模塊2042、第三輸出模塊 2043、第四輸出模塊2044。輸入模塊201中，主時鐘信號經過反相器2011后分成兩路信號，第一路信號經過反相器2012反相后作為與非門2013的第一輸入信號，與非門2013的第二輸入信號為第二延時模塊2032產生的第二延時信號，與非門2013輸出的信號經過反相器2015反相后生成第一時鐘信號；第二路信號直接作為與非門2014的第二輸入信號，與非門2014的第一輸入信號為第一延時模塊2031產生的第一延時信號，與非門2014輸出的信號經過反相器2016反相后生成第二時鐘信號。
第一緩沖模塊2021包括兩個串聯的反相器20211、 20212，對第一時鐘信號進行緩沖后生成第三時鐘信號；
第二緩沖模塊2022包括兩個串聯的反相器20221、 20222，對第二時鐘信號進行緩沖后生成第四時鐘信號；
第一延時模塊2031包括傳輸門20311、 PMOS晶體管30312和反相器20313， 4艮據第三時鐘信號產生第一延時信號，第一延時信號作為輸入模塊201中與非門2014的第一輸入信號。
第二延時模塊2032包括傳輸門20321、 PMOS晶體管30322和反相器20323，根據第四時鐘信號產生第二延時信號，第二延時信號作為輸入模塊201中與非門2013的第二輸入信號。
第一輸出模塊2041包括反相器20411、 20412、 20413、 20414，用于緩沖輸出第一時鐘信號。
第二輸出模塊2042包括反相器20421、 20422、 20423、 20424，用于緩沖輸出第二時鐘信號。
第三輸出模塊2043包括反相器20431、 20432、 20433、 20434，用于緩沖輸出第三時鐘信號。
第四輸出模塊2044包括反相器20441、 20442、 20443、 20444,用于緩沖輸出第四時鐘信號。
所述第一時鐘信號與所述第二時鐘信號互不交疊，所述第三時鐘信號與所述第四時鐘信號互不交疊。
圖3為本發明具體實施例中時鐘產生電路中延時模塊等效電路原理圖，圖3中，第一延時模塊3031中，等效電阻30311對應于圖2所示第一延時模塊
82031中的傳輸門20311,等效電容30312對應于圖2所示第一延時模塊2031中的PMOS晶體管20312，等效電阻30311和等效電容30312構成一個低通濾波器，該低通濾波器將產生預定時延，從而對時鐘信號進行延時。
第二延時模塊3032中，等效電阻30321對應于圖2所示第一延時模塊2032中的傳輸門20321，等效電容30322對應于圖2所示第一延時;f莫塊2032中的PMOS晶體管20322，等效電阻30321和等效電容30322構成一個低通濾波器，該低通濾波器將產生預定時延，從而對時鐘信號進行延時。
本發明具體實施例所述的時鐘產生電路，通過輸入模塊、第一緩沖模塊、第二緩沖模塊、第一延時模塊、第二延時模塊、第一輸出模塊、第二輸出模塊、第三輸出模塊和第四輸出模塊將主時鐘信號分解成兩組互不交疊的第一時鐘信號、第二時鐘信號和第三時鐘信號、第四時鐘信號。其中，在第一延時模塊和第二延時模塊中，通過用串聯的傳輸門和寄生PMOS晶體管代替多個串聯的大尺寸的CMOS晶體管構成的反相器，實現時鐘信號產生過程中的延時功能。
以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
權利要求
1. 一種時鐘產生電路，包括輸入模塊，包括與非門和反相器，用于接收并根據輸入信號生成時鐘信號傳送給緩沖模塊和輸出模塊；緩沖模塊，包括多個反相器，用于接收并根據所述時鐘信號生成緩沖信號；輸出模塊，包括多個反相器，用于接收并根據所述時鐘信號和緩沖信號緩沖輸出互不交疊的時鐘信號；其特征在于，還包括延時模塊，包括CMOS晶體管傳輸門和PMOS晶體管，用于對時鐘信號進行延時，生成延時信號；其中，所述輸入模塊、所述緩沖模塊和所述延時模塊依次連接，所述延時模塊生成的延時信號作為輸入信號回饋給輸入模塊。
2. 根據權利要求1所述的時鐘產生電路，其特征在于，所述傳輸門與 PMOS晶體管串聯連接。
3. 根據權利要求1所述的時鐘產生電路，其特征在于，所述傳輸門等效 為電阻，所述PMOS晶體管等效為電容。
4. 根據權利要求3所述的時鐘產生電路，其特征在于，所述等效電阻與 所述等效電容形成低通濾波電路，對時鐘信號進行延時。
5. 根據權利要求1所述的時鐘產生電路，其特征在于， 所述緩沖模塊包括第一、第二緩沖模塊； 所述延時模塊包括第一、第二延時模塊，其中，所述輸入模塊分別與所述第一、第二緩沖模塊相連，所述第一緩沖模塊與 所述第一延時模塊相連，所述第二緩沖模塊與所述第二延時模塊相連。
6. —種時鐘產生電路的設計方法，包括構建包括與非門和反相器的輸入模塊，通過所述輸入模塊接收并根據輸入 信號生成時鐘信號傳送給緩沖模塊和輸出模塊；構建包括多個反相器的緩沖模塊，通過所述緩沖模塊接收并根據所述時鐘 信號生成緩沖信號；構建包括多個反相器的輸出模塊，通過所述輸出模塊接收并根據所述時鐘信號和緩沖信號緩沖輸出互不交疊的時鐘信號； 其特征在于，還包括構建包括CMOS晶體管的傳輸門和PMOS晶體管的延時模塊，通過所述 延時模塊對時鐘信號進行延時，生成延時信號；其中，依次連接所述輸入模塊、所述緩沖模塊和所述延時模塊，所述延時 模塊生成的延時信號作為輸入信號回饋給輸入模塊。
7. 根據權利要求6所述的設計方法，其特征在于，將所述傳輸門與PMOS 晶體管串聯連接。
8. 根據權利要求6所述的設計方法，其特征在于，將所述傳輸門等效為 一個電阻，將所述MOS晶體管等效為一個電容。
9. 根據權利要求8所述的設計方法，其特征在于，將所述等效電阻與所 述等效電容形成低通濾波電路，對時鐘信號進行延時。
10. 根據權利要求6所述的設計方法，其特征在于， 所述緩沖模塊包括第一、第二緩沖模塊； 所述延時模塊包括第一、第二延時模塊，其中，將所述輸入模塊分別與所述第一、第二緩沖模塊相連，將所述第一緩沖模 塊與所述第一延時模塊相連，將所述第二緩沖模塊與所述第二延時模塊相連。
全文摘要
本發明公開了一種時鐘產生電路及設計方法，包括構建包括與非門和反相器的輸入模塊，通過輸入模塊接收并根據輸入信號生成時鐘信號傳送給緩沖模塊和輸出模塊；構建包括多個反相器的緩沖模塊，通過緩沖模塊接收并根據時鐘信號生成緩沖信號；構建包括多個反相器的輸出模塊，通過輸出模塊接收并根據時鐘信號和緩沖信號緩沖輸出互不交疊的時鐘信號；還包括構建包括傳輸門和PMOS晶體管的延時模塊，通過延時模塊對時鐘信號進行延時，生成延時信號；其中，依次連接輸入模塊、緩沖模塊和延時模塊，延時模塊生成的延時信號作為輸入信號回饋給輸入模塊。通過本發明提高了時鐘產生電路的性能，減小了芯片面積，降低了芯片生產成本。
文檔編號H03K5/151GK101488738SQ20081005622
公開日2009年7月22日 申請日期2008年1月15日 優先權日2008年1月15日
發明者信 張, 張現聚, 盛世敏, 晉 羅 申請人:北京芯慧同用微電子技術有限責任公司