專利名稱：A/d變換器的制作方法
技術領域：
本發明涉及A/D變換器，特別涉及具有并聯型的結構的A/D變換器。
背景技術：
以下，對以往的并聯型A/D變換器進行說明。
圖7是示出以往的并聯型A/D變換器(例如專利文獻1的圖1所示)700的圖，該A/D變換器700包括比較電路111、編碼電路112、以及時鐘緩沖器122。
在上述專利文獻l中的"實施方式l，，中說明了上述以往的并聯型A/D變換器700的動作，其如下所述。
即，向上述時鐘緩沖器122,輸入外部輸入時鐘信號CKIN，該時鐘緩沖器122向上述比較電路111、以及上述編碼電路112，供給與上述外部輸入時鐘信號CKIN同步的內部時鐘203。
圖8示出接收到上述外部輸入時鐘信號CKIN而動作的上述比較電路lll、以及上述編碼電路112的時序圖。
在上述外部輸入時鐘信號CKIN的第 一規定電平VI的第 一期間Tl,上述比較電路111進行比較動作，上述編碼電路112進行復位動作，在上述外部輸入時鐘信號CKIN的第二規定電平V2的第二期間T2,上述比較電路lll進行復位動作，上述編碼電路112進行編碼動作，這樣，以往的A/D變換器700的動作依賴于上述外部輸入時鐘信號CKIN的占空比。
專利文獻1:日本特開2003 - 158456號公報
但是，伴隨近年來的A/D變換器所要求的動作頻率的高速化，由于比較電路111、以及編碼電路112的動作期間依賴于外部輸入時
3鐘信號CKIN的占空比，所以有時無法取得充分的動作期間，因此， 難以維持變換精度。
發明內容
本發明是為了解決上述以往的課題而完成的，其目的在于提供一 種A/D變換器，不依賴于上述外部輸入時鐘的占空比的變動，而可以 確保上述比較電路以及上述編碼電路中所需的動作期間，可以維持 A/D變換精度。
為了解決上述課題，本發明的第一方面提供一種A/D變換器， 其特征在于，具備比較電路，在第一時鐘的第一規定電平的期間， 對模擬輸入信號進行比較，在上述第一時鐘的第二規定電平的期間， 保持比較結果；編碼電路，在上述第一時鐘的第一規定電平的期間， 復位，在上述第一時鐘的第二規定電平的期間，對上述比較結果進行 編碼；動作期間檢測電路，按照外部輸入時鐘動作，輸出檢測到該 A/D變換器的動作期間的動作期間檢測信號；以及合成電路，將上述
檢測信號設為輸入，生成上述第一時鐘，上述第一時鐘的第一規定電 平的期間是上述外部輸入時鐘的第一規定電平的期間以上的期間。
本發明的第二方面的A/D變換器在第一方面的A/D變換器中， 其特征在于，上述動作期間檢測電路包括與構成該A/D變換器的任意 一個電路的結構相同的電路。
本發明的第三方面的A/D變換器在第二方面的A/D變換器中， 其特征在于，上述動作期間檢測電路包括與構成該A/D變換器的比較 電路的結構相同的電路。
本發明的第四方面的A/D變換器在第二方面的A/D變換器中， 其特征在于，上述動作期間檢測電路包括與構成該A/D變換器的編碼 電路的結構相同的電路。
本發明的A/D變換器除了比較電路和編碼電路以外，還設置 動作期間檢測電路，按照外部輸入時鐘動作，輸出檢測到該A/D變換
4器的動作期間的動作期間檢測信號；以及合成電路，將上述外部輸入
設為輸入，生成上述第一時鐘，從而不依賴于上述外部輸入時鐘的占 空比的變動，而可以生成并輸出充分確保了上述比較電路和上述編碼 電路的動作期間的上述第一時鐘，可以維持A/D變換精度。
圖1是本發明的實施方式1的A/D變換器1000的結構圖。
圖2是示出上述實施方式1中的合成電路120的結構圖。
圖3是上述實施方式1的A/D變換器1000中的動作期間檢測電
路121的結構圖。
圖4是上述實施方式1的A/D變換器1000的動作時序圖。
圖5 U)是本發明的實施方式2的A/D變換器2000的結構圖。
圖5(b)是實施方式2的A/D變換器2000中的動作期間檢測電
路521的結構圖。
圖6是實施方式2的A/D變換器2000的動作時序圖。
圖7是以往的A/D變換的結構圖。
圖8是以往的A/D變換器的動作時序圖。
標號說明
1000、 2000 A/D變換器 111比較電路 112編碼電路 120合成電路
121、 521動作時間檢測電路 122時鐘緩沖器
140第一比較電路復制品(replica) 141第二比較電路復制 品 143分頻電路 151延遲電路152 OR電路
153選擇器
154 NMOS晶體管
160反相器
161編碼電路復制 品
162預充電晶體管
163 ^L電晶體管
201溫度計代碼信號
202動作期間檢測信號
203內部時鐘
204數字輸出信號
220、 221參照電壓
223停電信號
224參照電壓選擇信號
230、 231比較結果
AIN模擬輸入信號
CKIN外部輸入時鐘信號
CLK—DIV1正相分頻時鐘
CLK—DIV2反轉分頻時鐘
VRl~VRn-l電阻分割電壓
具體實施方式
(實施方式1)
圖l是示出本發明的實施方式1的A/D變換器1000的框結構的圖。
如圖1所示，本實施方式1的A/D變換器1000包括比較電路 111，在內部時鐘203 (第一時鐘)的第一規定電平的期間，對模擬輸 入信號進行比較，在上述內部時鐘203的第二規定電平的期間，保持 比較結果；編碼電路112，在上述內部時鐘203的第一規定電平的期間被復位，在上述內部時鐘203的第二規定電平的期間，對上述比較 結果進行編碼；動作期間檢測電路121，按照外部輸入時鐘信號CKIN 動作，輸出檢測到該A/D變換器的動作期間的動作期間檢測信號；以 及合成電路120,合成上述外部輸入時鐘信號CKIN與作為上述動作 期間檢測電路121的輸出的動作期間檢測信號202，生成上述內部時 鐘203，并且，上述內部時鐘203的第一規定電平的期間成為上述外 部輸入時鐘的上述第一規定電平的期間以上的期間。
圖2是示出本實施方式1的A/D變換器1000中的合成電路120 的結構的一個例子的圖。
如圖2所示，本合成電路120包括延遲電路150，將上述外部 輸入時鐘信號CKIN設為輸入，輸出延遲時鐘151a;以及OR電路 152，將作為上述動作期間檢測電路121的輸出的上述動作期間檢測 信號202與來自上述延遲電路151的延遲時鐘151a i殳為兩個輸入， 輸出內部時鐘203。
圖3是示出本實施方式1的A/D變換器1000中的動作期間檢測 電路121的結構的圖。
在圖3中，本實施方式l中的動作期間檢測電路121構成為具有 與上述比較電路111的結構相同的第一、第二比較電路復制品140、 141;參照電壓生成電路142，生成上述第一、第二比較電路復制品 140、 141的輸入電壓；以及分頻電路143,生成向上述第一、第二比 較電路復制品140、 141輸入的動作時鐘。
此處，關于與上述比較電路111的結構相同的第一、第二比較電 路復制品140、 141的上述動作時鐘，該第一、第二比較電路復制品 140、 141的比較動作時間有時需要比由上述外部輸入時鐘CKIN決定 的比較期間長的期間，必須是上述外部輸入時鐘CKIN的兩倍以上的 期間。為此，上述分頻電路143將上述外部輸入時鐘CKIN設為輸入， 輸出作為該外部輸入時鐘CKIN的兩倍以上的周期的正相分頻時鐘 CLK—DIV1和作為上述正相分頻時鐘CLK—DIV1的反轉信號的反轉 分頻時鐘CLK—DIV2。
7上述參照電壓生成電路142包括單位電阻Rl~Rn、停電用的 NMOS晶體管154以及選擇器153，上述單位電阻Rl Rn與停電用 的NMOS晶體管154的串聯電路輸出期望的被加權的分壓電壓 VR1 ~ VRn - 1，上述選擇器153通過選擇上述分壓電壓VR1 ~ VRn -l中的兩個值，生成參照電壓220、 221。
上述第一、第二比較電路復制品140、 141將作為對上述外部輸 入時鐘CKIN進行分頻而得到的時鐘的上述正相分頻時鐘 CLI^DIV1、和作為其反轉信號的上述反轉分頻時鐘CLK一DIV2分別 設為輸入時鐘，將從上述參照電壓生成電路142輸出的上述參照電壓 220、 221設為其各自的輸入，分別輸出對各兩個輸入進行比較而得到 的比較結果230、 231。
上述比較結果230、 231被輸入到OR電路144，上述OR電路 144輸出作為檢測到A/D變換器1000的比較電路的動作期間的信號 的動作期間檢測信號202。
圖4示出本實施方式1的A/D變換器1000中的動作期間檢測電 路121、以及合成電路120的動作時序圖。
如圖4所示，在正相分頻時鐘CLK一DIV1的上升沿t21以及t27， 第一比較電路復制品140開始比較動作，在比較結果230遷移到"L" 電平的時間t23以及t28結束比較動作，同樣地，在反轉分頻時鐘 CLK_DIV2的上升沿t24以及t30,第二比較電路復制品141開始比 較動作，在比較結果231遷移到"L，，電平的時間t26以及t31結束比較 動作。
動作期間檢測電路121的OR電路144將第一比較電路復制品 140的比較結果230和第二比較電路復制品141的比較結果231設為 輸入，比較結果230在期間t21 t23、期間t24 t28、期間t30 t32 中是H電平，比較結果231在期間t21~t26、期間t27 t31中是H 電平，所以在期間t21 t23、期間t27 t28、期間t24 t26、期間t30 ~ t31中輸出成為"H"電平的動作期間檢測信號202。
另夕卜，合成電路120的OR電路155將外部輸入時鐘CKIN的延
8遲時鐘151a和動作期間檢測信號202設為輸入，外部輸入時鐘CKIN 在期間t21 ~ t22、期間t24 ~ t25、期間t27 ~ t29、期間t30 ~ t32中是 H電平，動作期間檢測信號202在期間t21 t23、期間t27 t28、期 間t24~t26、期間t30 t31中是H電平，所以在期間t21~t23、期間 t27~t29、期間t24~t26、期間t30 ~ t32中輸出成為"H"電平的內部 時鐘203。另外，在圖4中，示出基于合成電路120的延遲電路151 的延遲大致為零的情況。
這樣，在期間t21~t23、期間t24~t26中，內部時鐘203為H 電平的期間t2031比外部輸入時鐘CKIN為H電平的期間TCKIN1 長，內部時鐘203為H電平的期間t2031等于用第一、第二比較電路 復制品140、 141的比較結果203、 231表示的比較期間。另外，在期 間t27 t29、期間t30 t32中，內部時鐘203為H電平的期間t2031 比用第一、第二比較電路復制品140、 141的比較結果230、 231表示 的比較期間長。因此，即4吏在例如如期間t21 t23、期間t24 t26那 樣外部輸入時鐘CKIN的規定的期間比比較期間短的情況下，也可以 通過4吏用內部時鐘203,確保比較電路的比較動作時間。
根據這樣的本實施方式1的A/D變換器1000,具備比較電路 111,在第一時鐘(內部時鐘)203的第一規定電平的期間，對模擬輸 入信號進行比較，在上述第一時鐘203的第二規定電平的期間，保持 比較結果；編碼電路112，在上述第一時鐘203的第一規定電平的期 間，被復位，在上述第一時鐘203的第二規定電平的期間，對上述比 較結果進行編碼；動作期間檢測電路121，包括作為與上述比較電路 111的結構相同的電路的比較電路復制品140、 141，按照外部輸入時 鐘而動作，輸出檢測到該A/D變換器1000的上述比較電路111的動 作期間的動作期間檢測信號202;以及合成電路120，將上述外部輸 入時鐘與作為上述動作期間檢測電路121的輸出的上述動作期間檢測 信號202作為輸入，生成上述第一時鐘203,上述第一時鐘的第一規 定電平的期間是上述外部輸入時鐘的第一規定電平的期間以上的期 間，所以向比較電路111輸入的上述第 一 時鐘203的比較期間成為構成上述比較電路111的比較器的比較動作期間以上的期間，從而具有
不依賴于外部輸入時鐘信號CKIN的占空比的變動而可以維持該A/D 變換器的A/D變換精度的效果。 (實施方式2)
以下，參照附圖對本發明的實施方式2的A/D變換器2000進行說明。
圖5 (a)示出本實施方式2的A/D變換器2000，圖5 (b)示出 本實施方式2的A/D變換器2000中的動作期間檢測電路521。
圖5 (a)所示的本實施方式2的A/D變換器2000具有圖5(b) 所示的動作期間檢測電路5 21而作為該A/D變換器中的動作期間檢測 電路。
即，該動作期間檢測電路521包括反相器160和與本實施方式2 的A/D變換器2000中的上述編碼電路112的結構相同的編碼電路復 制品161，該編碼電路復制品161包括充電電荷的預充電晶體管162、 ROM晶體管ROMl ROMn、放電電荷的放電晶體管163。
上述編碼電路復制品161將作為外部輸入時鐘信號CKIN的反轉 信號的反轉外部輸入時鐘信號CKINB設為動作時鐘，在上述反轉外 部輸入時鐘信號CKINB為"L"電平時，是初始化期間，此時，上述預 充電晶體管162成為導通，上述放電晶體管163成為截止，位線BIT 成為"H"電平。
另外，在上述反轉外部輸入時鐘信號CKINB為"H"電平時，是 編碼期間，上述預充電晶體管162成為截止，上述放電晶體管163成 為導通，在上述編碼期間，使上述ROM晶體管ROMl ROMn中的 任意一個的柵輸入成為"H"電平(在圖5中將ROM晶體管ROM1的 柵輸入設為"H"電平)，從而上述位線BIT的電荷被放電，這樣，在 上述編碼期間，4吏上述ROM晶體管l~n中的任意一個的柵電壓成 為"H"電平，從而位線BIT成為"L，，電平。
上述位線BIT和上述反轉外部輸入時鐘信號CKINB被輸入到 NOR電路164，上述NOR電路164輸出作為檢測到該A/D變換器2000
10的編碼電路的動作期間的信號的動作期間檢測信號202。
圖6示出本實施方式2的A/D變換器2000中的動作期間檢測電
路521以及合成電路120的動作時序圖。
接下來，^使用圖6對本實施方式2的A/D變換器2000的動作進
行說明。
在反轉外部輸入時鐘信號CKINB的下降沿時刻t41、 t45,預充 電晶體管162從截止遷移到導通，放電晶體管163從導通遷移到截止， 位線BIT變化成"H"電平(被復位)。
在上述反轉外部輸入時鐘信號CKINB的上升沿時刻t43、 t47, 上述預充電晶體管162從導通遷移到截止，上述放電晶體管163從截 止遷移到導通。此時，由于ROM晶體管ROMl ROMn中的任意一 個的柵輸入是"H"電平(導通狀態)，所以上述位線BIT在t44、 t48 的時刻從"H"電平變化成"L"電平(被編碼)。
通過上述反轉外部輸入時鐘信號CKINB和位線BIT的變化，輸 出將t44 ~ t47設為編碼電路的復位期間、將t47 ~ t48設為編碼電路的 編碼期間的動作期間檢測信號202、以及內部時鐘203。
即，動作期間檢測電路521的NOR電路164將反轉外部輸入時 鐘信號CKINB和位線BIT設為輸入，反轉外部輸入時鐘信號CKINB 在期間t43 t45、期間t47 t48中是H電平，位線BIT在期間t41 t44、期間t45~t48中是H電平，所以輸出在期間t44 ~ t47中成為"H" 電平、在期間t43~t44、 t47~t48中成為"L"電平的動作期間檢測信 號202。
另外，合成電路120的OR電路152將外部輸入時鐘信號CKIN 的延遲時鐘151a和動作期間檢測信號202設為輸入，外部輸入時鐘 信號CKIN在期間t41 t42、期間t45 t46中是H電平，動作期間 檢測信號202在期間t44~t47中是H電平，所以輸出在期間t44 ~ t47 中成為"H"電平、在期間t43~t44、 t47 t48中成為"L"電平的內部時 鐘203。另外，在圖6中，示出基于合成電路120的延遲電路151的 延遲大致為零的情況。這樣，內部時鐘203為H電平的期間t44~t47比外部輸入時鐘 CKIN為H電平的期間t45~t46長，內部時鐘203為H電平的期間 與編碼電路的復位期間都是期間t44~t47而相等。此處，編碼電路的 編碼動作時間比由外部輸入時鐘CKIN決定的編碼時間短，但有時比 較電路的比較動作時間需要比由外部輸入時鐘CKIN決定的比較時間 長的時間。與圖8所示的情況同樣地，比較電路的比較期間與編碼電 路的復位期間相等，所以在本實施方式2中，內部時鐘203的H電平 的期間成為編碼電路的復位動作期間以上的期間，從而可以確保比較 電路的比較動作時間。
根據這樣的本實施方式2的A/D變換器2000,具備比較電路 111，在第一時鐘(內部時鐘)203的第一規定電平的期間，對模擬輸 入信號進行比較，在上述第一時鐘203的第二規定電平的期間，保持 比較結果；編碼電路112，在上述第一時鐘203的第一規定電平的期 間被復位，在上述第一時鐘203的第二規定電平的期間，對上述比較 結果進行編碼；動作期間檢測電路521，包括作為與上述編碼電路112 的結構相同的電路的編碼電路復制品161，按照外部輸入時鐘動作， 輸出檢測到該A/D變換器2000的動作期間的動作期間檢測信號202; 以及合成電路120,將上述外部輸入時鐘與作為上述動作期間檢測電 路521的輸出的上述動作期間檢測信號202設為輸入，生成上述第一 時鐘203，上述第一時鐘203的第一規定電平的期間是上述外部輸入 時鐘的第一規定電平的期間以上的期間，所以比較電路lll的比較期 間總是等于上述編碼電路112的復位期間，所以向比較電路111輸入 的內部時鐘203的比較期間成為編碼電路112的復位期間、即構成比 較電路111的比較器的比較動作時間以上的期間，從而具有不依賴于 外部輸入時鐘信號CKIN的占空比的變動而可以維持該A/D變換器的 A/D變換精度的效果。
產業上的可利用性
本發明的A/D變換器不依賴于溫度、工藝、電源電壓等外部條 件和上述外部輸入時鐘的占空比的變動等，而可以維持A/D變換精 度，作為用于電子設備、電子電路的A/D變換器是有用的。
1權利要求
1.一種A/D變換器，其特征在于，具備比較電路，在第一時鐘的第一規定電平的第一期間，將模擬輸入信號與規定值進行比較，在上述第一時鐘的第二規定電平的第二期間，保持該比較結果；編碼電路，在上述第一時鐘的第一規定電平的第一期間被復位，在上述第一時鐘的第二規定電平的第二期間，對上述比較結果進行編碼；動作期間檢測電路，按照外部輸入時鐘而動作，輸出檢測到該A/D變換器的動作期間的動作期間檢測信號；以及合成電路，將上述外部輸入時鐘與作為上述動作期間檢測電路的輸出的上述動作期間檢測信號作為輸入，生成上述第一時鐘，上述第一時鐘的第一規定電平的上述第一期間是上述外部輸入時鐘的上述第一規定電平的期間以上的期間。
2. 根據權利要求l所述的A/D變換器，其特征在于，上述動作 期間檢測電路包括與構成該A/D變換器的任意一個電路的結構相同 的電路。
3. 根據權利要求2所述的A/D變換器，其特征在于，上述動作 期間檢測電路包括與構成該A/D變換器的比較電路的結構相同的電 路。
4. 根據權利要求2所述的A/D變換器，其特征在于，上述動作 期間檢測電路包括與構成該A/D變換器的編碼電路的結構相同的電 路。
全文摘要
本發明提供一種A/D變換器。對于以往的A/D變換器，存在如下問題由于A/D變換器的結構要素的動作期間依賴于外部輸入時鐘的脈沖寬度，所以在由于外部輸入時鐘的占空比而A/D變換器的結構要素的動作期間不足的情況下，變換精度劣化，但通過在A/D變換器內部設置對A/D變換器的結構要素的動作期間進行檢測的電路，而與檢測到上述動作期間的A/D變換器的結構要素的動作期間對應地調整動作時鐘的占空比，從而不依賴于外部輸入時鐘的占空比，而實現高精度的A/D變換動作。
文檔編號H03M1/08GK101517896SQ20078003232
公開日2009年8月26日 申請日期2007年8月10日 優先權日2006年8月31日
發明者村田健治, 重森雅和, 須志原公治 申請人:松下電器產業株式會社