專利名稱：振蕩頻率控制電路的制作方法
技術領域：
本發明涉及振蕩器的振蕩頻率控制電路，特別涉及與輸出信號同 步地矯正自身的頻率，即使在無穩定的基準信號時也可以穩定地確保 一定期間的振蕩頻率控制電路。
背景技術：
在下一代移動體通信以及地上數字廣播等的基站中，針對頻率基 準信號的要求精度逐漸提高。
在廣播、通信領域的系統中，作為頻率基準信號，利用銫頻率基
準振蕩器、銣頻率基準振蕩器、利用GPS信號的頻率同步型的基準振 蕩器等。
但是，這些振蕩器的價格一般較高，所以來自這些振蕩器的基準 信號被分配而用作裝置的基準信號源。
所分配的基準信號被用作通信系統的基準時鐘。
具體而言，被用作PLL (Phase Locked Loop ，鎖相環)電路的相 位比較的參考信號、DSP( Digital Signal P rocessor，數字信號處理器)、 FPGA (Field Programmable Gate Array,現場可編程門陣列)等的 基準時鐘信號、DA ( Digital/Analog,數字/模擬)轉換器、AD (Analog/Digital,模擬/數字)轉換器的采樣時鐘。
"以往的PLL電路圖6"
接下來，參照圖6對以往的PLL電路進行說明。圖6是示出一般 的PLL電路的結構框圖。
PLL電路如圖6所示，具備相位比較器(Phase Comparator) 32，對外部基準信號(Fref)與1/N分頻的信號進行比較，輸出相位 差信號；電荷泵(Charge Pump) 33，以脈沖寬度的電壓輸出相位差；
420
環路濾波器(Loop Filter) 34，對來自電荷泵33的輸出電壓進行平滑 化；帶電壓控制功能的晶體振蕩器35 (VCXO， Voltage Controlled Crystal Oscillator)，利用來自環路濾波器34的控制電壓變更頻率而 振蕩輸出所希望的頻率(內部基準信號輸出頻率(Output Frequency));以及分頻器(Divider) 36，對VCX035的輸出(內 部基準信號)進行1/N分頻。
另外，內部基準信號為NxFref的信號。
PLL電路通過對內部的VCXO 35施加反饋控制以使從外部輸入 的基準信號與內部的VCXO 35的相位差成為恒定，而得到與基準信 號同步的振蕩器輸出。
具體而言，相位比較器32對高穩定的外部基準信號與來自利用輸 入電壓進行頻率控制的VCXO 35的輸出信號的相位進行比較，進行 向VCXO 35反饋對相位比較結果進行平滑化而得到的直流電壓的 PLL控制，從而進行高精度的信號生成。
PLL電路廣泛使用于通信、廣播裝置等中。
另外，作為與以往的振蕩器中的振蕩頻率控制電路相關的現有技 術，有日本特開2000 - 083003號公才艮(專利文獻1)和日本特開2003 -179489號公報(專利文獻2 )。
在專利文獻l中，記栽有如下的自由運行(Free run)頻率調整 方式頻率計數器進行與在對應于脈沖寬度的時間內輸入的VCO (Voltage Controlled Oscillator,電壓控制振蕩器)的輸出信號同步 的計數動作，在鎖存電路中保持與VCO的振蕩頻率對應的計數值， CPU在系數值從規定范圍內脫離的情況下，改變VCO的施加電壓而 進行調整以使自由運行頻率成為規定范圍。
另外，在專利文獻2中，記載有如下的具有電壓控制振蕩器的自 運行頻率的自動調整功能的鎖相環電路微型計算機在相位比較器的
根據該計數值更新控制用的數據，將該數據通過DAC ( Digital Analog Converter,數字模擬轉換器)轉換為模擬信號并與來自LPF( Low PassFilter,低通濾波器)的信號結合而設為VCO的頻率控制信號。
專利文獻1:日本特開2000 - 083003號公才艮
專利文獻2:日本特開2003 - 179489號7>才艮
但是，在上述以往的PLL電路中，在無基準信號的輸入時，無法 進行相位比較，所以進行向其它外部基準信號的切換、或者以電壓控 制振蕩器的自由運行(自運行)進行動作，但在向預備系統的其它外 部基準信號切換時，再次進行PLL控制，所以基準信號的偏差依賴于 外部基準信號，所以不會成為問題，但在自運行時由于切換時的相位 比較結果，頻率被過渡地控制，存在靠近上限或下限的頻率而頻率偏 移變大這樣的問題點。
即使在自運行時，作為短期性的問題解決，有時將溫度補償型的 高穩定的晶體振蕩器(VC-TCXO)用作電壓控制振蕩器。
但是，在該情況下，例如以土0.5ppm的頻率穩定性動作，但由于 存在時效變化，所以無法滿足長期間性能。
例如，如果假設成作為老化特性存在每年士l卯m左右的變動，則 在經過10年時最大發生10.5ppm的頻率偏差。如果將正在通信的載 波輸出頻率設為800MHz，則與基準頻率的頻率偏差同樣地，發生 8.4kHz的頻率偏移。這樣的頻率偏差作為系統是無法容許的。
另外，即使在使用了帶電壓控制功能的恒溫槽晶體振蕩器(VC -OCXO)的高穩定的系統的情況下，作為老化特性在長期間中發生 頻率偏差，所以每隔一定期間發生矯正作業，存在矯正作業麻煩這樣 的問題點。
另外，在專利文獻l、 2中，對VCO的輸出進行計數、或者對相 位比較器的輸出進行計數來進行自運行頻率的調整，但并非直接檢測 外部基準信號的異常而進行頻率調整，進而無法充分應對時效變化。
"VCXO的控制電壓特性圖7"
另外，圖7示出VCXO的控制電壓特性。圖7是示出帶電壓控制 功能的晶體振蕩器的控制電壓特性例子。在圖7中，橫軸為控制電壓， 縱軸為頻率偏差。
6在圖7的例子的VCXO中，如果控制電壓為0~4V,則可以動作， 但如果為4V以上，則無法動作。
在VCXO的情況下，也伴隨時間的經過，頻率偏差上升，所以恰 當的控制電壓發生變化。
發明內容
本發明是鑒于上述情況而完成的，其目的在于提供一種振蕩頻率 控制電路，矯正自身的頻率，即使在沒有高穩定的基準信號的輸入而 自運行時也可以穩定地確保振蕩頻率。
用于解決上述以往例的問題點的本發明的振蕩頻率控制電路具 有電壓控制振蕩器；分頻器，對來自電壓控制振蕩器的輸出進行分 頻；相位比較器，對外部基準信號與來自分頻器的輸出的相位進行比 較，輸出相位差信號；環路濾波器，對來自相位比較器的輸出進行平 滑化而輸出；檢波電路，對外部基準信號進行檢波；脈沖生成電路， 如果被輸入脈沖生成的信息，則生成脈沖并輸出到環路濾波器；存儲 器，存儲規定的電壓信息和與其對應的脈沖生成的信息；開關，對相 位比較器與環路濾波器的連接進行接通/斷開；以及控制部，如果由檢 波電路檢測出的外部基準信號的電平在恰當范圍內，則將開關設為接 通，如果電平在恰當范圍外，則將開關設為斷開，向脈沖發生電路輸 出存儲在存儲器中的脈沖生成的信息。
本發明在上述振蕩頻率控制電路中，將存儲在存儲器中的規定的 電壓信息在能夠控制電壓控制振蕩器的控制電壓中設為中心控制電 壓。
本發明在上述振蕩頻率控制電路中，在存儲器中，代替存儲規定 的電壓信息和與其對應的脈沖生成的信息，而存儲有存儲針對時效變 化的時間的恰當的控制電壓和與其對應的脈沖生成的信息的時效變化 特性表，控制部在內部具備計時器而測量時間，在外部基準信號的電 平在恰當范圍外時，從存儲器的時效變化特性表檢索與所測量的時間 對應的控制電壓，讀取與所檢索出的控制電壓對應的脈沖生成的信息，輸出到脈沖生成電路。
本發明在上述振蕩頻率控制電路中，設置有針對來自環路濾波器 的輸出檢測電壓電平而向控制部輸出最新的電壓信息的電平檢測電 路，在存儲器中，代替存儲規定的電壓信息和與其對應的脈沖生成的 信息，而存儲有存儲最新的電壓信息、多個電壓信息和與其對應的脈 沖生成的信息的電壓/脈沖生成的信息表，控制部用從電平檢測電路輸 入的最新的電壓信息更新存儲器的最新的電壓信息，在外部基準信號 的電平在恰當范圍外時，從存儲器的電壓/脈沖生成的信息表讀取與最 新的電壓信息對應的脈沖生成的信息，輸出到脈沖生成電路。
本發明的上述振蕩頻率控制電路中，代替電壓控制振蕩器，而使 用了帶電壓控制功能的晶體振蕩器、溫度補償型的晶體振蕩器或帶電 壓控制功能的恒溫槽晶體振蕩器。
本發明的上述振蕩頻率控制電路中，脈沖發生電路為脈沖寬度調 制電路，從控制部輸出的脈沖生成的信息為脈沖寬度調制占空比的信 息。
本發明的上述振蕩頻率控制電路的矯正方法中，設為不輸入外部 基準信號的狀態，在特定的定時輸入基準信號，之后，停止基準信號 的輸入，從而控制部按照中心控制電壓進行自運行控制，進行矯正。
本發明在上述振蕩頻率控制電路的矯正方法中，設為不輸入外部 基準信號的狀態，在特定的定時輸入基準信號，之后，停止基準信號 的輸入，從而控制部參照時效變化特性表，按照與所測量的時間對應 的控制電壓進行自運行控制，進行矯正。
根據本發明，振蕩頻率控制電路具有電壓控制振蕩器；分頻器， 對來自電壓控制振蕩器的輸出進行分頻；相位比較器，對外部基準信 號與來自分頻器的輸出的相位進行比較，輸出相位差信號；環路濾波 器，對來自相位比較器的輸出進行平滑化而輸出；檢波電路，對外部 基準信號進行檢波；脈沖生成電路，如果被輸入脈沖生成的信息，則 生成脈沖并輸出到環路濾波器；存儲器，存儲規定的電壓信息和與其 對應的脈沖生成的信息；開關，對相位比較器與環路濾波器的連接進
8行接通/斷開；以及控制部，如果由檢波電路檢測出的外部基準信號的 電平在恰當范圍內，則將開關設為接通，如果電平在恰當范圍外，則 將開關設為斷開，向脈沖發生電路輸出存儲在存儲器中的脈沖生成的 信息，所以具有矯正自身的頻率，即使沒有高穩定的基準信號的輸入 而自運行時，也可以穩定地確保振蕩頻率的效果。
根據本發明，在上述振蕩頻率控制電路中，將存儲在存儲器中的 規定的電壓信息在能夠控制電壓控制振蕩器的控制電壓中設為中心控 制電壓，所以具有可以矯正自身的頻率，穩定地確保振蕩頻率的效果。
根據本發明，在上述振蕩頻率控制電路中，在存儲器中，代替存 儲規定的電壓信息和與其對應的脈沖生成的信息，而存儲有存儲針對 時效變化的時間的恰當的控制電壓和與其對應的脈沖生成的信息的時 效變化特性表，控制部在內部具備計時器而測量時間，在外部基準信 號的電平在恰當范圍外時，從存儲器的時效變化特性表檢索與所測量 的時間對應的控制電壓，讀取與所檢索出的控制電壓對應的脈沖生成 的信息，輸出到脈沖生成電路，所以具有可以使頻率矯正對應于時效 變化的效果。
根據本發明，在上述振蕩頻率控制電路中，設置有針對來自環路 濾波器的輸出檢測電壓電平而向控制部輸出最新的電壓信息的電平檢 測電路，在存儲器中，代替存儲規定的電壓信息和與其對應的脈沖生 成的信息，而存儲有存儲最新的電壓信息、多個電壓信息和與其對應 的脈沖生成的信息的電壓/脈沖生成的信息表，控制部用從電平檢測電 路輸入的最新的電壓信息更新存儲器的最新的電壓信息，在外部基準 信號的電平在恰當范圍外時，從存儲器的電壓/脈沖生成的信息表讀取 與最新的電壓信息對應的脈沖生成的信息，輸出到脈沖生成電路，所 以具有即使在沒有基準信號的輸入而自運行時也可以持續到目前為止 的狀態而穩定地確保振蕩頻率的效果。
根據本發明，在上述振蕩頻率控制電路的矯正方法中，設為不輸 入外部基準信號的狀態，在特定的定時輸入基準信號，之后，停止基 準信號的輸入，從而控制部按照中心控制電壓進行自運行控制，進行
9矯正，所以具有即使不使用特別的裝置也可以進行矯正的效果。
根據本發明，在上述振蕩頻率控制電路的矯正方法中，設為不輸 入外部基準信號的狀態，在特定的定時輸入基準信號，之后，停止基 準信號的輸入，從而控制部參照時效變化特性表，按照與所測量的時 間對應的控制電壓進行自運行控制，進行矯正，所以具有無需使用特 別的裝置，而可以進行與時效變化對應的矯正的效果。
圖l是本發明的實施方式的振蕩頻率控制電路的結構框圖。
圖2是電壓/PWM占空比表的概略圖。 圖3是示出矯正時的特性的圖。 圖4是示出時效變化、控制電壓特性的圖。 圖5是時效變化特性表的概略圖。 圖6是一般的PLL電路的結構框圖。
圖7是示出帶電壓控制功能的晶體振蕩器的控制電壓特性例子的圖。
標號說明
11濾波器
12相位比較器
13開關
14環路濾波器
15電壓控制振蕩器
16分頻器
17檢波電路
18放大器
20 CPU
21存儲器
22 PWM電路
1023電平檢測電路
24 AD轉換器
25AD轉換器
32相位比較器
33電荷泵
34環路濾波器
35 VCXO 36分頻器
具體實施方式
"實施方式的積克要"
參照附圖對本發明的實施方式進行說明。
本發明的實施方式的振蕩頻率控制電路具有電壓控制振蕩器； 分頻器，對來自電壓控制振蕩器的輸出進行分頻；相位比較器，對外 部基準信號與來自分頻器的輸出的相位進行比較，輸出相位差信號；
環路濾波器，對來自相位比較器的輸出進行平滑化而輸出；檢波電路， 對外部基準信號進行檢波；脈沖生成電路，如果被輸入脈沖生成的信 息則生成脈沖并輸出到環路濾波器；存儲器，存儲規定的電壓信息和 與其對應的脈沖生成的信息；開關，對相位比較器與環路濾波器的連 接進行接通/斷開；以及控制部，如果由檢波電路檢測的外部基準信號 的電平在恰當范圍內則將開關設為接通，如果電平在恰當范圍外則將 開關設為斷開，向脈沖發生電路輸出存儲在存儲器中的脈沖生成的信 息，其中，矯正自身的頻率，即使在沒有高穩定的基準信號的輸入而 自運行時也可以穩定地確保振蕩頻率。
另外，本發明的實施方式的振蕩頻率控制電路在上述振蕩頻率控
制電路中，在存儲器中存儲有存儲針對時效變化的時間的恰當的控制 電壓和與其對應的脈沖生成的信息的時效變化特性表，控制部在內部
具備計時器而測量時間，在外部基準信號的電平為恰當范圍外時，從
存儲器的時效變化特性表檢索與所測量的時間對應的控制電壓，讀取與檢索出的控制電壓對應的脈沖生成的信息，并輸出到脈沖生成電路， 可以使頻率矯正對應于時效變化。
另外，本發明的實施方式的振蕩頻率控制電路在上述振蕩頻率控 制電路中，設置有針對來自環路濾波器的輸出檢測電壓電平并向控制 部輸出最新的電壓信息的電平檢測電路，在存儲器中存儲有存儲最新 的電壓信息、多個電壓信息和與其對應的脈沖生成的信息的電壓/脈沖 生成的信息表，控制部用從電平檢測電路輸入的最新的電壓信息更新 存儲器的最新的電壓信息，在外部基準信號的電平為恰當范圍外時， 從存儲器的電壓/脈沖生成的信息表讀取與最新的電壓信息對應的脈 沖生成的信息，輸出到脈沖生成電路，即使在沒有輸入基準信號而自 運行時也可以持續到此為止的狀態而穩定地確保振蕩頻率。
"振蕩頻率控制電路圖1"
參照圖1對本發明的實施方式的振蕩頻率控制電路進行說明。圖 1是本發明的實施方式的振蕩頻率控制電路的結構框圖。
本發明的實施方式的振蕩頻率控制電路(本電路)如圖l所示， 包括濾波器ll、相位比較器12、開關13、環路濾波器14、電壓控制 振蕩器15、分頻器16、檢波電路17、放大器18、 CPU (Central Processing Unit,中央處理單元)20、存儲器21、 PWM ( Pulse Width Modulation,脈沖寬度調制)電路22、電平檢測電路23、 AD轉換器 24、 AD轉換器25。
"本電路的各部"
濾波器11例如為對10MHz的外部基準信號進行頻帶限制的濾波 器。雖然作為基本結構并非必需，但具有去除外部基準信號的高頻分 量的作用。
相位比較器12對從濾波器11輸出的基準信號與由分頻器16分頻 的相位進行比較，輸出相位差信號。
另外，相位比較器12在對外部基準信號與分頻信號的相位進行比 較而檢測出同步(鎖定)的情況下，向CPU 20輸出鎖定檢測信號， 在檢測出非同步(解鎖)的情況下，向CPU20輸出解鎖檢測信號。開關13利用來自CPU 20的切換指示，切換相位比較器12與環 路濾波器14的連接的接通/斷開。即，如果從CPU 20輸入了接通的 指示，則向環路濾波器14供給來自相位比較器12的輸出，如果從CPU 20輸入了斷開的指示，則切斷相位比較器12與環路濾波器14的連接。
環路濾波器14為對來自相位比較器12的輸出電壓進行平滑化的 濾波器，即是對向電壓控制振蕩器15輸入的控制電壓進行平滑化的濾 波器。
電壓控制振蕩器15利用來自環路濾波器14的控制電壓變更頻率 而振蕩輸出所希望的頻率(內部基準信號)。
另外，也可以代替電壓控制振蕩器(VCO)而使用帶電壓控制的 晶體振蕩器(VCXO)、帶電壓控制功能的恒溫槽晶體振蕩器(VC-
ocxo)等。
分頻器16將從電壓控制振蕩器15輸出的內部基準信號按1/N分頻。
檢波電路17進行來自濾波器11的輸出信號的電平檢波。 放大器18對由檢波電路17檢波的信號進行放大。 CPU 20輸入來自AD轉換器25的控制電壓信息，存儲到存儲器 21而作為最新的控制電壓信息。具體而言，CPU 20總是從AD轉換 器25被輸入控制電壓信息，如果與上次輸入的控制電壓信息相比不存 在變更，則不進行存儲器21的更新，如果存在變更，則更新存儲器 21的控制電壓信息。
另外，CPU 20輸入來自AD轉換器24的外部基準信號(外部REF ) 的被檢測的電平，判斷是否為存儲在存儲器21中的恰當范圍(從第一 閾值到第二閾值之間的范圍)內，如果為恰當范圍內則向開關13輸出 接通的指示，如果為恰當范圍外則向開關13輸出斷開的指示。
另外，如果外部REF的檢測電平為恰當范圍外，則CPU20參照 存儲在存儲器21內的電壓/PWM占空比表，向PWM電路22輸出依 照基于當前(最新)的控制電壓的電壓信息的PWM占空比的脈沖寬 度的信息。存儲器21存儲有最新的控制電壓信息、對外部REF的檢測電平 成為恰當范圍的基準的第一閾值以及第二閾值、以及電壓/PWM占空 比表。
控制電壓信息是由電平檢測電路23檢測的，在成為變更的情況下 在存儲器21中被更新，保持成最新的值。 "電壓/PWM占空比表圖2"
此處，參照圖2對電壓/PWM占空比表進行說明。圖2是電壓 /PWM占空比表的概略圖。
電壓/PWM占空比表如圖2所示，存儲有用于針對電壓信息確定 脈沖寬度的PWM占空比(％ )。
此處，電壓信息為了維持來自環路濾波器14的控制電壓的值(控 制電壓信息)，預先確定從PWM電路22向環路濾波器14輸出的脈 沖的PWM占空比。
因此，從電壓/PWM占空比表讀取與由電平檢測電路23檢測的控 制電壓信息對應的PWM占空比，如果PWM電路22向環路濾波器 14輸出與該PWM占空比對應的脈沖，則從環路濾波器14向電壓控 制振蕩器15輸出與以前同樣的控制電壓。
PWM電路22對從CPU 20輸入的PWM占空比的數據進行脈沖 寬度調制而向環路濾波器14輸出期望的脈沖信號。如果從CPU20輸 出了電壓信息的數據，則也可以代替PWM電路而使用DA (Digital/Analog,數字/模擬)轉換器。
電平檢測電路23檢測從環路濾波器14輸出的直流電壓并輸出到 AD轉換器25而作為控制電壓信息。
AD轉換器24將從放大器18輸出的外部REF的檢測電平從模擬 信號變換成數字信號并輸出到CPU 20。
AD轉換器25將來自電平檢測電路23的控制電壓信息從模擬信 號變換成數字信號并輸入到CPU 20。
另外，在本電路中，關于外部基準信號的輸入異常，CPU20可以 利用從檢波電路17以及放大器18輸出的外部REF的檢測電平進行識別，所以不使用來自相位比較器12的解鎖檢測信號。 "本電路的動作" 對本電路中的動作進行說明。
本電路在正常時，開關13為接通且相位比較器12與環路濾波器 14成為被連接的狀態。而且，相位比較器12經由環路濾波器14向電 壓控制振蕩器15輸出外部基準信號與來自分頻器16的信號的相位差 的信號，對電壓控制振蕩器15中的振蕩頻率進行控制。此時，電平檢 測電路23檢測最新的控制電壓，經由AD轉換器25輸出到CPU20， CPU20如果在控制電壓信息中存在變更，則在存儲器21中更新最新 的控制電壓信息。
而且，在本電路中，外部基準信號通過檢波電路17檢波，通過放 大器18放大，而檢測外部REF的電平，經由AD轉換器24輸出到 CPU 20。
在CPU 20中，判定所輸入的外部REF的檢測電平是否為恰當范 圍內。具體而言，如果外部REF的檢測電平的值處于存儲在存儲器 21中的表示恰當范圍的第一閾值與第二閾值之間，則判定為恰當范圍 內，如果外部REF的檢測電平的值未處于第一閾值與第二閣值之間， 則判定為恰當范圍外。
根據判定結果，如果為恰當范圍內，則CPU20將開關13維持為 接通狀態而作為正常狀態，如果為恰當范圍外，則將開關13設為斷開 狀態而作為異常狀態，切斷相位比較器12與環路濾波器14的連接。
進而，在異常狀態下，CPU20讀取存儲在存儲器21中的最新的 控制電壓信息，從電壓/PWM占空比表讀取與該電壓信息對應的PWM 占空比，向PWM電路22輸出用于形成成為該PWM占空比的脈沖的 信息(數據)。
PWM電路22按照從CPU 20輸入的脈沖形成的信息生成脈沖， 經由環路濾波器14向電壓控制振蕩器15輸出控制電壓。
由此，在外部基準信號中發生了異常的情況下，特別在外部基準 信號的輸入消失的情況(自運行的情況)等下，CPU20利用來自檢波
15電路17、放大器18的輸出立即檢測異常，切斷相位比較器12的輸出， 從PWM電路22輸出與到目前為止對電壓控制振蕩器15進行控制的 控制電壓同樣的脈沖。
即，通過代替相位比較器12的輸出而使用來自PWM電路22的 輸出，可以持續到目前為止的狀態而優化電壓控制振蕩器15中的頻率 振蕩。
"其它的實施方式1"
另夕卜，在上述例子中，根據由電平檢測電路23檢測的最新的控制 電壓信息來生成從PWM電路22輸出的脈沖，但也可以存儲默i人 (default)的電壓信息，并根據與該默認的電壓信息對應的PWM占 空比來輸出脈沖生成的信息。
具體而言，在存儲器21中，在針對電壓控制振蕩器15的控制電 壓中，存儲其恰當范圍內的中心電壓值，與其對應的PWM占空比成 為50%,所以如果電壓控制振蕩器14的控制電壓以0 3.3V動作， 則設定成3.3/2V的控制電壓。另夕卜，也可以存儲中心電壓值以外的任 意的電壓值來設定所對應的控制電壓。
如果使用默認的電壓信息，則可以無需電平檢測電路23以及AD 轉換器25的部件、存儲器21內的電壓/PWM占空比表。
"矯正，，
參照圖3對本電路中的矯正進行說明。圖3是示出矯正時的特性 的圖。
在本電路中，如圖3所示，如果在未輸入外部基準信號的狀態下 經過時間，則頻率偏差上升或下降。在圖中示出上升。因此，如果在 特定的定時，輸入恰當的基準信號，之后停止基準信號的輸入，則由 于自運行控制，頻率偏差回到中心頻率而被矯正。在圖3中，反復二 次矯正《
在該矯正中，使用針對電壓控制振蕩器15的控制電壓的控制范圍 內的中心電壓值進行頻率控制。
根據本電路，具有即使在矯正時未連接特別的電路，也可以進行
16矯正作業的效果。
"時效變化的電壓特性圖4"
接下來，圖4示出本電路中的針對時效變化的最佳的控制電壓特 性例子。圖4是示出時效變化、控制電壓特性的圖。
如圖4所示，在本電路中，隨著時間的經過，最佳的控制電壓變 小(其中，作為頻率偏差示出上升的情況)。
"其它的實施方式2"
進而，作為其它的實施方式(其它的實施方式2),將本電路設 為與上述時效變化對應的結構。參照圖5對該其它的實施方式2進行 說明。圖5是時效變化特性表的概略圖。
在本電路中，在存儲器21中，存儲有電壓/PWM占空比表，但代 替該表而利用圖5的時效變化特性表。
圖5的時效變化特性表在電壓信息與PWM占空比的關系中，進 一步設置有時間的因素。
具體而言，針對時間的經過設定有恰當的電壓信息，進而與該電 壓信息對應地設定有PWM占空比而存儲成表。
CPU20在內部具備計時器，測定時間的經過。
在其它的實施方式2中，在外部基準信號的檢測電平為恰當范圍 外時，CPU2(H吏開關13斷開，參照由內部的計時器測定的時間，從 與該時間對應的電壓信息中檢索PWM占空比，向PWM電路22輸出 用于生成依據該PWM占空比的5^沖的信息，由PWM電路22生成期 望的脈沖并經由環路濾波器14向電壓控制振蕩器15輸出控制電壓。
由此，在其它的實施方式2中，CPU20在外部基準信號的異常時 利用按照與時效變化對應的電壓信息、和與其對應的PWM占空比生 成的脈沖，進行振蕩頻率的矯正，所以具有可以使頻率控制電路應對 時效變化的效果。
另外，也可以在其它的實施方式2中的電路結構中，進行矯正。
在該情況下，CPU20測量時間經過，在矯正作業時參照時效變化 特性表使用與時間經過對應的電壓值來進行頻率控制。由此，具有可以使矯正作業對應于頻率控制電路的時效變化的效果。 (產業上的可利用性) 本發明適用于矯正自身的頻率，即使在沒有高穩定的基準信號的 輸入而自運行時，也可以穩定地確保振蕩頻率的振蕩頻率控制電路。
權利要求
1. 一種振蕩頻率控制電路，其特征在于，具有電壓控制振蕩器；分頻器，對來自上述電壓控制振蕩器的輸出進行分頻；相位比較器，對外部基準信號與來自上述分頻器的輸出的相位進行比較，輸出相位差信號；環路濾波器，對來自上述相位比較器的輸出進行平滑化而輸出；檢波電路，對外部基準信號進行檢波；脈沖生成電路，如果被輸入脈沖生成的信息，則生成脈沖并輸出到上述環路濾波器；存儲器，存儲規定的電壓信息和與其對應的脈沖生成的信息；開關，對上述相位比較器與上述環路濾波器的連接進行接通/斷開；以及控制部，如果由上述檢波電路檢測出的外部基準信號的電平在恰當范圍內，則將上述開關設為接通，如果上述電平在恰當范圍外，則將上述開關設為斷開，向上述脈沖發生電路輸出存儲在上述存儲器中的脈沖生成的信息。
2. 根據權利要求l所述的振蕩頻率控制電路，其特征在于，將存 儲在存儲器中的規定的電壓信息在能夠控制電壓控制振蕩器的控制電 壓中i殳為中心控制電壓。
3. 根據權利要求l所述的振蕩頻率控制電路，其特征在于，在存 儲器中，代替存儲規定的電壓信息和與其對應的脈沖生成的信息，而生成的信息的時效變化特性表，控制部在內部具備計時器而測量時間，在外部基準信號的電平在 恰當范圍外時，從上述存儲器的時效變化特性表檢索與所測量的時間 對應的控制電壓，讀取與所檢索出的控制電壓對應的脈沖生成的信息， 輸出到脈沖生成電路。
4.根據權利要求l所述的振蕩頻率控制電路，其特征在于，設置 有針對來自環路濾波器的輸出檢測電壓電平而向控制部輸出最新的電 壓信息的電平檢測電路，在存儲器中，代替存儲規定的電壓信息和與其對應的脈沖生成的 信息，而存儲有存儲最新的電壓信息、多個電壓信息和與其對應的脈沖生成的信息的電壓/脈沖生成的信息表，控制部用從上述電平檢測電路輸入的最新的電壓信息更新上述存 儲器的最新的電壓信息，在外部基準信號的電平在恰當范圍外時，從 上述存儲器的電壓/脈沖生成的信息表讀取與最新的電壓信息對應的 脈沖生成的信息，輸出到脈沖生成電路。
5. 根據權利要求1~4中的任意一項所述的振蕩頻率控制電路， 其特征在于，代替電壓控制振蕩器，而使用帶電壓控制功能的晶體振 蕩器、溫度補償型的晶體振蕩器或帶電壓控制功能的恒溫槽晶體振蕩 器。
6. 根據權利要求1~5中的任意一項所述的振蕩頻率控制電路， 其特征在于，脈沖發生電路為脈沖寬度調制電路，從控制部輸出的脈 沖生成的信息為脈沖寬度調制占空比的信息。
7. —種振蕩頻率控制電路的矯正方法，其使用權利要求2所述的 振蕩頻率控制電路，其特征在于，設為不輸入外部基準信號的狀態， 在特定的定時輸入基準信號，之后，停止基準信號的輸入，從而控制 部按照中心控制電壓進行自運行控制，進行矯正。
8. —種振蕩頻率控制電路的矯正方法，其使用權利要求3所述的 振蕩頻率控制電路，其特征在于，設為不輸入外部基準信號的狀態， 在特定的定時輸入基準信號，之后，停止基準信號的輸入，從而控制 部參照時效變化特性表，按照與所測量的時間對應的控制電壓進行自 運行控制，進行矯正。
全文摘要
本發明提供一種振蕩頻率控制電路，矯正自身的頻率，即使在沒有高穩定的基準信號的輸入而自運行時，也可以穩定地確保振蕩頻率。振蕩頻率控制電路，具有電壓控制振蕩器(15)；分頻器(16)；相位比較器(12)；環路濾波器(14)；檢波電路(17)；對外部基準信號進行檢波；PWM電路(22)，如果被輸入脈沖生成的信息，則生成脈沖并輸出到環路濾波器(14)；存儲器(21)，存儲電壓信息和所對應的脈沖生成的信息；開關(13)，對相位比較器(12)與環路濾波器(14)的連接進行接通/斷開；以及CPU(20)，如果由檢波電路(17)檢測出的外部基準信號的電平為恰當范圍內，則將開關(13)設為接通，如果電平為恰當范圍外，則將開關(13)設為斷開，向PWM電路(22)輸出存儲在存儲器(21)中的脈沖生成的信息。
文檔編號H03L7/14GK101490960SQ20078002582
公開日2009年7月22日 申請日期2007年10月31日 優先權日2006年12月26日
發明者大西直樹 申請人:日本電波工業株式會社