專利名稱：對柵極泄漏不敏感的電流鏡電路的制作方法
技術領域：
001本發明一般地涉及集成電路，更特別地涉及電流鏡電路。
背景技術：
002電流鏡通常被用于模擬電路中以產生與輸入電流成比例的輸出電 流。電流鏡中輸出電流和輸入電流的比例常數通常被稱為鏡像比
(mirroringratio)。通常，可以僅通過利用兩個MOS (金屬氧化物半導體) 晶體管來實現最簡單的電流鏡電路。隨著CMOS (互補MOS)技術發展 到超深亞微米(UDSM)時代，MOS晶體管的尺寸變得急劇地按比例縮 小。在當前的90/65nm的CMOS技術中，由于非常薄的柵極氧化物厚度， MOS輸入阻抗不再僅是電容性的。現在柵極阻抗具有占優勢的電阻分量， 其可被歸屬于柵極泄漏。通常，在雙極型晶體管中，基極電流決定集電 極電流，而在MOS晶體管的情況下，漏極電流并不決定于柵極電流，這 是因為MOS晶體管可以粗略地用壓控電流源進行模擬。在這種情況下， 在操作過程中受到影響的基本模擬電路的一種是電流鏡。在MOS電路中， 簡單二極管連接成的晶體管一般表現為非常好的電流鏡。在這一簡單電 流鏡電路中，柵極泄漏會導致與鏡像率成比例的輸出電流中的誤差。常 常希望當電流鏡兩端具有小電壓(通常被稱為凈空電壓(headroom))時 電流鏡具有好的精確性。通常，短溝道MOS晶體管具有更低的輸出阻抗， 該輸出阻抗導致了由二極管晶體管和鏡晶體管的漏極電壓之間差異造成 的的鏡像誤差。歸因于晶體管的更低輸出阻抗的鏡像誤差被稱為系統誤 差。
003為了克服這一問題，傳統的共射共基(cascoding)方法利用四個 MOS晶體管來完善電流鏡電路。與簡單的雙晶體管鏡像技術相比，這一 傳統方法中的共射共基電流源需要更大的凈空電壓。這些架構使系統誤 差最小化。但如果存在顯著的柵極泄漏，大多數傳統共射共基電流鏡或
5簡單MOS二極管電流鏡要忍受大的輸出電流誤差。其它傳統技術在鏡像 晶體管之間或者利用放大器或者利用源極跟隨器，這也可以用來解決柵 極泄漏問題。然而，盡管使用源極跟隨器導致對柵極泄漏不敏感，但仍 需要很大的輸入凈空電壓。存在其它利用反饋放大器的傳統技術，這些 反饋放大器需要更大的面積和功率。
發明內容
004根據本主題的一個方面，提供一種電流鏡電路，其包括接收輸入 電流的輸入級和提供輸出電流的輸出級。進一步地，該電流鏡電路包括 連接在所述輸入級和所述輸出級之間的一對互補源極跟隨器。這一對互 補源極跟隨器接收第一電流源和第二電流源，并為所述輸入級和所述輸 出級建立偏置電壓，所述偏置電壓是獨立于所述輸入級和所述輸出級之 間柵極泄漏的所述輸入電流的函數。這使得輸出電流能夠正比于輸入電 流并獨立于柵極泄漏。
005圖l是根據本發明實施方式對柵極泄漏不敏感的電流鏡電路的示意圖。
006圖2是根據本發明實施方式對柵極泄漏不敏感的共射共基電流鏡 電路的示意圖。
007圖3是根據本發明實施方式的另一種對柵極泄漏不敏感的共射共 基電流鏡的示意圖。
008圖4和圖5是根據本發明實施方式舉例說明針對如圖1-圖3所示 的電流鏡電路的電流源補償的示意圖。
具體實施例方式
009通過描述本發明的示例性實施方式來舉例說明可實現本發明原理 的一些方法。
010現在參考圖1，其圖示說明對柵極泄漏不敏感的電流鏡電路100 的示例性實施例。如圖1所示，電流鏡電路100包括輸入級110、輸出級120和一對互補源極跟隨器130。進一步如圖1所示，輸入級110包括第 一節點nl和第一鏡晶體管MNl。第一鏡晶體管MN1包括源電極、柵電 極和漏電極。第一鏡晶體管MN1的漏電極連接到第一節點nl。
011進一步如圖1所示， 一對互補源極跟隨器130包括PMOS源極跟 隨器132和NMOS源極跟隨器134。進一步如圖1所示，PMOS源極跟 隨器132包括第二節點n2和PMOS晶體管MP—S。 PMOS晶體管MP—S 包括源電極、柵電極和漏電極。NMOS源極跟隨器134包括NMOS晶體 管MN—S和第三節點n3。 NMOS晶體管MN—S包括源電極、柵電極和漏 電極。同樣如圖l所示，輸出級120包括第二鏡晶體管MN2，該第二鏡 晶體管MN2是包括源電極、柵電極和漏電極的NMOS晶體管。
012如圖l所示，節點nl連接到第一鏡晶體管MN1的漏極上。此外， 節點nl還被連接以接收輸入電流Iin。進一步如圖1所示，節點n2連接 到PMOS晶體管MP—S的源極上。節點n2被連接以接收第一電流源II。 同時如圖1所示，節點nl連接到PMOS晶體管MP一S的柵極上。進一步 地，PMOS晶體管的漏極連接到接地端140。
013此外，如圖1所示，NMOS晶體管MN—S的漏極耦合到電源。 NMOS晶體管MN_S的柵極連接到節點n2，且NMOS晶體管MN—S的 源極經由節點n3連接到第二電流源I2。同時，如圖1所示，第二鏡晶體 管MN2的漏極被連接以提供輸出電流Iout。第二鏡晶體管MN2的柵極 連接到節點n3。第二鏡晶體管MN2的源極連接到接地端140。
014在操作過程中，上述電流鏡電路100經由節點nl接收輸入電流 Iin并提供輸出電流Iout。進一步地，PMOS源極跟隨器132接收第一電 流源Il， NMOS源極跟隨器134接收第二電流源I2，并建立偏置電壓， 該偏置電壓獨立于輸入級110和輸出級120之間的柵極泄漏。節點n3 處的柵極泄漏被稱為ig，其由NMOS源極跟隨器134提供，因此節點n3 處的柵極電壓獨立于柵極泄漏(這同樣適用于當第一鏡晶體管MN1和第 二鏡晶體管MN2均為上述的PMOS基晶體管的情況，但是互補源極跟隨 器的次序需要反轉，且輸入電流和輸出電流的方向也需要反轉)。
015圖1所示的電流鏡電路IOO對柵極泄漏不敏感且僅需要小的輸入 凈空電壓。在圖1所示的實施例中，通過使用包括PMOS源極跟隨器132的一對互補源極跟隨器130來降低電流鏡電路IOO所需的輸入凈空電壓。
如圖1所示，通過從偏置到VTm+VTs+Vonm+Vons的節點n2減去 VTp+Vonj(其中Vtp禾Q Von_p分別是PMOS晶體管MP—S的閾值電壓和 過驅動電壓)，PMOS晶體管MP_S為輸入電流源Iin提供額外的凈空電 壓，其中V、、 VTs、 Vonm和Vons分別是第二電流鏡晶體管MN2 (在這 些實施例中，第一鏡晶體管MN1和第二鏡晶體管MN2的閾值電壓和過 驅動電壓相同)和NMOS源極跟隨器MN一S的閾值電壓和過驅動電壓。 如果PMOS晶體管MP_S和NMOS晶體管MN一S之間存在Vt失系，則 可以從電壓和(VTs+Vons+VTm)中消減去電壓和(VTp+Von_p)。通常， 總的消減并不能在整個過程步驟中保持，且與通過(VTs+V0ns+VTm)和 (VTp+ V0n_p)之間的差異計算處的限制V。^相比，輸入凈空電壓需求
016現在參考圖2，其圖示說明對柵極泄漏不敏感的共射共基電流鏡 電路200的示例性實施例。圖2中所示的共射共基電流鏡電路偏置圖1 所示的電流鏡電路的輸出共射共基放大器。共射共基電流鏡電路200與 圖1所示的電流鏡電路100類似，不同之處在于輸出級包括連接到第二 鏡晶體管MN2的第二NMOS晶體管MN一CAS。此外，共射共基電流鏡 電路200包括復制電路210，該復制電路為第二 NMOS晶體管MN_CAS 產生偏置。
017如圖2所示，復制電路210包括輸入級220，該輸入級連接到一 對互補源極跟隨器230，這一對互補源極跟隨器類似于圖1所示的輸入級 110和一對互補源極跟隨器130，不同之處在于在輸入級220中還有第二 NMOS晶體管MN—CAS一r連接到第一鏡晶體管MN l_r。與輸出級120 相關的第二 NMOS晶體管MN一CAS包括源電極、柵電極和漏電極。進 一步地，與復制電路210的輸入級220相關的第二 NMOS晶體管 MN一CAS—r包括源電極、柵電極和漏電極。
018如圖2所示，第二 NMOS晶體管MN—CAS的源電極連接到第二 鏡晶體管MN2的漏電極。NMOS晶體管MN_CAS的漏電極被連接以提 供輸出電流Iout。與復制電路210的輸入級220相關的第二 NMOS晶體 管MN_CAS—r的漏電極被連接以接收輸入電流Iin—r。進一步地，第二NMOS晶體管MN_CAS—r的源電極連接到與復制電路210相關的第一鏡 晶體管MNl_r。同時如圖2所示，第二 NMOS晶體管MN—CAS的柵電 極連接到與復制電路210相關的第二 NMOS晶體管MN一CAS一r的柵電 極。此外如圖2所示，第二 NMOS晶體管MN—CAS一r的漏電極連接到第 二 NMOS晶體管MN—CAS—r的柵電極。
019圖2所示的共射共基電流鏡電路200通過使用復制電路210來偏 置圖1所示的電流鏡電路100的輸出共射共基放大器。如圖2所示，復 制電路210將nl_r節點處的電壓偏置到與節點nl處的電壓相同。 MN—CAS—r偏置共射共基放大器。結果，第一鏡晶體管MN1和第二鏡晶 體管MN2的漏極電壓可以充分地彼此近似，以此使系統鏡像誤差最小化。 漏極電壓之間的差異是由于復制電路210和主偏置級130之間的失配， 共射共基的第二 NMOS晶體管MN_CAS_r的柵極泄漏以及復制電路210 和主偏置級130之間的泄漏電流的差異。源極跟隨器所用的電流源II、 12、 II—r和I2_r并不需要充分地彼此近似。這種電流源的輸出凈空電壓 是(VTm+VTs+Vonm+Vons) - (VTp+Von_p) +Von—cas。通過適當設計MP—S， 我們可以利用(VTp+V0n_p)來補償(VTm+VTs)。圖2所示電路的輸入凈 空電壓可以高于期望電壓值(Vonm)，高出的量可以等于由PMOS源極 跟隨器132所提供的消除誤差。共射共基電流鏡電路200的輸出凈空電 壓可以高于輸入凈空電壓，高出的量為共射共基放大器的過驅動電壓
(Von—cas)。復制偏置追蹤第一鏡晶體管MN1和MN—CAS的過程變化， 因此使偏置余量的最優化成為可能。同時將復制電路210做得小些，這 通過相對于主偏置級130將其等比例縮小來實現。
020圖2所示的共射共基電流鏡電路200降低系統鏡像誤差而不使用 輸入共射共基放大器且與圖1所示的電流鏡電路100相比不增大輸入凈 空電壓需求。此外，共射共基電流鏡電路200通過輸出共射共基放大器 提高輸出阻抗。
021現在參考圖3，其圖示說明具有共射共基偏置電路300的對柵極 泄漏不敏感的電流鏡的示例性實施例。圖3所示的共射共基偏置電路300 類似于圖1所示的電流鏡電路100，不同之處在于輸入級具有第一對鏡晶 體管且輸出級具有第二對鏡晶體管。如圖3所示，第一對鏡晶體管包括第一輸入鏡晶體管MN1—CAS和第一鏡晶體管MN1。第二對鏡晶體管包 括第一輸出鏡晶體管MN2—CAS和第二鏡晶體管MN2。022第一輸入鏡晶體管MN1—CAS、第一鏡晶體管MN1、第一輸出鏡 晶體管MN2—CAS和第二鏡晶體管MN2中的每一個均包括源電極、柵電 極和漏電極。如圖3所示，節點nl連接到第一輸入鏡晶體管MN1一CAS 的漏電極。第一輸入鏡晶體管MN1_CAS的源電極連接到第一鏡晶體管 MN1的漏電極。第一輸入鏡晶體管MN1一CAS的柵電極連接到第一輸出 鏡晶體管MN2—CAS的柵電極。此外，第一輸出鏡晶體管MN2_CAS的 漏電極被連接以提供輸出電流Iout。
023在圖3所示的共射共基偏置電路300中，如果VTp+V0n_p補償 VTs+VonS，則輸入凈空電壓與大擺幅共射共基放大器具有可比性，且依 賴于Vbias的輸出凈空電壓可以低至第二鏡晶體管MN2和第一輸出鏡晶 體管MN2_CAS的過驅動電壓之和。圖3所示的共射共基偏置電路300 可以用作在具有高柵極泄漏的任何CMOS處理中的一般電流鏡電路。
024現在參考圖4和圖5，其圖示說明用于圖1-圖3所示電流鏡電路 的電流補償的實施例。圖1和圖3所示的柵極泄漏校正電路具有三級 輸入級、 一對互補源極跟隨器極和輸出級。如果使MN—S的跨導gm比 較小，節點n3可以給出適度高的阻抗節點以產生米勒(Miller)補償效 應。解耦電容可以插入到節點n3以降低接地噪聲的影響，而不影響穩定 性。圖1-圖3所示電流鏡電路的詳細穩定性分析并未包括在本公開內， 因為它們在相關領域是公知的。執行圖4所示電路的小信號分析，得到 由如下等式給出的回路增益
+ gds) 0Cg + gmn)x(々gmp)……
025以下等式(3)提供如圖5所示添加米勒補償后的回路增益。
^^(i + cc(n))
j ^ =__Sis_門026在電流鏡的情況中，與Cg (柵極電容+解耦電容)相比，(負 載電容)比較小。我們已經假設Cg》CL。極點和零點由如下等式(4)給出。j = 2 =——_ 3 = — (CL+Cg) = j =--^- (4)
gmNcc ,(cg + Q, &cL《 c,， cc(i z —丄)
gmN
027從以上等式可以看出，Rz需要大于l/gmN以便零點位于左半平面。 以下等式(5a)顯示針對具有相位裕量大于60。的情況確保p2 > 2UGB
( gmn/Cc)的關系。參數zl、 p3和p4需要確保在參數UGB之外。在這 種情況下，Cl可以較小，因此p4可以容易地保持在參數UGB之外。為 了滿足以上條件且使zl在p3之前，Rz遵從以下等式
1 >丄(&)……5"
gum g mW C(
1《i + ^)〈尺〈(丄+丄).
.56
gmn
028通過用(gds，gds2) /gm2替換gds，相同的分析可以適用于圖3所 示的電路，其中gm2和gw為MN—CAS的跨導和輸出電導。
029在一些實施例中，圖1所示的第一鏡晶體管和第二鏡晶體管為 PMOS晶體管。同時在一些實施例中， 一對互補源極跟隨器130包括 PMOS源極跟隨器134和NMOS源極跟隨器132。還有在一些實施例中， PMOS源極跟隨器134包括第三節點n3和PMOS晶體管MN—S。該PMOS 晶體管MN_S包括源電極、柵電極和漏電極。此外，在這些實施例中， NMOS源極跟隨器132包括NMOS晶體管MP—S和第二節點n2。該NMOS 晶體管MP一S包括源電極、柵電極和漏電極。可以預見到在這些實施例 中，圖1所示的電流Iin和Iout的方向被反轉，且電源和接地端140也互 換。
030上述方法和設備提供各種方案來提供對柵極泄漏不敏感的電流鏡 電路。上述方法和設備利用一對互補源極跟隨器來降低電流鏡電路的輸 入凈空電壓需求。上述電路可以使用米勒補償來幫助降低補償電容。接 地的解耦電容也可以添加到鏡像柵極節點以降低接地噪聲影響而不影響 電流鏡電路的穩定性。利用NMOS基電流鏡電路描述了上述電路，但它 們同樣適用于PMOS基電流鏡電路。此外，由于添加上述柵極泄漏容限 方案而造成的對硅面積需求的影響是相當低的。
031應該理解，所述示例性實施方式僅是示例性的，而不是限制性的。通過閱讀上述說明書，對本領域技術人員來說本發明權利要求范圍內的 很多其它實施例是顯而易見的。
權利要求
1.一種電路，其包括一輸入級，其接收輸入電流；一輸出級，其提供輸出電流；和一對互補源極跟隨器，其連接在所述輸入級和所述輸出級之間，所述一對互補源極跟隨器分別接收第一電流源和第二電流源，并為所述輸入級和所述輸出級建立偏置電壓，所述偏置電壓是是獨立于所述輸入級和所述輸出級之間的柵極泄漏的所述輸入電流的函數。
2. 如權利要求l所述的電路，其中所述一對互補源極跟隨器包括PMOS或NMOS源極跟隨器；禾口NMOS或PMOS源極跟隨器，其連接到所述PMOS或NMOS源極跟 隨器，其中所述PMOS或NMOS源極跟隨器連接到所述輸入級，且其中所 述NMOS或PMOS源極跟隨器連接到所述輸入級和所述輸出級。
3. 如權利要求2所述的電路，其中所述輸入級包括 第一節點，其連接以接收所述輸入電流；和第一鏡晶體管，其具有源電極、柵電極和漏電極，且其中所述第一鏡 晶體管的所述漏電極連接到所述第一節點。
4. 如權利要求3所述的電路，其中所述PMOS或NMOS源極跟隨 器包括第二節點，其連接以接收所述第一電流源；和PMOS或NMOS晶體管，其具有源電極、柵電極和漏電極，其中所述 PMOS或NMOS晶體管的所述源電極連接到所述第二節點，所述柵電極連 接到所述第一節點，且所述PMOS晶體管的所述漏電極連接到接地端。
5. 如權利要求4所述的電路，其中所述NMOS或PMOS源極跟隨 器包括第三節點；和NMOS或PMOS晶體管，其具有源電極、柵電極和漏電極，其中所 述NMOS或PMOS晶體管的所述源電極連接到所述第二電流源，其中 所述NMOS或PMOS晶體管的所述柵電極連接到所述第二節點，其中 所述NMOS或PMOS晶體管的所述源極連接到所述第三節點，且其中 所述第三節點連接到所述第一鏡晶體管的所述柵電極，其中所述第三節 點經由所述第二電流源連接到所述接地端，且所述NMOS或PMOS晶體 管的所述漏極耦合到電源。
6. 如權利要求3或5所述的電路，其中所述輸出級包括 第二鏡晶體管，其具有源電極、柵電極和漏電極，其中所述第二鏡晶體管的所述漏電極耦合以提供輸出電流，其中所述第二鏡晶體管的所述柵 電極連接到所述第三節點，且其中所述第二鏡晶體管的所述源電極連接到 所述接地端。
7. 如權利要求6所述的電路，其中所述第一鏡晶體管和所述第二鏡晶 體管是NMOS或PMOS晶體管。
8. —種電流鏡共射共基偏置電路，其包括主偏置級，其中所述主偏置級包括接收輸入電流的輸入級； 提供輸出電流的輸出級；一對互補源極跟隨器，其連接在所述輸入級和所述輸出級之間， 所述一對互補源極跟隨器分別接收第一電流源和第二電流源，并為所述 輸入級和所述輸出級提供作為所述輸入電流的函數的柵極泄漏電流；和復制電路，其連接到所述輸出級以便作為所述主偏置級的函數 來偏置所述輸出級。
9. 一種具有共射共基偏置電路的低壓電流鏡，其包括 接收輸入電流的輸入級，其中所述輸入級具有第一對鏡晶體管；提供輸出電流的輸出級，其中所述輸出級具有第二對鏡晶體管；和 一對互補源極跟隨器，其連接在所述輸入級和所述輸出級之間，所 述一對互補源極跟隨器分別接收第一電流源和第二電流源，并為所述輸 入級和所述輸出級建立偏置電壓，所述偏置電壓是獨立于所述輸入級和 所述輸出級之間的柵極泄漏的所述輸入電流的函數。
全文摘要
一種對柵極泄漏不敏感的電流鏡電路(100)其包括輸入級(110)、輸出級(120)和一對互補源極跟隨器(130)。這對互補源極跟隨器連接在該輸入級和該輸出級之間。在操作過程中，輸入級接收輸入電流，這對互補源極跟隨器接收第一電流源和第二電流源。然后輸出級提供輸出電流。互補源極跟隨器形成負反饋回路并為輸入級和輸出級建立偏置電壓，該偏置電壓是獨立于輸入級和輸出級之間的柵極泄漏的輸入電流的函數。
文檔編號H03F3/04GK101558557SQ200780013883
公開日2009年10月14日 申請日期2007年4月19日 優先權日2006年4月19日
發明者S·K·史瑞納斯, S·希思 申請人:德克薩斯儀器股份有限公司