專利名稱：允許脈寬調(diào)制值的立即更新的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有數(shù)字脈寬調(diào)制(PWM)能力的數(shù)字裝置，且更明確地說，涉及一 種允許立即更新脈寬調(diào)制工作循環(huán)及/或周期值的改變的數(shù)字裝置。
背景技術(shù)：
在開關(guān)模式電源(SMPS)中，提供脈寬調(diào)制工作循環(huán)的立即(異步)更新的能力非 常重要，因?yàn)榭刂苹芈贩€(wěn)定性及性能與所述控制回路"滯后"成反比。所述"滯后" 是從反饋信息的獲取直到向系統(tǒng)提供新的激勵(lì)的時(shí)間。當(dāng)前技術(shù)的脈寬調(diào)制產(chǎn)生器 可招致從新的激勵(lì)值(工作循環(huán))的計(jì)算直到可在下一脈寬調(diào)制邊界(同步更新)處更新 脈寬調(diào)制的延遲。(l)如果將新的較小工作循環(huán)值編程到脈寬調(diào)制產(chǎn)生器中，(2)如果 脈寬調(diào)制循環(huán)計(jì)數(shù)器已前進(jìn)超過新的工作循環(huán)值，以及(3)如果在工作循環(huán)值與脈寬 調(diào)制循環(huán)計(jì)數(shù)值之間做一相等比較，那么可導(dǎo)致此延遲。脈寬調(diào)制循環(huán)計(jì)數(shù)器還可 能"錯(cuò)過"最大工作循環(huán)值并保持"導(dǎo)通"直到脈寬調(diào)制計(jì)數(shù)器達(dá)到其硬件限制且 從一最大計(jì)數(shù)"翻轉(zhuǎn)"到零計(jì)數(shù)，從而開始下一脈寬調(diào)制循環(huán)。此"翻轉(zhuǎn)"時(shí)間可 以是所需脈寬調(diào)制循環(huán)持續(xù)時(shí)間的倍數(shù)并在控制開關(guān)模式電源時(shí)可能導(dǎo)致嚴(yán)重的功 能性問題。
發(fā)明內(nèi)容
因此，需要一種克服以上所識(shí)別的問題以及現(xiàn)有技術(shù)中的其它缺點(diǎn)及缺陷的方 式，所述方式為數(shù)字裝置(例如微處理器、微控制器、數(shù)字信號(hào)處理器(DSP)、可編程 邏輯陣列(PLA)、專用集成電路(ASIC)及類似物)中提供數(shù)字脈寬調(diào)制產(chǎn)生特征，包括 對(duì)于先進(jìn)開關(guān)電源系統(tǒng)(例如，開關(guān)模式電源(SMPS)系統(tǒng))的操作及控制有用且有利的 特征。根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例， 一種用于產(chǎn)生脈寬調(diào)制(PWM)的設(shè)備可包含 定時(shí)器/計(jì)數(shù)器；周期寄存器；工作循環(huán)寄存器；第一比較器，其具有耦合到所述周 期寄存器的第一輸入、耦合到所述定時(shí)器/計(jì)數(shù)器的第二輸入及耦合到所述定時(shí)器/計(jì) 數(shù)器的重設(shè)的輸出，使得當(dāng)計(jì)數(shù)值等于或大于存儲(chǔ)于所述周期寄存器中的周期值時(shí) 所述定時(shí)器/計(jì)數(shù)器的所述計(jì)數(shù)值重設(shè)；以及第二比較器，其具有耦合到所述工作循 環(huán)寄存器的第一輸入、耦合到所述定時(shí)器/計(jì)數(shù)器的第二輸入及產(chǎn)生脈寬調(diào)制信號(hào)的 輸出，其中當(dāng)所述計(jì)數(shù)值小于存儲(chǔ)于所述工作循環(huán)寄存器中的工作循環(huán)值時(shí)，所述 脈寬調(diào)制信號(hào)處于第一邏輯電平，否則所述第二比較器的輸出處的脈寬調(diào)制信號(hào)處 于第二邏輯電平。
根據(jù)本發(fā)明的另一特定實(shí)例性實(shí)施例， 一種用于產(chǎn)生脈寬調(diào)制(PWM)的方法可 包含以下步驟提供周期值；提供工作循環(huán)值；遞增時(shí)間計(jì)數(shù)值；比較所述時(shí)間計(jì) 數(shù)值與所述周期值，使得當(dāng)所述時(shí)間計(jì)數(shù)值等于或大于所述周期值時(shí)，將所述時(shí)間 計(jì)數(shù)值重設(shè)到第一時(shí)間計(jì)數(shù)值；以及比較所述時(shí)間計(jì)數(shù)值與所述工作循環(huán)值，使得 當(dāng)所述時(shí)間計(jì)數(shù)值小于所述工作循環(huán)值時(shí)，則脈寬調(diào)制信號(hào)處于第一邏輯電平，否 則所述脈寬調(diào)制信號(hào)處于第二邏輯電平。
結(jié)合附圖參考以下說明，可更完整地了解本發(fā)明的揭示內(nèi)容，其中
圖1圖解說明現(xiàn)有技術(shù)的脈寬調(diào)制(PWM)產(chǎn)生器的示意性框圖2根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例圖解說明允許立即更新脈寬調(diào)制工作循環(huán)
及/或周期值的脈寬調(diào)制產(chǎn)生器的示意性框圖3圖解說明來自圖1中圖解說明的脈寬調(diào)制產(chǎn)生器的脈寬調(diào)制信號(hào)的示意性
時(shí)序圖4根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例圖解說明來自圖2中圖解說明的脈寬調(diào)制 產(chǎn)生器的特定實(shí)例性實(shí)施例的脈寬調(diào)制信號(hào)的示意性時(shí)序圖5圖解說明來自圖1中圖解說明的脈寬調(diào)制產(chǎn)生器的脈寬調(diào)制信號(hào)的另一示 意性時(shí)序圖6根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例圖解說明來自圖2中圖解說明的脈寬調(diào)制 產(chǎn)生器的特定實(shí)例性實(shí)施例的脈寬調(diào)制信號(hào)的另一示意性時(shí)序圖；以及
圖7根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例圖解說明耦合到開關(guān)模式電源的具有脈寬 調(diào)制產(chǎn)生能力的數(shù)字裝置。
盡管本發(fā)明易受各種修改及替代形式，但圖式中顯示本發(fā)明的特定實(shí)例性實(shí)施 例且于本文中作詳細(xì)描述。然而，應(yīng)明白，本文中特定實(shí)例性實(shí)施例的說明并不打 算將本發(fā)明限制在本文所揭示的特定形式，相反，本發(fā)明涵蓋所附權(quán)利要求書所定
義的所有修改及等效物。
具體實(shí)施例方式
現(xiàn)參考圖式來示意性圖解說明特定實(shí)例性實(shí)施例的細(xì)節(jié)。圖式中相同的元件將 由相同的編號(hào)表示，而相似的元件將由具有不同小寫字母下標(biāo)的相同編號(hào)來表示。
參考圖1，其描繪現(xiàn)有技術(shù)的脈寬調(diào)制(PWM)產(chǎn)生器的示意性框圖?，F(xiàn)有技術(shù) 的脈寬調(diào)制產(chǎn)生器(一般由編號(hào)100表示)可包含周期寄存器102、定時(shí)器/計(jì)數(shù)器104、 工作循環(huán)寄存器106、定時(shí)器/周期比較器108、工作循環(huán)更新寄存器IIO、工作循環(huán) /定時(shí)器比較器112及脈寬調(diào)制觸發(fā)器118。針對(duì)脈寬調(diào)制信號(hào)114，可以所需周期加 載周期寄存器102且可以所需工作循環(huán)加載工作循環(huán)寄存器106(參見圖3及5)。定 時(shí)器/計(jì)數(shù)器104遞增計(jì)數(shù)直到其計(jì)數(shù)值等于存儲(chǔ)于周期寄存器102中的周期值。當(dāng) 兩者相等時(shí)，設(shè)定脈寬調(diào)制觸發(fā)器118(Q輸出變高或變?yōu)檫壿?1")，接著將定時(shí)器 /計(jì)數(shù)器104重設(shè)回到零并再次開始遞增計(jì)數(shù)直到由比較器108確定其計(jì)數(shù)與周期值 相等。每當(dāng)來自定時(shí)器計(jì)數(shù)器104的計(jì)數(shù)值等于存儲(chǔ)于周期寄存器102中的周期值 時(shí)，將以存儲(chǔ)于工作循環(huán)寄存器106中的所需工作循環(huán)值加載工作循環(huán)更新寄存器 110。工作循環(huán)/定時(shí)器比較器112確定來自定時(shí)器/計(jì)數(shù)器104的計(jì)數(shù)等于存儲(chǔ)于工 作循環(huán)更新寄存器110中的脈寬調(diào)制工作循環(huán)值的時(shí)間，并在相等時(shí)來自工作循環(huán) 更新寄存器110的輸出114清除脈寬調(diào)制觸發(fā)器118(Q輸出變低或變?yōu)檫壿?0")， 借此在脈寬調(diào)制觸發(fā)器118的輸出120處產(chǎn)生脈寬調(diào)制信號(hào)。將比較器112與觸發(fā) 器118用于迫使工作循環(huán)更新與脈寬調(diào)制循環(huán)邊界(完整周期)以避免脈寬調(diào)制信號(hào)中 的潛在錯(cuò)誤。
參考圖2，其根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例描繪允許立即更新脈寬調(diào)制工作循 環(huán)及/或周期值的脈寬調(diào)制產(chǎn)生器的示意性框圖。脈寬調(diào)制產(chǎn)生器(一般由編號(hào)200表 示)可包含周期寄存器102、定時(shí)器/計(jì)數(shù)器104、工作循環(huán)寄存器106、定時(shí)器/周期 比較器208及工作循環(huán)/定時(shí)器比較器212。針對(duì)脈寬調(diào)制信號(hào)214，可以所需周期加 載周期寄存器102而可以所需工作循環(huán)加載工作循環(huán)寄存器106(參見圖4與6)。定 時(shí)器/計(jì)數(shù)器104遞增計(jì)數(shù)直到其計(jì)數(shù)值等于或大于存儲(chǔ)于周期寄存器102中的周期 值，接著將定時(shí)器/計(jì)數(shù)器104重設(shè)回到零并再次開始遞增計(jì)數(shù)。通過在比較器208 中具有等于或大于比較特征，可以立即更新脈寬調(diào)制周期改變而不必等待當(dāng)前脈寬
調(diào)制周期的完成。此在縮短脈寬調(diào)制周期時(shí)尤其重要。
每當(dāng)來自定時(shí)器/計(jì)數(shù)器104的值小于工作循環(huán)寄存器106中的值時(shí)，工作循環(huán) /定時(shí)器比較器212在其輸出214處產(chǎn)生脈寬調(diào)制信號(hào)。此特征允許將工作循環(huán)立即 更新(異步更新)到新的脈寬調(diào)制工作循環(huán)值而非等待直到脈寬調(diào)制周期結(jié)束以接受 新的工作循環(huán)值。此在響應(yīng)改變的系統(tǒng)狀態(tài)(例如，脈寬調(diào)制工作循環(huán)的改變)時(shí)減小 控制回路的等待時(shí)間，并在脈寬調(diào)制工作循環(huán)定時(shí)器/計(jì)數(shù)器104已前進(jìn)超過經(jīng)更新 的工作循環(huán)最大值的情況下防止脈寬調(diào)制"失控"(例如，錯(cuò)過脈寬調(diào)制循環(huán))。還應(yīng)注意根據(jù)本發(fā)明的教導(dǎo)不需要工作循環(huán)更新寄存器(圖1的寄存器110)。
預(yù)期并處于本發(fā)明的范圍內(nèi)，可以將數(shù)字裝置702(參見圖7)的邏輯用于將工作 循環(huán)值寫入到工作循環(huán)寄存器106及/或從工作循環(huán)寄存器106讀取工作循環(huán)值，并 用于將周期值寫入到周期寄存器102及/或從周期寄存器102讀取周期值。脈寬調(diào)制 產(chǎn)生器200還可以是數(shù)字裝置702的邏輯電路的一部分(與其形成整體)。
參考圖3，其描繪來自圖1中圖解說明的脈寬調(diào)制產(chǎn)生器的脈寬調(diào)制信號(hào)的示意 性時(shí)序圖。在圖3的左側(cè)部分上，脈寬調(diào)制信號(hào)波形302具有周期=7及工作循環(huán)=4。 在時(shí)間304處，將工作循環(huán)改變(增加)到5但脈寬調(diào)制信號(hào)波形302不采取新的5的 工作循環(huán)直到在當(dāng)前周期時(shí)間306結(jié)束時(shí)完成當(dāng)前工作循環(huán)=4。因此，自工作循環(huán) 從4改變到5且實(shí)際脈寬調(diào)制信號(hào)302實(shí)施此新的工作循環(huán)以來，已引起顯著延遲。 時(shí)鐘波形320 —般表示用于確定脈寬調(diào)制周期與工作循環(huán)的脈寬調(diào)制產(chǎn)生器時(shí)鐘。
參考圖4，其根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例描繪來自圖2中圖解說明的脈寬調(diào) 制產(chǎn)生器的特定實(shí)例性實(shí)施例的脈寬調(diào)制信號(hào)的示意性時(shí)序圖。在圖4的左側(cè)部分 上，脈寬調(diào)制信號(hào)波形402具有周期=7及工作循環(huán)=4。在時(shí)間304處，當(dāng)將工作循 環(huán)改變到5時(shí)，脈寬調(diào)制信號(hào)波形402立即采取新的5的工作循環(huán)。因此，自在時(shí) 間304處工作循環(huán)從4改變到5且實(shí)際脈寬調(diào)制信號(hào)402波形實(shí)施此新的工作循環(huán) 以來，實(shí)質(zhì)上不存在延遲。
參考圖5，其描繪來自圖1中圖解說明的脈寬調(diào)制產(chǎn)生器的脈寬調(diào)制信號(hào)的另一 示意性時(shí)序圖。在圖5的左側(cè)部分上，脈寬調(diào)制信號(hào)波形502具有周期=7及工作循 環(huán)=4。在時(shí)間504處，將工作循環(huán)改變(降低)到3但脈寬調(diào)制信號(hào)波形502不采取新 的3的工作循環(huán)直到當(dāng)前周期(=7)已于時(shí)間506所指示的時(shí)間周期結(jié)束時(shí)完成。在此 實(shí)例中，脈寬調(diào)制工作循環(huán)計(jì)數(shù)器106已"錯(cuò)過"最大工作循環(huán)值并保持"導(dǎo)通" 直到計(jì)數(shù)器106達(dá)到其硬件限制并從(例如)FFFF "翻轉(zhuǎn)"到零計(jì)數(shù)，從而在下一脈寬 調(diào)制周期處開始。此"翻轉(zhuǎn)"時(shí)間可以是多個(gè)所需脈寬調(diào)制工作循環(huán)并可能導(dǎo)致嚴(yán) 重的功能性控制問題。在圖5中所示的實(shí)例中，損失脈寬調(diào)制工作循環(huán)508(由時(shí)間 504與506之間的虛線所指示)。
參考圖6，其根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例描繪來自圖2中圖解說明的脈寬調(diào) 制產(chǎn)生器的特定實(shí)例性實(shí)施例的脈寬調(diào)制信號(hào)的另一示意性時(shí)序圖。在圖6的左側(cè) 部分上，脈寬調(diào)制信號(hào)波形602具有周期=7及工作循環(huán)=4。在時(shí)間504處，將工作 循環(huán)改變(降低)到3而脈寬調(diào)制信號(hào)波形502立即采取新的3的工作循環(huán)。在時(shí)間504 處及此后(直到下一工作循環(huán)改變)，脈寬調(diào)制信號(hào)波形602具有周期=7及工作循環(huán) =3。因此，自在時(shí)間504處將工作循環(huán)從4改變到3且實(shí)際脈寬調(diào)制信號(hào)602波形 實(shí)施此新的工作循環(huán)以來，實(shí)質(zhì)上不存在延遲("滯后時(shí)間")。此在脈寬調(diào)制工作循 環(huán)計(jì)數(shù)器104已前進(jìn)超過經(jīng)更新的工作循環(huán)最大值的情況下允許對(duì)新的(較小)值的立 即工作循環(huán)反應(yīng)，從而防止脈寬調(diào)制"失控"(例如錯(cuò)過脈寬調(diào)制循環(huán))。
參考圖7，其根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例描繪耦合到開關(guān)模式電源的具有脈寬調(diào)制產(chǎn)生能力的數(shù)字裝置。可以將數(shù)字裝置702(例如微處理器、微控制器、數(shù)字
信號(hào)處理器(DSP)、可編程邏輯陣列(PLA)、專用集成電路(ASIC)及類似物)耦合到開 關(guān)模式電源704或使用脈寬調(diào)制作為其控制的任何其它系統(tǒng)?？梢酝ㄟ^數(shù)字裝置702 來加載(及/或讀取)工作循環(huán)寄存器106及/或周期寄存器102(圖2)。
盡管已參考本發(fā)明的實(shí)例性實(shí)施例描繪、描述及定義了本發(fā)明的實(shí)施例，但此 類參考并不暗示是對(duì)本發(fā)明的限制，且不推斷此類限制。正如所屬領(lǐng)域的技術(shù)人員 及受益于本發(fā)明者所知，可在形式及功能上對(duì)所揭示的標(biāo)的物進(jìn)行相當(dāng)大的修改、 變更及等效改變。本發(fā)明所描繪及描述的實(shí)施例僅是實(shí)例，并非詳盡說明本發(fā)明的 范圍。
權(quán)利要求
1、一種用于產(chǎn)生脈寬調(diào)制(PWM)的設(shè)備，其包含定時(shí)器/計(jì)數(shù)器；周期寄存器；工作循環(huán)寄存器；第一比較器，其具有耦合到所述周期寄存器的第一輸入、耦合到所述定時(shí)器/計(jì)數(shù)器的第二輸入及耦合到所述定時(shí)器/計(jì)數(shù)器的重設(shè)的輸出，使得當(dāng)計(jì)數(shù)值等于或大于存儲(chǔ)于所述周期寄存器中的周期值時(shí)所述定時(shí)器/計(jì)數(shù)器的所述計(jì)數(shù)值重設(shè)；以及第二比較器，其具有耦合到所述工作循環(huán)寄存器的第一輸入、耦合到所述定時(shí)器/計(jì)數(shù)器的第二輸入及產(chǎn)生脈寬調(diào)制信號(hào)的輸出，其中當(dāng)所述計(jì)數(shù)值小于存儲(chǔ)于所述工作循環(huán)寄存器中的工作循環(huán)值時(shí)，所述脈寬調(diào)制信號(hào)處于第一邏輯電平，否則所述第二比較器的所述輸出處的所述脈寬調(diào)制信號(hào)處于第二邏輯電平。
2、 如權(quán)利要求1所述的設(shè)備，其進(jìn)一步包含耦合到所述周期寄存器和所述工作 循環(huán)寄存器的數(shù)字裝置。
3、 如權(quán)利要求2所述的設(shè)備，其中所述數(shù)字裝置選自由微處理器、微控制器、 數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)及可編程邏輯陣列(PLA)組成的群組。
4、 如權(quán)利要求2所述的設(shè)備，其中所述數(shù)字裝置將所述周期值寫入到所述周期 寄存器。
5、 如權(quán)利要求2所述的設(shè)備，其中所述數(shù)字裝置將所述工作循環(huán)值寫入到所述 工作循環(huán)寄存器。
6、 如權(quán)利要求2所述的設(shè)備，其中所述數(shù)字裝置從所述周期寄存器讀取所述周 期值。
7、 如權(quán)利要求2所述的設(shè)備，其中所述數(shù)字裝置從所述工作循環(huán)寄存器讀取所 述工作循環(huán)值。
8、 如權(quán)利要求1所述的方法，其中所述第一邏輯電平是邏輯"1"且所述第二 邏輯電平是邏輯"0"。
9、 如權(quán)利要求1所述的方法，其中所述第一邏輯電平是邏輯"0"且所述第二 邏輯電平是邏輯"l"。
10、 一種用于產(chǎn)生脈寬調(diào)制(PWM)的方法，所述方法包含以下步驟 提供周期值；提供工作循環(huán)值； 遞增時(shí)間計(jì)數(shù)值；將所述時(shí)間計(jì)數(shù)值與所述周期值進(jìn)行比較，使得當(dāng)所述時(shí)間計(jì)數(shù)值等于或大于 所述周期值時(shí)，將所述時(shí)間計(jì)數(shù)值重設(shè)到第一時(shí)間計(jì)數(shù)值；以及將所述時(shí)間計(jì)數(shù)值與所述工作循環(huán)值進(jìn)行比較，使得當(dāng)所述時(shí)間計(jì)數(shù)值小于所 述工作循環(huán)值時(shí)，則脈寬調(diào)制信號(hào)處于第一邏輯電平，否則所述脈寬調(diào)制信號(hào)處于 第二邏輯電平。
11、 如權(quán)利要求IO所述的方法，其中所述第一時(shí)間計(jì)數(shù)值為零。
12、 如權(quán)利要求10所述的方法，其中所述第一邏輯電平是邏輯"1"且所述第 二邏輯電平是邏輯"0"。
13、 如權(quán)利要求10所述的方法，其中所述第一邏輯電平是邏輯"0"且所述第 二邏輯電平是邏輯"1"。
全文摘要
本發(fā)明揭示一種能夠異步更新其脈寬調(diào)制工作循環(huán)及/或周期值的脈寬調(diào)制(PWM)產(chǎn)生器，其允許立即校正新的脈寬調(diào)制工作循環(huán)及/或周期值而非等待直到脈寬調(diào)制周期的結(jié)束以接受新的工作循環(huán)及/或周期值。此在響應(yīng)于改變的系統(tǒng)狀態(tài)(例如，脈寬調(diào)制工作循環(huán)的改變)時(shí)減小控制回路中的等待時(shí)間。而且，如果脈寬調(diào)制工作循環(huán)定時(shí)器/計(jì)數(shù)器已前進(jìn)超過經(jīng)更新的工作循環(huán)最大值，那么防止所述脈寬調(diào)制工作循環(huán)“失控”(例如錯(cuò)過脈寬調(diào)制循環(huán))。
文檔編號(hào)H03K7/08GK101416390SQ200780011624
公開日2009年4月22日 申請(qǐng)日期2007年4月2日 優(yōu)先權(quán)日2006年4月4日
發(fā)明者史蒂夫·布拉德利, 布賴恩·克里斯 申請(qǐng)人:密克羅奇普技術(shù)公司