專利名稱：一種復位電路的制作方法
技術領域：
本實用新型涉及一種復位電路。
技術背景在電視機及其他單片機控制系統的應用中，經常會遇到CPU (中央處理器)供電因各種 原因出現異常的瞬間掉電、尖鋒毛刺等現象，這種異常的掉電和毛刺如果不加以處理，會導 致系統不能正常工作，甚至出現死機或損壞硬件電路。現有傳統的復位電路大部分采用RC充 電延時復位電路，其電路結構簡單，但同時也因其電路本身容易受各種噪聲干擾而降低了可 靠性。在實際應用中，為了提高CPU的復位可靠性， 一般都采用增加施密特觸發器或采用集 成電路(如MAX系列等芯片)作為復位電路，增加了整機成本。隨著集成電路技術的發展， 芯片集成度越來越高，通過對同一電源分壓就足夠滿足系統不同功能的需要。如長虹CHD-8 機芯彩電單芯片就是通過對+5V分壓，分別為CPU及其外圍電路提供供電電壓，但是傳統復位 電路的復位電平無法改變，因此不得不另外增加復位電路或者對CPU單獨進行復位控制，從 而增加了硬件成本。實用新型內容本實用新型要解決的技術問題，就是針對現有技術的不足而提出一種成本低、抗干擾性 好、復位電平可調整的復位電路。本實用新型解決上述技術問題采用的技術方案是， 一種復位電路，包括電阻R1、電阻 R2、電阻R3、電阻R4、電阻R5、 二極管D1、 二極管D2、電容C1、電容C2、三極管T1;所述三 極管T1的基極與二極管D2的正極、電阻R1的一端、電容C2的正極連接；所述三極管T1的射極 與二極管D1的負極及電容C1的正極連接；所述三極管T1的集電極與電阻R2的一端連接；所述 電阻R1的另一端與二極管D2的負極及二極管D1的正極連接；所述電阻R2、電阻R3、電阻R5依 次串聯至地；所述電阻R4—端接在電阻R2與電阻R3之間的節點上，另一端接在CPU的復位端 ;所述電容C1、電容C2的負極均接地。所述三極管T1為PNP型三極管。本實用新型的有益效果是，提高了復位電路抗干擾能力，且可以應用于多芯片同步復位 并提供不同的復位電平。
圖l為本實用新型電路原理圖。
具體實施方式
以下結合附圖對本實用新型作進一步描述。如圖1所示，本實用新型的復位電路包括，電阻R1、電阻R2、電阻R3、電阻R4、電阻R5 、二極管D1、 二極管D2、電容C1、電容C2、三極管T1;所述三極管T1的基極與二極管D2的正 極、電阻R1的一端、電容C2的正極連接；所述三極管T1的射極與二極管D1的負極及電容C1的 正極連接；所述三極管T1的集電極與電阻R2的一端連接；所述電阻R1的另一端與二極管D2的 負極及二極管D1的正極連接；所述電阻R2、電阻R3、電阻R5依次串聯至地；所述電阻R4—端 接在電阻R2與電阻R3之間的節點上，另一端接在CPU的復位端；所述電容C1、電容C2的負極 均接地。所述三極管T1為PNP型三極管。該電路為高電平脈沖復位，在CPU上電瞬間，因電容C1充電回路是通過二極管D1充電， 所以充電速度較電容C2快。三極管T1很快充電至飽和導通，三極管T1的集電極有一高電平電 壓輸出，通過電阻R2、電阻R3、電阻R5的分壓作用，可以取得所需要的復位電平。當電容 C2充電接近電源電壓時，三極管T1截至，三極管T1的集電極輸出由高電平掉至0V，完成上電 復位動作。其中復位延遲時間可由電阻R1與電容C2的參數大小控制。當供電電源出現異常掉電的時候，電容C2就會通過二極管D2快速放電，而電容C1上的電 壓會因沒有放電回路基本保持不變。在三極管T1基極電壓低于發射極電壓約0.6V (PN結導通 電壓)的時候，三極管T1會再一次飽和導通，集電極輸出高電平，從而完成掉電復位動作。 保證了系統的可靠性。圖1中所示的二極管D2也是該電路工作可靠性的關鍵點之一。在供電電源出現異常掉電 的時候，如果沒有二極管D2，則電容C2就不能迅速放電，三極管T1則不能及時飽和導通，無 法正常完成復位動作，在這種情況下CPU會因為電源的掉電而導致內部寄存器工作異常，從 而導致整個系統控制出現異常。三極管T1不僅能夠提高該復位電路的帶負載的能力，同時也起隔離作用既隔離外部的 噪聲通過復位引腳干擾到CPU內部寄存器，也隔離了內部信號對外部電路的影響。保證了本 實用新型中復位電路的抗干擾性能。本實用新型適用于采用單片機控制系統的電器產品上，尤其適用于采用單片機控制系統 的電視機上。
權利要求1. 一種復位電路，其特征在于，包括電阻R1、電阻R2、電阻R3、電阻R4、電阻R5、二極管D1、二極管D2、電容C1、電容C2、三極管T1；所述三極管T1的基極與二極管D2的正極、電阻R1的一端、電容C2的正極連接；所述三極管T1的射極與二極管D1的負極及電容C1的正極連接；所述三極管T1的集電極與電阻R2的一端連接；所述電阻R1的另一端、二極管D2的負極、二極管D1的正極均與電源正極連接；所述電阻R2、電阻R3、電阻R5依次串聯至地；所述電阻R4一端接在電阻R2與電阻R3之間的節點上，另一端接在CPU的復位端；所述電容C1、電容C2的負極均接地。
專利摘要本實用新型涉及一種復位電路。本實用新型公開了一種復位電路，其技術方案的要點是，包括電阻R1、電阻R2、電阻R3、電阻R4、電阻R5、二極管D1、二極管D2、電容C1、電容C2、三極管T1；所述三極管T1的射極連接二極管D1的負極與電容C1的正極；所述三極管T1的集電極和電阻R2、電阻R3、電阻R5依次串聯至地；所述三極管T1的基極連接電容D2的正極及電阻R1的一端；所述電阻R1的另一端、二極管D2的負極、二極管D1的正極均連接至電源正極；所述電容C1的負極與地連接；所述電阻R4一端接在電阻R2與電阻R3之間的節點上，另一端接在CPU的復位端。本實用新型提高了復位電路抗干擾能力且復位電平可改變。
文檔編號H03K17/22GK201122942SQ20072020156
公開日2008年9月24日 申請日期2007年12月5日 優先權日2007年12月5日
發明者劉常富, 朱大林 申請人:四川長虹電器股份有限公司