專利名稱：Cmos交互耦合差動式電壓控制振蕩器的制作方法
技術領域：
本發明有關一種電壓控制振蕩器(Voltage Controlled Oscillator),特 別是有關一種CMOS交互耦合差動式電壓控制振蕩器(CMOS Cross-Coupled Differential Voltage Controlled Oscillator)。
背景技術：
請參照圖1，其所示是顯示現有的電壓控制振蕩器1的電路圖。如圖1所 示，現有的電壓控制振蕩器l包括電流控制單元11、PM0S交互耦合差動對12、 電感單元13、電容單元14、 NMOS交互耦合差動對15、以及電壓控制單元16 等。在不同頻率下，所需的電容值不同，故需調整電容單元14的變容器SWCAP1、 SWCAP2、 SWCAP3、 SWCAP4等的開關狀態。但是電壓控制單元16是由VDD和GND 提供電源電壓，故當變容器為關閉狀態，其兩端電位會形成為不同的電位，導 致變容器關閉電容值C0FF增加，減少開啟電容值C0N與關閉電容值COFF 二者 間的調動范圍(tuning range);另外，而來自VDD和振蕩器輸出端VC0P/VC0N 所提供的低頻雜訊(flicker noise)不同，會導致AM至PM雜訊(AM-to-PM noise)，使得相位雜訊(phase noise)增加，影響頻率準確度。
發明內容
因此，本發明的一目的在于提供一種CMOS交互耦合差動式電壓控制振蕩 器，可降低變容器的關閉電容值，提升開啟電容值與關閉電容值間的調動范圍。
本發明的另一目的在于提供一種CMOS交互耦合差動式電壓控制振蕩器， 使得變容器兩端的低頻雜訊相同，抑制相位雜訊產生。
本發明的又一目的在于提供一種CMOS交互耦合差動式電壓控制振蕩器， 可以濾除電感單元共用接點處的二次諧波。
為實現上述目的，本發明可通過提供一種交互耦合差動式電壓控制振蕩器
來完成。上述交互耦合差動式電壓控制振蕩器具有一對振蕩器輸出端，包括 一電流控制單元，耦接于一相對高電壓與一相對低電壓之間； 一第一交互耦合 差動對、 一電感單元、 一電容單元、以及一第二交互耦合差動單元等，以并聯 形式耦接于該對振蕩器輸出端之間，并以串疊形式耦接于該電流控制器與該相 對高電壓之間；其中，該電感單元還提供有一中央接點；以及一電壓控制器， 其耦接于該中央接點與該相對低電壓之間，并根據多個電壓控制信號控制電容 單元后，至該對振蕩器輸出端輸出。
另外，本發明還可通過提供一種交互耦合差動式電壓控制振蕩器來完成。 上述交互耦合差動式電壓控制振蕩器具有一對振蕩器輸出端，包括 一電流控 制單元，其耦接于一相對高電壓與一相對低電壓之間； 一第一交互耦合差動對、 一電感單元、 一電容單元、以及一第二交互耦合差動單元等，以并聯形式耦接 于該對振蕩器輸出端之間，并以串疊形式耦接于該電流控制器與該相對低電壓 之間；其中，該電感單元還提供有一中央接點；以及一電壓控制器，耦接于該 中央接點與該相對高電壓之間，并根據多個電壓控制信號控制電容單元后，至 該對振蕩器輸出端輸出。
圖1是顯示現有電壓控制振蕩器的電路圖2是顯示根據本發明電壓控制振蕩器一較佳實施例的電路圖3是顯示根據本發明電壓控制振蕩器另一較佳實施例的電路圖4是顯示根據本發明電壓控制振蕩器又一較佳實施例的電路圖；以及
圖5是顯示根據本發明電壓控制振蕩器再一較佳實施例的電路圖。
具體實施例方式
請參照圖2，其所示為根據本發明電壓控制振蕩器一較佳實施例的電路圖。 如圖2所示的電壓控制振蕩器2包括電源供應電壓V1和V2、電流控制單元 10、第一交互耦合差動對(cross-coupled differential pair) 20、電感單元 30、電容單元40、第二交互耦合差動對50、電壓控制單元60、多個電壓控制 信號VC1、 VC2、…、VCN、以及振蕩器輸出端VC0N和VC0P。根據本發明，電
源供應電壓V1的電壓值較電源供應電壓V2高，例如V1與V2的組合可以是
VDD與GND、 VDD與-VDD、或是GND與-VDD， GND通常代表接地電位，VDD可以 是5V、 3.3V、 2. 5V、 1.8V等電位，卻僅為舉例之用，非用以限定本發明。
電流控制單元10包括電流源(current source) 110、兩個N型金屬氧化 物半導體場效應晶體管(下文簡稱NMOS場效應晶體管)120和130。 NM0S場效 應晶體管120的漏極和柵極與麗0S場效應晶體管130的柵極互為耦接，羅0S 場效應晶體管120和130的源極均耦接至電源供應電壓V2，而電流源110則耦 接于電源供應電壓VI和醒0S場效應晶體管120的漏極之間，用以提供參考電 流IREF，使電流控制單元10構成電流鏡(current mirror)。
第一交互耦合差動對20、電感單元30、電容單元40以及第二交互耦合差 動對50等，大致以串疊(cascade)的方式耦接于電源供應電壓VI和電流控制 單元10之間。交互耦合差動對20包括兩個P型金屬氧化物半導體場效應晶體 管(下文簡稱PMOS場效應晶體管)210和220， PMOS場效應晶體管210與PMOS 場效應晶體管220的源極均耦接至電源供應電壓VI; PMOS場效應晶體管210 的柵極與PMOS場效應晶體管220的漏極均耦接至振蕩器輸出端VCON，而PMOS 場效應晶體管210的漏極則與PMOS場效應晶體管220的柵極均耦接至振蕩器 輸出端VCOP。
電感單元30耦接于振蕩器輸出端VCON與VCOP之間，可包含兩個電感器 310和320并于共用接點330處耦接。當然電感單元30也可以單一電感器實 現，并在單一電感器近中央處取一共用接點330即可。
電容單元40是由多個開關電容組SW1、 SW2、、 S麗所組成，這些開關 電容組SW1、 SW2、…、S西以并聯形式耦接于振蕩器輸出端VCON與VCOP之間。 如圖2所示，開關電容組SW1具有兩個變容器(varactor)410和412，兩個變 容器410和412耦接處即為偏壓點414;開關電容組SW2具有兩個變容器 (varactor)420和422，兩個變容器420和422耦接處即為偏壓點424;同理， 開關電容組S麗也具有兩個變容器430和432，兩個變容器430和432耦接處 即為偏壓點434。而上述變容器可以是接面變容器(junction varactor)，也可 以MOS晶體管實現。
第二交互耦合差動對50耦接于振蕩器輸出端VCON與VCOP之間，包括兩
個NM0S場效應晶體管510和520， NM0S場效應晶體管510與NM0S場效應晶體 管520的源極均耦接至電流控制單元10的醒0S場效應晶體管130的漏極。NM0S 場效應晶體管510的柵極與麗OS場效應晶體管520的漏極均耦接至振蕩器輸 出端VC0N，而醒OS場效應晶體管510的漏極則與麗OS場效應晶體管520的柵 極均耦接至振蕩器輸出端VC0P。
電壓控制單元60耦接于電感單元30的共用接點330和電源供應電壓V2 之間，由此二者提供電源。電壓控制單元60具有多個反相器或緩沖器 (buffer)610、 620、…、630，分別對應于電壓控制信號VC1 、 VC2、…、VCN， 用以將電壓控制信號VC1、 VC2、…、VCN反相處理后，分別耦接至開關電容組 SW1、 SW2、…、SWN的偏壓點414、 424、…、434等處做一控制。由于電壓控 制單元60是由共用接點330和電源供應電壓V2提供電源，故反相器610、 620、…、630等也均由接點330和電源供應電壓V2供應電源。
在不同的頻率下，所需的電容值不同，必須控制電容組SW1、 SW2、…、S麗 的變容器的開關狀態。根據本發明，當變容器被關閉時，變容器兩端電壓大致 相同，故能增加開啟電容值CON與關閉電容值COFF間的調動范圍。另外，由 于反相器610、 620、…、630等均耦接至電感單元30的共用接點330提供電 源電壓，故與振蕩器輸出端VCOP和VCON所提供的低頻雜訊(flicker noise) 大致相同，故可抑制相位雜訊產生。
請參照圖3，其所示為根據本發明電壓控制振蕩器另一較佳實施例的電路 圖。相較于圖2，圖3所示電壓控制振蕩器3還設置有一電容器CF，可設置于 電感單元30的接點330和電源供應電壓V2之間。由于振蕩器輸出端VC0P和 VC0N處為差動信號(differential signal)，故于電感單元30的接點330處會 產生二次諧波(2nd harmonic),根據本實施例，設置電容器CF于于電感單元 30的接點330和電源供應電壓V2之間，而與電感單元30構成一低通濾波器， 以濾除二次諧波。
請參照圖4，其所示為根據本發明電壓控制振蕩器又一較佳實施例的電路 圖。如圖4所示的電壓控制振蕩器4包括電源供應電壓V1和V2、電流控制 單元10、第一交互親合差動對(cross—coupled differential pair) 20、電感 單元30、電容單元40、第二交互耦合差動對50、電壓控制單元60、多個電壓
控制信號VC1、 VC2、…、VCN、以及振蕩器輸出端VCON和VC0P。根據本發明， 電源供應電壓VI的電壓值較電源供應電壓V2高，例如V1與V2的組合可以 是VDD與GND、 VDD與-VDD、或是GND與-VDD， GND通常代表接地電位，VDD可 以是5V、 3.3V、 2.5V、 1.8V等電位，卻僅為舉例之用，非用以限定本發明。
電流控制單元10包括電流源(current source) 110、兩個PMOS場效應晶 體管140和150。 PM0S場效應晶體管140的漏極和柵極與PM0S場效應晶體管 150的柵極互為耦接，PM0S場效應晶體管140和150的源極均耦接至電源供應 電壓VI，而電流源110則耦接于PM0S場效應晶體管140的漏極和電源供應電 壓V2之間，用以提供參考電流IREF，使電流控制單元10構成電流鏡(current mirror)。
第一交互耦合差動對20、電感單元30、電容單元40、以及第二交互耦合 差動對50等，大致以串疊(cascade)的方式耦接于電流控制單元10和電源供 應電壓V2之間。交互耦合差動對20包括兩個P型金屬氧化物半導體場效應晶 體管210和220， PMOS場效應晶體管210與PMOS場效應晶體管220的源極均 耦接至電流控制單元10的PMOS場效應晶體管150的漏極；PMOS場效應晶體管 210的柵極與PMOS場效應晶體管220的漏極均耦接至振蕩器輸出端VCON，而 PMOS場效應晶體管210的漏極則與PMOS場效應晶體管220的柵極均耦接至振 蕩器輸出端VC0P。
電感單元30耦接于振蕩器輸出端VCON與VCOP之間，可包含兩個電感器 310和320并于共用接點330處耦接。當然電感單元30也可以單一電感器實 現，并在單一電感器近中央處取一共用接點330即可。
電容單元40是由多個開關電容組SW1、 SW2、…、S麗所組成，這些開關 電容組SW1、 SW2、…、SWN以并聯形式耦接于振蕩器輸出端VCON與VC0P之間。 如圖4所示，開關電容組SW1具有兩個變容器(varactor)410和412，兩個變 容器410和412耦接處即為偏壓點414;開關電容組SW2具有兩個變容器 (varactor)420和422，兩個變容器420和422耦接處即為偏壓點424;同理， 開關電容組SWN也具有兩個變容器430和432，兩個變容器430和432耦接處 即為偏壓點434。而上述變容器可以是接面變容器(junction varactor)，也可 以MOS晶體管實現。 第二交互耦合差動對50是耦接于振蕩器輸出端VC0N與VC0P之間，包括 兩個NM0S場效應晶體管510和520， NM0S場效應晶體管510與NM0S場效應晶 體管520的源極均耦接至電源供應電壓V2。薩0S場效應晶體管510的柵極與 應0S場效應晶體管520的漏極均耦接至振蕩器輸出端VC0N，而麗0S場效應晶 體管510的漏極則與NM0S場效應晶體管520的柵極均耦接至振蕩器輸出端 VC0P。
電壓控制單元60耦接于電感單元30的共用接點330和電源供應電壓VI 之間，由此二者提供電源。電壓控制單元60具有多個反相器(inverter)或緩 沖器(buffer) 610、 620、…、630，分別對應于電壓控制信號VC1、 VC2、…、 VCN，用以將電壓控制信號VC1、 VC2、…、VCN反相處理后，分別耦接至開關 電容組SW1、 SW2、…、SWN的偏壓點414、 424、…、434等處做一控制。由于 電壓控制單元60耦接于電源供應電壓VI和電感單元30的共用接點330之間 的供應電壓，故反相器610、 620、…、630等也均由電源供應電壓VI和接點 330供應電源電壓。
在不同的頻率下，所需的電容值不同，必須控制電容組SW1、 SW2、…、SWN 的變容器的開關狀態。根據本發明，當變容器被關閉時，變容器兩端電壓大致 相同，故能增加開啟電容值C0N與關閉電容值COFF間的調動范圍。另外，由 于反相器610、 620、…、630等均耦接至電感單元30的共用接點330提供電 源電壓，故與振蕩器輸出端VC0P和VC0N所提供的低頻雜訊(flicker noise) 大致相同，故可抑制相位雜訊產生。
請參照圖5，所示為根據本發明電壓控制振蕩器再一較佳實施例的電路圖。 相較于圖4，圖5所示電壓控制振蕩器5還設置有一電容器CF，可設置于電感 單元30的共用接點330和電源供應電壓V2之間。由于振蕩器輸出端VC0P和 VC0N處為差動信號(differential signal),故于電感單元30的共用接點330 處會產生二次諧波(2nd harmonic),根據本實施例，設置電容器CF于電感單 元30的共用接點330和電源供應電壓V2之間，而與電感單元30構成一低通 濾波器，以濾除二次諧波。
綜上所述，本發明無論就目的、手段及功效，均顯示其迥異于現有技術的 特征，為一大突破。但須注意，上述實施例僅為例示性說明本發明的鬼理及其
功效，而非用于限制本發明的范圍。任何熟悉本技術的人士均可在不違背本發 明的技術原理及精神下，對實施例作修改與變化。本發明的權利保護范圍應如 后述的本申請權利要求范圍所述。
權利要求
1.一種CMOS交互耦合差動式電壓控制振蕩器，具有一對振蕩器輸出端，其特征在于包括一電流控制單元，其耦接于一相對高電壓與一相對低電壓之間；一第一交互耦合差動對、一電感單元、一電容單元、以及一第二交互耦合差動單元，以并聯形式耦接于該對振蕩器輸出端之間，并以串疊形式耦接于該電流控制器與該相對高電壓之間；其中，該電感單元還提供有一共用接點；以及一電壓控制器，耦接于該共用接點與該相對低電壓之間，并根據多個電壓控制信號控制該電容單元后，至該對振蕩器輸出端輸出。
2. 根據權利要求1所述的CMOS交互耦合差動式電壓控制振蕩器，其 特征在于，該電感單元具有第一電感器和第二電感器，串接于該對振蕩器 輸出端之間，而該第一電感器與該第二電感器的連接處即為該共用接點。
3. 根據權利要求1所述的CMOS交互耦合差動式電壓控制振蕩器，其 特征在于，該電感單元為單一電感器，靠近該單一電感器中央處為該共用 接點。
4. 根據權利要求1所述的CMOS交互耦合差動式電壓控制振蕩器，其 特征在于，該電容單元具有多個開關電容組，并聯于該對振蕩器輸出端之 間。
5. 根據權利要求4所述的CMOS交互耦合差動式電壓控制振蕩器，其 特征在于，每一該開關電容組具有第一電容與第二電容，串接于該對振蕩 器輸出端之間，該第一電容與該第二電容連接處是一偏壓點。
6. 根據權利要求5所述的CMOS交互耦合差動式電壓控制振蕩器，其 特征在于，該電壓控制單元具有多個緩沖器，用以將這些電壓控制信號處 理后，耦接至這些開關電容組中之一的該偏壓點。
7. 根據權利要求1所述的CMOS交互耦合差動式電壓控制振蕩器，其 特征在于，該第一交互耦合差動對是由一對PM0S場效應晶體管交互耦合而 成。
8. 根據權利要求1所述的CMOS交互耦合差動式電壓控制振蕩器，其 特征在于，該第二交互耦合差動對是由一對麗OS場效應晶體管交互耦合而 成。
9. 根據權利要求1所述的CMOS交互耦合差動式電壓控制振蕩器，其 特征在于還包括一電容器，其耦接于該共用接點與該相對低電壓之間。
10. —種CMOS交互耦合差動式電壓控制振蕩器，具有一對振蕩器輸出 端，其特征在于包括-一電流控制單元，耦接于一相對高電壓與一相對低電壓之間； 一第一交互耦合差動對、 一電感單元、 一電容單元以及一第二交互耦 合差動單元，以并聯形式耦接于該對振蕩器輸出端之間，并以串疊形式耦 接于該電流控制器與該相對低電壓之間；其中，該電感單元還提供有一共 用接點；以及一電壓控制器，其耦接于該共用接點與該相對高電壓之間，并根據多 個電壓控制信號控制電容單元后，至該對振蕩器輸出端輸出。
11. 根據權利要求9所述的CM0S交互耦合差動式電壓控制振蕩器，其 特征在于，該電感單元具有第一電感器和第二電感器，串接于該對振蕩器 輸出端之間，而該第一電感器與該第二電感器的連接處為該共用接點。
12. 根據權利要求9所述的CM0S交互耦合差動式電壓控制振蕩器，其 特征在于，該電感單元為單一電感器，靠近該單一電感器中央處為該共用 接點。
13. 根據權利要求9所述的CM0S交互耦合差動式電壓控制振蕩器，其 特征在于，該電容單元具有多個開關電容組，并聯于該對振蕩器輸出端之 間。
14. 根據權利要求12所述的CMOS交互耦合差動式電壓控制振蕩器， 其特征在于，每一該開關電容組具有第一電容與第二電容，串接于該對振 蕩器輸出端之間，該第一電容與該第二電容連接處是一偏壓點。
15. 根據權利要求13所述的CMOS交互耦合差動式電壓控制振蕩器， 其特征在于，該電壓控制單元具有多個緩沖器，用以將這些電壓控制信號 處理后，耦接至這些開關電容組中之一的該偏壓點。
16. 根據權利要求9所述的CM0S交互耦合差動式電壓控制振蕩器，其 特征在于，該第一交互耦合差動對是由一對PMOS場效應晶體管交互耦合而 成。
17. 根據權利要求9所述的CM0S交互耦合差動式電壓控制振蕩器，其 特征在于，該第二交互耦合差動對是由一對麗OS場效應晶體管交互耦合而 成。
18. 根據權利要求10所述的CMOS交互耦合差動式電壓控制振蕩器， 其特征在于還包括一電容器，其耦接于該共用接點與該相對低電壓之間。
全文摘要
一種CMOS交互耦合差動式電壓控制振蕩器具有一對振蕩器輸出端，包括一電流控制單元，耦接于一相對高電壓與一相對低電壓之間；一第一交互耦合差動對、一電感單元、一電容單元以及一第二交互耦合差動單元等，以并聯形式耦接于該對振蕩器輸出端之間，并以串疊形式耦接于該電流控制器與該相對高電壓之間；其中，該電感單元還提供有一中央接點；以及一電壓控制器，耦接于該中央接點與該相對低電壓之間，并根據多個電壓控制信號控制電容單元后，至該對振蕩器輸出端輸出。
文檔編號H03B5/08GK101355342SQ20071013846
公開日2009年1月28日 申請日期2007年7月26日 優先權日2007年7月26日
發明者謝明宏 申請人:達盛電子股份有限公司