專利名稱：三角波產生電路及其方法
技術領域：
本發明涉及一種三角波產生電路及其方法，特別是涉及一種可切換使用 外部時鐘與內部時鐘的三角波產生電路及其方法，其三角波頻率以及波形在 長時間運作下皆可維持穩定不失真。
背景技術：
三角波產生電路，常被應用于多種電路之中，例如脈寬調制器(pulse width modulator, P麗)。當三角波產生電路應用于脈寬調制器之類的電^各時， 三角波產生電路所輸出的三角波波形將會嚴重地影響脈寬調制的準確性，特 別是在三角波產生電路所需的時鐘是由外部提供的情況之下，以及三角波產 生電路并無反饋控制功能時。
圖1為現有三角波產生電路的電路圖。此電路包括電流源101及104、 P 型金屬氧4匕物半導體導體(P—type metal oxide semiconductor, PMOS)晶體 管102、 N型金屬氧化物半導體導體(n-type metal oxide semiconductor, NM0S)晶體管103、放大器105及電容106,這些構件的耦接關系如圖所示。 此外，圖中的VDD表示電源電壓，GND表示共同電位，VIN表示輸入信號，VREF 表示參考電壓，V0UT表示三角波輸出信號。其中，輸入信號VIN通常為一方 波時鐘。
利用輸入信號VIN可控制晶體管102及103的導通狀態，且在一時間區 段中只導通二述兩個晶體管其中之一，使得當PMOS晶體管102導通時，電流 源101提供一電流II至放大器105的負輸入端；而當麗0S晶體管103導通 時，電流源104則從放大器105的負輸入端汲取一電流12至共同電位GND。 由放大器105及電容106所組成的積分電路便對放大器105的負輸入端電流 進行積分而得到三角波輸出信號VOUT。
然而，由于集成電路工藝中不可避免的誤差會使得電流II及12 二者大 小不會完全一樣，因此衍生出一些問題。圖2為圖1電路在電流12大于電流 II的情況下VOUT的波形圖。其中，VH及VL代表兩個預設的參考電平，且
參考電平VH大于參考電平VL。由此圖可知，在電流12大于電流II時，在 長時間工作之下，三角波輸出信號VOUT會逐漸往上漂移而脫離位于VH與VL 間的正常工作區間。
圖3為圖1電路在電流12小于電流II的情況下V0UT的波形圖。由此圖 可知，在電流12小于電流II的情況時，在長時間工作之下，三角波輸出信 號V0UT會逐漸往下漂移而脫離位于VH與VL間的正常工作區間。
此外，在輸入信號VIN的波形并不理想的情況之下，例如占空度(duty cycle)并非50%時，三角波輸出信號V0UT亦會逐漸往上或往下漂移，如圖4 所示。圖4為圖1電路中輸入信號VIN的占空度小于50。/。時VOUT的波形圖。 由于占空度不相等使得積分電路電容106充放電時間不相等，三角波輸出信 號VOUT便逐漸往下漂移而脫離位于VH與VL間的正常工作區間。同理，當輸 入信號VIN的占空度大于50%時，整個三角波輸出信號VOUT會逐漸往上漂 移而脫離位于VH與VL間的正常工作區間。
由上述可知，傳統的三角波產生電路會因為工藝誤差或者輸入信號的些 許不對稱導致產生的三角波逐漸失真，此問題會隨著電路運作時間愈長而愈 加嚴重。若無法提供精準的三角波輸出信號VOUT，那么利用此三角波工作的 電路也必然會產生誤差。
發明內容
本發明的目的就是提供一種三角波產生電路，其能提供始終維持在工作 區間內的三角波輸出信號。
本發明的另一目的是提供一種產生三角波輸出信號的方法，運用此方法 所產生的三角波輸出信號即使長時間工作也不會漂移出工作區間。
基于上述及其它目的，本發明提出一種三角波產生電路。此三角波產生 電路包括積分電路、電平檢測電路及信號調整電路。積分電路用以依據積分 電流的狀態產生三角波輸出信號。電平檢測電路用以接收三角波輸出信號， 且當三角波輸出信號的電平達到第一參考電平時，輸出一檢測信號。信號調 整電路用以依據檢測信號使積分電流呈現第 一狀態，以改變三角波輸出信號 的電壓電平，以及另外依據一時鐘產生一邊緣脈沖信號，且依據邊緣脈沖信 號將三角波輸出信號的電壓電平改變至第二參考電平，以及依據邊緣脈沖信 號使積分電流呈現第二狀態，以改變三角波輸出信號的電壓電平。
本發明另提出一種產生三角波輸出信號的方法，其中，三角波輸出信號
為一積分電路依據一積分電流的狀態而產生，此方法包括下列步驟首先， 判斷三角波輸出信號的電平是否達到第一參考電平。接著，當三角波輸出信 號的電平達到第一參考電平時，產生一檢測信號。然后，依據檢測信號使積 分電流呈現第一狀態，以改變三角波輸出信號的電壓電平。接著，依據一時 鐘產生一邊緣脈沖信號，且依據邊緣脈沖信號將三角波輸出信號的電壓電平 改變至第二參考電平。然后，依據邊緣脈沖信號使積分電流呈現第二狀態， 以改變三角波輸出信號的電壓電平。
本發明因利用電平檢測電路來判斷三角波輸出信號的電平是否達到第一 參考電平以決定是否改變積分電路中電流的方向，另外再依據由時鐘所產生 的邊緣脈沖信號將三角波輸出信號的電壓電平強迫拉至第二參考電平。因此， 三角波輸出信號會一直保持在第一參考電平及第二參考電平所形成的工作區 間中，形成一穩定的三角波輸出信號。
為讓本發明的上述和其它目的、特征和優點能更明顯易懂，下文特舉較 佳實施例，并配合附圖，作詳細說明。
圖1為現有三角波產生電路的電路圖。
圖2、圖3、圖4為圖1電路在II與12不完全相等時VOUT的波形圖。
圖5為依照本發明一實施例的三角波產生電路的電路圖。
圖6為邊緣脈沖信號產生電路550的其中一種實施方式的電路圖。
圖7為SR閂鎖器571的電路圖。
圖8為切換邏輯電路573的電路圖。
圖9為圖5電路的各信號的波形圖。
圖10為依照本發明另一實施例的三角波產生電路的電路圖。
圖11為依照本發明再一實施例的三角波產生電路的電路圖。
圖12為邊緣脈沖信號產生電路1050的其中一種實施方式的電路圖。
圖13為SR閂鎖器1061的電路圖。
圖14為切換邏輯電路1062的電路圖。
圖15為圖11電路的各信號的波形圖。
圖16為依照本發明一實施例的三角波輸出信號調整方法的流程圖。
附圖符號說明
101、 104、 574-1 、 574-4、 1063-1、 1063-4:電流源
102、 103、 574—2、 574-3、 581、 582、 1063-2、 1063-3、 1071、 1072: 晶體管
105、 511、 1011:放大器
106、 512、 1012:電容 510、 1010:積分電^各
520、 530、 1020、 1030:電平4企測電路
540、 1040:信號調整電路
550、 1050:邊緣脈沖信號產生電路
550-1-550-5、 573-2、 560、 572、 593、 1002、 1050-1-1050-5、 1062-2、
1093:反相器 550—6、 571—1、 571-2、 592、 1092:與非門
570、 1060:控制馬區動電路
571、 1061: SR閂鎖器
573、 1062:切換邏輯電路 573-1、 1062—1:或門 573-3、 1050—6、 1062—3:與門
574、 1063:積分電流產生電^各 580、 1070:傳輸門
590、 1090:參考電平產生器
591、 1091:控制電路 1001、 1003:多路復用器 1061-1、 1061-2:或非門 1601—1605:步驟
Al、 All:邊緣脈沖信號
/Al、 /All:邊緣脈沖信號的反相信號
A2、 A3、 A12、 A15: 4全測4言號
A4、 A13:閂鎖信號
/A4:閂鎖信號的反相信號
A6、 A7、 A16、 A17:控制信號
FS:積分電流 GND:共同電訐立 M/S:選擇信號 PDBAR:使能信號 SYNC—0:外部時鐘
SYNC—1、 SYNC-2:供給至其它電路的信號
VDD:電源電壓
VH、 VL:參考電平
VIN:輸入信號
Vk、 A14:多路復用器的輸出
Vk一B:反相器1002的輸出
V0UT:三角波輸出信號
VREF:參考電壓
具體實施例方式
圖5為本發明一實施例的三角波產生電路。此三角波產生電路包括有積 分電路510、電平檢測電路520及530，還有信號調整電路540。積分電路510 用以依據積分電流FS的狀態來產生主角波輸出信號VOUT。電平檢測電路520 用以接收三角波輸出信號VOUT,且當三角波輸出信號VOUT的電平達到參考 電平VL時，便輸出檢測信號A2。信號調整電路540用以依據檢測信號A2使 積分電流FS呈現第一狀態，以改變三角波輸出信號VOUT的電壓電平，以及 另外依據外部時鐘SYNC—0來產生邊緣脈沖信號Al，且依據邊緣脈沖信號Al 將三角波輸出信號VOUT的電壓電平拉至參考電平VH，以及依據邊緣脈沖信 號Al使積分電流FS呈現第二狀態，以改變三角波輸出信號的電壓電平。
至于電平檢測電路530，其用以接收三角波輸出信號VOUT，當三角波輸 出信號VOUT的電平達到參考電平VH時，輸出檢測信號A3。此檢測信號A3 由于是用于信號調整電路540內較細部的操作，因此其功用容后再述。
在此實施例中，是設定參考電平VL的電壓值小于參考電平VH的電壓值。 此外，上述的第一狀態是指電流方向從積分電路510流至信號調整電路540， 當積分電流FS呈現第一狀態時，信號調整電路540會遞增三角波輸出信號 VOUT的電壓電平；而上述的第二狀態是指電流方向從信號調整電路540流至
積分電路510,當積分電流FS呈現第二狀態時，信號調整電路540會遞減三 角波輸出信號VOUT的電壓電平。
積分電路510以放大器511及電容512來實施，且放大器511的正輸入 端接收參考電平VH,而負輸入端則接收積分電流FS。電平檢測電路520及 530皆以放大器來實施。其中，作為電平檢測電路520的放大器，其正輸入 端及負輸入端分別接收三角波輸出信號VOUT及參考電平VL,當三角波輸出 信號VOUT小于參考電平VL時，電平檢測電路520的放大器產生低電壓電平 的檢測信號A2;而作為電平檢測電路530的放大器，其正輸入端及負輸入端 分別接收參考電平VH及三角波輸出信號VOUT,當三角波輸出信號VOUT大于 參考電平VH時，電平檢測電路530的放大器產生低電壓電平的檢測信號A3。
信號調整電路540包括邊緣脈沖信號產生電路550、反相器560、控制驅 動電路570及傳輸門580。邊緣脈沖信號產生電路550依據外部時鐘SYNC—0 的一邊緣產生邊緣脈沖信號Al。反相器560用以將邊緣脈沖信號Al反相， 以產生邊緣脈沖信號A1的反相信號/Al。控制驅動電路570依據檢測信號A2 使積分電流FS從積分電路51G流至信號調整電路54G以遞增三角波輸出信號 的電平，并依據邊緣脈沖信號Al的上升緣(rising edge)使積分電流FS轉 由信號調整電路540流至積分電路510以遞減三角波輸出信號的電平。傳輸 門580跨接于積分電路510的輸出端與負輸入端之間，并依據邊緣脈沖信號 Al及其反相信號/Al作切換，以選擇耦合或不耦合積分電路510的輸出端與 負輸入端。在此例中，設定邊緣脈沖信號A1為低電壓電平時傳輸門5S0會導 通。因此當邊緣脈沖信號"由高電壓電平轉變至低電壓電平時，傳輸門580 導通使得積分電路510的輸出端與負輸入端耦合，導致三角波輸出信號VOUT 被強迫拉到參考電平VH,當邊緣脈沖信號Al由低電壓電平回復至高電壓電 平時，該上升緣會改變積分電流FS的狀態使得三角波輸出信號VOUT由參考 電平VH開始下降。
控制驅動電路570包括SR閂鎖器571、反相器572、切換邏輯電路573 及積分電流產生電路574。 SR閂鎖器571用以接收檢測信號A2、 A3及邊緣脈 沖信號Al,據以輸出閂鎖信號A4。反相器572用以將閂鎖信號A4反相，以 產生閂鎖信號的反相信號/A4。切換邏輯電路573具有第一輸入端及第二 輸入端，第一輸入端用以接收信號/Al，而第二輸入端接收信號/A4，據以產 生控制信號A6及A7。積分電流產生電路574依據控制信號A6及A7產生積
分電流FS。在此例中，積分電流產生電路574以電流源574-1及574-4、 PM0S 晶體管574-2及麗0S晶體管574-3來實現，這些構件的耦接方式如圖所示。 此外，圖中的VDD表示電源電壓，而GND表示共同電位。
在此實施例中，邊緣脈沖信號產生電路550是依據外部時鐘SYNC—0的上 升緣來產生邊緣脈沖信號Al，因此邊緣脈沖信號產生電路550的內部電路可 以用圖6所示方式來實施。請參照圖6，圖6為邊緣脈沖信號產生電路550 的其中一種實施方式的電路圖。此邊緣脈沖信號產生電路550的內部包括有 反相器550-1-550-5與與非門550-6。邊緣脈沖信號Al的脈沖寬度可以藉由 調整信號產生電路550中的反相器數目來決定，此脈沖寬度決定了三角波輸 出信號VOUT被強迫拉到參考電平VH的時間，設計者可以根據實際上需求自 由調整邊緣脈沖信號Al的脈沖寬度。
圖7為SR閂鎖器571的電路圖。此SR閂鎖器571是以與非門57卜1及 571-2來實施。與非門571-1具有三個輸入端，其中一個輸入端接收與非門 571-2的輸出，而另二個輸入端作為SR閂鎖器571的設置(set)端，并分別 用以接收邊緣脈沖信號Al及^r測信號A3。與非門571-2具有二個輸入端， 其中一個輸入端接收與非門571-1的輸出，而另一個輸入端作為SR閂鎖器 571的重置(reset)端，并用以接收;f企測信號A2。
圖8為切換邏輯電路573的電路圖。此切換邏輯電路573是以或門573-1、 反相器573-2與與門573-3來實施。或門573-1的二個輸入端分別耦接反相 的邊緣脈沖信號/Al與反相的閂鎖信號/A4，而或門573-1的輸出端用以輸出 控制信號A6以控制PMOS晶體管574-2導通與否。反相器573-2的輸入端耦 接反相的邊緣脈沖信號/Al。與門573-3的二個輸入端分別耦接反相器573_2 的輸出及反相的閂鎖信號/A4，而與門573-3的輸出端用以輸出控制信號A7 以控制NMOS晶體管574-3導通與否。
圖9為圖5電路的各信號的波形圖，此圖9中的標示各自對應于圖5中 的信號標示。請依照說明的需要而參照圖5及圖9。由圖9可看到，邊緣脈 沖信號Al平時呈現高邏輯電平(high)，但在外部時鐘SYNC_0的上升緣處， 邊緣脈沖信號Al就呈現出低邏輯電平(low),其低邏輯電平的脈沖寬度可由 邊緣脈沖信號產生電路550決定。檢測信號A2平時呈現高邏輯電平，亦即三 角波輸出信號VOUT大于參考電平VL，但當三角波輸出信號VOUT小于參考電 平VL時，檢測信號A2就呈現出低邏輯電平，直到三角波輸出信號VOUT恢復 大于參考電平VL為止。檢測信號A3平時呈現高邏輯電平，亦即三角波輸出 信號V0UT小于參考電平VH,但當三角波輸出信號V0UT大于參考電平VH時， 檢測信號A3就呈現出低邏輯電平，直到三角波輸出信號VOUT恢復小于參考 電平VH為止。也就是說，當三角波輸出信號VOUT電壓值跑出VH與VL所限 定的工作區間時，檢測信號A2或A3其中之一會改變電平來通知信號調整電 路540。
SR閂鎖器571的二個設置端分別接收邊緣脈沖信號Al及檢測信號A3, 而重置端則接收檢測信號A2。由于SR閂鎖器571為負緣觸發的SR閂鎖器， 因此每當檢測信號A2呈現低邏輯電平時(三角波輸出信號VOUT小于參考電 平VL)，就將SR閂鎖器571所輸出的閂鎖信號A4重置為低邏輯電平，而每 當邊緣脈沖信號Al呈現低邏輯電平(外部時鐘SYNC_0上緣觸發時)或檢測 信號A3呈現低邏輯電平(三角波輸出信號VOUT大于參考電平VH)時，就將 SR閂鎖器571所輸出的閂鎖信號A4設置為高邏輯電平。
接下來，切換邏輯電路573便依據邊緣脈沖信號Al的反相信號/Al及閂 鎖信號A4的反相信號/A4來操作，請參照圖8及圖9。當信號/Al及信號/A4 中的任何一個呈現高邏輯電平時，控制信號A6就呈現高邏輯電平，而其余時 間則呈現低邏輯電平。反相器573-2的輸出，其實就是邊緣脈沖信號Al，因 此對于控制信號A7而言，在邊緣脈沖信號Al及信號/A4皆呈現高邏輯電平 的情況之下，控制信號A7才會呈現高邏輯電平，至于其余時間則呈現低邏輯 電平。請再參照圖5及圖9。在產生控制信號A6及A7之后，PM0S晶體管574-2 便在控制信號A6呈現低邏輯電平時導通，而麗0S晶體管574-3便在控制信 號A7呈現高邏輯電平時導通。
根據上述控制機制可以得知，積分電流產生電路574的工作型態有三種， 第一種是當三角波輸出信號V0UT遞增至參考電平VH且邊緣脈沖信號Al不在 低電平時，PM0S晶體管574-2導通而蘭0S晶體管574-3不導通，積分電流 FS便由信號調整電路540流至積分電路510,使得三角波輸出信號V0UT的電 壓電平開始遞減；第二種是當三角波輸出信號V0UT遞減至參考電平VL且邊 緣脈沖信號Al不在低電平時，PM0S晶體管574-2不導通而麗0S晶體管574-3 導通，積分電流FS便由積分電路51G流至信號調整電路540，使得三角波輸 出信號V0UT的電壓電平開始遞增；第三種是當外部時鐘SYNC-0上緣觸發時， 不論此時三角波輸出信號V0UT電壓值為何，邊緣脈沖信號Al會被拉至低電
平且維持一段脈沖寬度時間，在這段時間中PM0S晶體管574-2與麗0S晶體 管574-3皆不導通，傳輸門580被開啟使得三角波輸出信號V0UT被強迫拉至 參考電平VH。當脈沖信號Al恢復高電平后，積分電流產生電路574便從第 三種工作型態轉換至第 一種工作型態。
根據上述三種工作型態重復出現，由本發明三角波產生電路所產生的三 角波依實際情況會有兩種稍許不同的輸出波形，如圖9的Casel與Case2所 示。藉由圖9中的波形Casel可知，當三角波輸出信號V0UT的電壓電平達到 參考電平VL時，便依據檢測信號A2來改變積分電流FS的流向，使之由積分 電路510流至信號調整電路540,進而開始遞增三角波輸出信號V0UT的電壓 電平。然而，若此時的積分電流FS較小，使得三角波輸出信號V0UT的電壓 電平無法在外部時鐘SYNC—0的上升緣處達到參考電平VH時，傳輸門580便 依據邊緣脈沖信號Al及其反相信號/Al而導通，強制將三角波輸出信號V0UT 的電壓電平拉到放大器511的負輸入的電壓電平。由于放大器511的正、負 輸入端呈現虛短路的關系，因此實際上三角波輸出信號V0UT的電壓電平是被 拉到參考電平VH。隨后，再利用邊緣脈沖信號Al的上升緣(也是其反相信號 /Al的下降緣)來改變積分電流FS的流向，使之由信號調整電路540流至積 分電路510，進而開始遞減三角波輸出信號VOUT的電壓電平。
藉由圖9中的才喿作結果Case2可知，當三角波輸出信號V0UT的電壓電平 達到參考電平VL時，亦是依據檢測信號A2來改變積分電流FS的流向，使之 由積分電路510流至信號調整電路540，進而開始遞增三角波輸出信號VOUT 的電壓電平。然而，若此時的積分電流FS較大，使得三角波輸出信號VOUT 的電壓電平在外部時鐘SYNC—0的上升緣之前就已達到參考電平VH，接著又 開始下降時，傳輸門580便依據邊緣脈沖信號Al及其反相信號/Al而導通， 強制將三角波輸出信號VOUT的電壓電平再拉回參考電平VH。隨后，再利用 邊緣脈沖信號Al的上升緣來改變積分電流FS的流向，使之由信號調整電路 540流至積分電路510，進而開始遞減三角波輸出信號VOUT的電壓電平。
由上述可知，無論呈現那一種情況，三角波輸出信號VOUT的頻率都可以 與由外部所提供的外部時鐘SYNC— 0的頻率保持同步，且三角波輸出信號VOUT 的相位也幾乎與外部時鐘SYNC-0的相位相同。另外也確保三角波輸出信號 VOUT始終保持在由參考電壓VH、 VL所形成的工作區間中，因此，本發明的 三角波產生電路，確實可提供一穩定的三角波輸出信號V0UT。
值得一提的是，在圖5所示的三角波產生電路中，還可以再增加參考電 平產生器590,以直接提供參考電平VH及VL。此外，為了提高實用性，設計 者亦可在本發明電路中加入針對其它功能所設計的電路，例如，使用者可在 此三角波產生電路中再增加控制電路591。此控制電路591包括與非門592 及反相器593。反相器593用以接收選擇信號M/S，與非門592用以接收外部 時鐘SYNC—0、使能信號PDBAR及反相器593,而與非門592的輸出端則耦接
端。如此一來，使用者便可利用使能信號PDBAR的邏輯狀態來決定是否讓三 角波產生電路進入省電模式(power down )，當進入省電模式時，控制電路 591會將電路與外部時鐘信號SYNC_0隔離以避免誤動作，類似此種與其它應 用電路的結合或變形，仍屬于本發明的范疇。另外，此三角波產生電路不使 用外部時鐘SYNC_0亦可動作，此時只要讓選擇信號M/S維持在高電平即可。 當需要產生兩組同步的三角波時，可分別選擇兩組本發明實施例的三角波產 生電路，其中一組令其選擇信號M/S為高電平而自行產生一第一三角波，并 取其反相閂鎖信號/A4作為另一組三角波產生電路的外部時鐘SYN-l，并令第 二組三角波產生電路的選擇信號M/S為低電平，如此一來便可確保第二組三 角波產生電路所產生的第二三角波會與第一三角波同步。
熟習此技藝者應知，本發明的精神在于判斷三角波輸出信號的電平是否 達到參考電平VH及VL，并根據判斷的結果來決定積分電流FS的狀態。然而， 由于各家廠商在設計三角波產生電路時，不管是邊緣脈沖信號產生電路550、 SR閂鎖器571、切換邏輯電路573或是電平檢測電路520及530,都可能會 運用到其它不同的實現方式，本實施例提供的邊緣脈沖信號產生電路550、 SR閂鎖器571與切換邏輯電路573的電路圖僅為舉例之用，并不表示本發明 三角波產生電路僅限于使用這些電路，使用任何具有相同邏輯功能且現有技 藝者能輕易推知的邏輯電路亦皆歸屬于本發明的范疇。例如，切換邏輯電路 573亦可能直接依據邊緣脈沖信號產生電路550及SR閂鎖器571 二者的輸出 來產生控制信號A6及A7,不需再通過反相器560及572進行信號的反相。 此外，由于上述的MOS晶體管乃是用以充作開關來使用，因此亦可采用其它 型式的晶體管來取代，或是直接用其它開關來取代。另外，本實施例雖然采 用偵測外部時鐘SYNC— 0邊緣來強迫三角波輸出信號VOUT改變為參考電壓VH， 但也可以改成偵測外部時鐘SYNC-0邊緣來強迫三角波輸出信號VOUT改變為
參考電壓VL,此時僅需將邏輯電路做些許調整，一般熟知技藝者當能自行為
之，亦屬本發明的范疇，在此不再贅述。
圖IO為依照本發明另一實施例的三角波產生電路。此三角波產生電路包 括有積分電路1010、電平檢測電路1020及信號調整電路1040。積分電路1010 用以依據積分電流FS的狀態來產生三角波輸出信號VOUT。電平檢測電路1020 用以接收三角波輸出信號VOUT，且當三角波輸出信號VOUT的電平達到參考 電平VL時，便輸出檢測信號A12。信號調整電路1040用以依據檢測信號A12 使積分電流FS呈現第一狀態，以改變三角波輸出信號VOUT的電壓電平，以 及依據由外部時鐘SYNC—0來產生邊緣脈沖信號All,且依據邊緣脈沖信號All 將三角波輸出信號VOUT的電壓電平拉至參考電平VH，以及依據邊緣脈沖信 號All使積分電流FS呈現第二狀態，以改變三角波輸出信號的電壓電平。
在此實施例中，同樣設定參考電平VL的電壓值小于參考電平VH的電壓 值。此外，上述的第一狀態及第二狀態同樣指電流方向，而其電流方向的定 義與圖5電路中的積分電流FS的狀態定義相同。此一實施例的運作方式大致 上與上一實施例相同，相同組件及動作不再贅述，不同之處在于此實施例沒 有偵測三角波輸出信號VOUT是否達到參考電壓VH的機制，亦即當三角波輸 出信號VOUT達到參考電壓VH時，此實施例電路不會遞減三角波輸出信號 VOUT，唯有當外部時鐘SYNC—0上緣觸發導致三角波輸出信號VOUT被強迫拉 至參考電壓VH后，此電路才會開始遞減三角波輸出信號VOUT。
為了方便使用者進行控制及其它實際運用的考慮，可以在圖IO所示電路 中再額外增加一些構件，如圖11所示。圖11為依照本發明再一實施例的三 角波產生電路。圖ll與圖IO所示電路的不同之處在于，圖ll所示電路增加 了多路復用器1001及1003、反相器1002、電平檢測電路1030、參考電平產 生器1090及控制電路1091。多路復用器1001的二個輸入端分別耦接邊緣脈 沖信號產生電路1050的輸出端及共同電位GND,而多路復用器1001的輸出 端耦接切換邏輯電路1062的第一輸入端，用以接收邊緣脈沖信號All及共同 電位GND,并依據選擇信號M/S決定輸出邊緣脈沖信號All或共同電位GND， 以獲得多路復用器1001的輸出Vk。反相器1002則接收多路復用器1001的 輸出Vk，以獲得其反相信號Vk_B。此外，為了配合上述改變，傳輸門1070 中的麗OS晶體管1072及PMOS晶體管1071分別改為依據多路復用器1001的 輸出Vk及其反相信號Vk_B來決定是否導通。
電平檢測電路1030用以接收三角波輸出信號V0UT,當三角波輸出信號 V0UT的電平達到參考電平VH時，輸出檢測信號A15。電平檢測電路1030亦 以放大器來實施，此作為電平檢測電路1030的放大器，其正輸入端及負輸入 端分別接收三角波輸出信號VOUT及參考電平VH，據以產生檢測信號A15。多 路復用器1003的二個輸入端分別耦接SR閂鎖器1061的輸出端及電平檢測電 路1030的輸出端，而多路復用器1003的輸出端耦接切換邏輯電路1062的第 二輸入端，用以接收檢測信號A15及閂鎖信號A13,且同樣依據選擇信號M/S 決定輸出閂鎖信號A13或檢測信號A15,以獲得多路復用器1003的輸出A14。 其中，當多路復用器1001選擇輸出邊緣脈沖信號All時，多路復用器1003 選擇輸出閂鎖信號A13,反之，當多路復用器1001選擇輸出共同電位GND時， 多路復用器1003選擇輸出檢測信號A15。控制電路1091亦以一與非門及一 反相器來實施，分別以1092及1093來標示。此控制電路1091與圖5所示的 控制電路591的功用相同，因此其耦接關系不再贅述。
在圖10及圖11所述的實施例中，邊緣脈沖信號產生電路1050、 SR閂鎖 器1061、切換邏輯電路1062及積分電流產生電路1063的實施方式描述如下。
邊緣脈沖信號產生電路1050依據外部時鐘SYNC-0的下降緣來產生邊緣 脈沖信號All,因此邊緣脈沖信號產生電路1050的內部電路可以用圖12所 示方式來實施。請參照圖12，圖12為邊緣脈沖信號產生電路1050的其中一 種實施方式的電路圖。此邊緣脈沖信號產生電路1050的內部包括有反相器 1050-1-1050-5與與門1050-6。
圖13為SR閂鎖器1061的電路圖。此SR閂鎖器1061是以或非門1061-1 及1061-2來實施。或非門1061-1的其中一個輸入端接收或非門1061-2的輸 出，而另一個輸入端作為SR閂鎖器1061的重置(reset)端，并用以接收邊緣 脈沖信號All。或非門1061-2的其中一個輸入端接收或非門1061-1的輸出， 而另一個輸入端作為SR閂鎖器1061的設置(set)端，并用以接收檢測信號 A12。由此SR閂鎖器1061的內部電路組成方式可知，其乃是以正緣觸發的 SR閂鎖器。
圖14為切換邏輯電路1062的電3各圖。此切換邏輯電路1062同樣以一或 門、 一反相器及一與門來實施，分別以1062-1、 1062-2及1062-3來標示。 或門1062-1的二個輸入端分別耦接切換邏輯電路1062的第一輸入端及第二 輸入端，而或門1062-1的輸出端用以輸出控制信號A16。反相器1062-2的輸入端耦接切換邏輯電^各1062的第一輸入端。與門1062-3的二個輸入端分 別耦接反相器1062-2的輸出及切換邏輯電路1062的第二輸入端，而與門 1062-3的輸出端用以輸出控制信號A17。
由于圖11與圖IO所示電路幾乎相同，差別在于圖11所示電路多了多路 復用器來進行信號的選擇。假設多路復用器1001選擇輸出邊緣脈沖信號All， 而多路復用器1003選擇輸出閂鎖信號A13，使得多路復用器1001的輸出Vk 等于邊緣脈沖信號All,多路復用器1003的輸出A14等于閂鎖信號A13，而 反相器1002的輸出Vk-B等于邊緣脈沖信號All的反相信號/All，那么圖11 所示電路的信號能由圖15來表示。
圖15為圖11電路的各信號的波形圖，此圖15中的標示各自對應于圖 ll中的信號標示。請依照說明的需要而參照圖15及圖11。由圖15可看到， 邊緣脈沖信號All平時呈現低邏輯電平，但在外部時鐘SYNC-0的下降緣處， 邊緣脈沖信號All就呈現出高邏輯電平。檢測信號A12平時呈現低邏輯電平， 表示三角波輸出信號VOUT大于參考電平VL，但每當三角波輸出信號VOUT小 于參考電平VL時，檢測信號A12就呈現出高邏輯電平。
SR閂鎖器1061的設置端及重置端分別接收檢測信號A12及邊緣脈沖信 號All。由于SR閂鎖器1061為正緣觸發的SR閂鎖器，因此每當檢測信號A12 呈現高邏輯電平時，就將SR閂鎖器1061所輸出的閂鎖信號A13設置為高邏 輯電平，而每當邊緣脈沖信號All呈現高邏輯電平時，就將SR閂鎖器1061 所輸出的閂鎖信號A13重置為低邏輯電平。
接下來，切換邏輯電路1062便依據邊緣脈沖信號All及閂鎖信號A13來 操作，請參照圖14及圖15。當邊緣脈沖信號All及閂鎖信號A13中的任何 一個呈現高邏輯電平時，控制信號A16就呈現高邏輯電平，而其余時間則呈 現低邏輯電平。對于控制信號A17而言，則只有在閂鎖信號A13呈現高邏輯 電平的情況之下，控制信號A17才會呈現高邏輯電平，至于其余時間則呈現 低邏輯電平。請再參照圖11及圖15。在產生控制信號A16及A17之后，晶 體管1063-2便在控制信號A16呈現低邏輯電平時導通，而晶體管1063-3便 在控制信號A17呈現高邏輯電平時導通。
如此一來，當晶體管1063-2導通時，積分電流FS便由信號調整電路1040 流至積分電路1010，使得三角波輸出信號VOUT的電壓電平開始遞減，而當 晶體管1063-3導通時，積分電流FS便由積分電路101G流至信號調整電路1040,使得三角波輸出信號V0UT的電壓電平開始遞增。
藉由圖15中的操作結果Casel可知，當三角波輸出信號V0UT的電壓電 平達到參考電平VL時，便依據檢測信號A12來改變積分電流FS的流向，使 之由積分電路1010流至信號調整電路1040，進而開始遞增三角波輸出信號 VOUT的電壓電平。然而，若此時的積分電流FS較小，使得三角波輸出信號 V0UT的電壓電平無法在外部時鐘SYNC-0的下降緣處達到參考電平VH時，傳 輸門1070便依據邊緣脈沖信號All及其反相信號/All而導通，強制將三角 波輸出信號VOUT的電壓電平拉到參考電平VH。隨后，再利用邊緣脈沖信號 All的下降緣(也是其反相信號/Al的上升緣)來改變積分電流FS的流向，使 之由信號調整電路1040流至積分電路1010，進而開始遞減三角波輸出信號 VOUT的電壓電平。
藉由圖15中的操作結果Case2可知，當三角波輸出信號VOUT的電壓電 平達到參考電平VL時，亦是依據檢測信號A12來改變積分電流FS的流向， 使之由積分電路1010流至信號調整電路1040,進而開始遞增三角波輸出信 號VOUT的電壓電平。然而，若此時的積分電流FS較大，使得三角波輸出信 號VOUT的電壓電平在外部時鐘SYNC—0的下降緣之前就已超過參考電平VH, 傳輸門1070便依據邊緣脈沖信號All及其反相信號/All而導通，強制將三 角波輸出信號VOUT的電壓電平再拉回參考電平VH。隨后，再利用邊緣脈沖 信號All的下降緣來改變積分電流FS的流向，使之由信號調整電路1040流 至積分電路1010，進而開始遞減三角波輸出信號VOUT的電壓電平。
由上述可知，無論呈現那一種狀態的積分電流較大，三角波輸出信號VOUT 的頻率都會與外部時鐘SYNC-0的頻率保持同步，且三角波輸出信號VOUT的 相位也幾乎與外部時鐘SYNC-0的相位相同。因此，本發明確實可提供一精準 且穩定的三角波輸出信號V0UT。
藉由上述各實施例的教示，可以歸納出本發明的一些基本操作步驟，如 圖16所示。圖16為依照本發明一實施例的三角波輸出信號調整方法的流程 圖。此調整方法包括下列步驟首先，判斷三角波輸出信號的電平是否達到 第一參考電平(如步驟1061)。接著，當三角波輸出信號的電平達到第一參考 電平時，產生第一檢測信號(如步驟1602)。然后，依據第一檢測信號使積分 電流呈現第一狀態，以改變三角波輸出信號的電壓電平(如步驟1603)。接著， 依據時鐘產生邊緣脈沖信號，且依據邊緣脈沖信號將三角波輸出信號的電壓電平拉至第二參考電平(如步驟1604)。然后，依據邊緣脈沖信號使積分電流 呈現第二狀態，以改變三角波輸出信號的電壓電平(如步驟1605)。
雖然本發明已以較佳實施例揭露如上，然其并非用以限定本發明，任何 熟習此技藝者，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾， 因此本發明的保護范圍當視本發明的申請專利范圍所界定者為準。
權利要求
1.一種三角波產生電路，包括一積分電路，依據一積分電流的狀態產生一三角波輸出信號；一第一電平檢測電路，接收該三角波輸出信號，當該三角波輸出信號的電平達到一第一參考電平時，輸出一第一檢測信號；以及一信號調整電路，依據該第一檢測信號使該積分電流呈現一第一狀態，以改變該三角波輸出信號的電壓電平，以及依據一時鐘產生一邊緣脈沖信號，且依據該邊緣脈沖信號將該三角波輸出信號的電壓電平改變至一第二參考電平，以及依據該邊緣脈沖信號使該積分電流呈現一第二狀態，以改變該三角波輸出信號的電壓電平。
2. 如權利要求1所述的三角波產生電路，其中，該第一參考電平的電壓 值小于該第二參考電平的電壓值，且當該積分電流呈現該第一狀態時，該信 號調整電路遞增該三角波輸出信號的電壓電平，其中，該第一狀態是指電流 方向從該積分電路流至該信號調整電路；當該積分電流呈現該第二狀態時， 該信號調整電路遞減該三角波輸出信號的電壓電平，其中，該第二狀態是指 電流方向從該信號調整電路流至該積分電路。
3. 如權利要求1所述的三角波產生電路，其中，該時鐘是一外部時鐘。
4. 如權利要求3所述的三角波產生電路，其中，該信號調整電路包括 一邊緣脈沖信號產生電路，依據該外部時鐘的一邊緣產生該邊緣脈沖信一控制驅動電^",依據該第一^r測信號使該積分電流呈現該第一狀態， 并依據該邊緣脈沖信號的 一邊緣使該積分電流呈現該第二狀態；以及一傳輸門，^夸接于該積分電路的輸出端與輸入端之間，并依據該邊緣脈 沖信號作切換以選擇耦合或不耦合該積分電路的輸出端與輸入端。
5. 如權利要求4所述的三角波產生電路，其中，該邊緣脈沖信號產生電 路依據該外部時鐘的上升緣產生該邊緣脈沖信號。
6. 如權利要求4所述的三角波產生電路，其另包含有一第二電平檢測電 路來接收該三角波輸出信號，當該三角波輸出信號的電平達到該第二參考電 平時，輸出一第二檢測信號。
7.如權利要求6所述的三角波產生電路，其中，該控制驅動電路包括一SR閂鎖器，分別接收該第一、第二檢測信號與該邊緣脈沖信號，據以 輸出一閂鎖信號；一切換邏輯電路，具有一第一輸入端及一第二輸入端，該第一輸入端耦 接該邊緣脈沖信號產生電路的輸出端，該第二輸入端耦接該SR閂鎖器的輸出 端，且該切換邏輯電路依據該邊緣脈沖信號及該閂鎖信號產生 一第 一控制信 號及一第二控制信號；以及一積分電流產生電路，依據該第一控制信號及該第二控制信號產生該積 分電流。
8. 如權利要求7所述的三角波產生電路，其中，該切換邏輯電路包括 一或門，該或門的其中 一輸入端耦接該切換邏輯電路的該第一輸入端，該或門的另一輸入端耦接該切換邏輯電路的該第二輸入端，而該或門的輸出端用以輸出該第 一控制信號；一第一反相器，其輸入端耦接該切換邏輯電路的該第一輸入端；以及 一與門，該與門的其中一輸入端接收該第一反相器的輸出，該與門的另一輸入端耦接該切換邏輯電路的該第二輸入端，而該與門的輸出端用以輸出 該第二控制信號。
9. 如權利要求7所述的三角波產生電路，其中，該積分電流產生電路包括一第一電流源，其一端耦接一電源電壓；一 PM0S晶體管，該PM0S晶體管的源極耦接該第一電流源的另一端，該 PM0S晶體管的柵極接收該第一控制信號，據以決定是否導通；一麗0S晶體管，該麗0S晶體管的漏極耦接該PM0S晶體管的漏極，該 麗0S晶體管的柵極接收該第二控制信號，據以決定是否導通；以及一第二電流源，其一端耦接該賜0S晶體管的源極，其另一端耦接一共同 電位。
10. 如權利要求4所述的三角波產生電路，其中，該邊緣脈沖信號產生電 路依據該外部時鐘的下降緣產生該邊緣脈沖信號。
11. 如權利要求4所述的三角波產生電路，其中，該控制驅動電路包括 一SR閂鎖器，分別接收該第一檢測信號與該邊緣脈沖信號，據以輸出一閂鎖信號；一切換邏輯電路，具有一第一輸入端及一第二輸入端，該第一輸入端耦 接該邊緣脈沖信號產生電路的輸出端，該第二輸入端耦接該SR閂鎖器的輸出 端，且該切換邏輯電路依據該邊緣脈沖信號及該閂鎖信號產生一第一控制信 號及一第二控制信號；以及一積分電流產生電路，依據該第 一控制信號及該第二控制信號產生該積 分電流。
12.如權利要求11所述的三角波產生電路，其另包含有 一第二電平檢測電路，接收該三角波輸出信號，當該三角波輸出信號的電平達到該第二參考電平時，輸出一第二檢測信號；一第 一 多路復用器，耦接于該邊緣脈沖信號產生電路的輸出端與該切換邏輯電路的該第一輸入端之間，并依據一選擇信號決定輸出該邊緣脈沖信號或一共同電4立；以及一第二多路復用器，耦接于該SR閂鎖器的輸出端及該切換邏輯電路的該第二輸入端之間，并接收該第二4企測信號，且依據該選擇信號決定輸出該閂鎖信號或該第二檢測信號，其中，當該第一多路復用器選擇輸出該邊緣脈沖信號時，該第二多路復用器選擇輸出該閂鎖信號。
13. 如權利要求12所述的三角波產生電路，其更包括一第二反相器，用來接收該第 一多路復用器的輸出信號并反相該輸出信 號至該傳輸門。
14. 一種三角波輸出信號的調整方法，其中，該三角波輸出信號為一積分 電路依據一積分電流的狀態而產生，該調整方法包括下列步驟判斷該三角波輸出信號的電平是否達到一第一參考電平； 當該三角波輸出信號的電平達到該第一參考電平時，產生一第一檢測信號；依據該第一檢測信號使該積分電流呈現一第一狀態，以改變該三角波輸 出信號的電壓電平；依據一時鐘產生一邊緣脈沖信號，且依據該邊緣脈沖信號將該三角波輸 出信號的電壓電平拉至一第二參考電平；以及依據該邊緣脈沖信號使該積分電流呈現一第二狀態，以改變該三角波輸 出信號的電壓電平。
15. 如權利要求14所述的三角波輸出信號的調整方法，其中，該第一參 考電平的電壓值小于該第二參考電平的電壓值，且當該積分電流呈現該第一 狀態時，遞增該三角波輸出信號的電壓電平，其中該第一狀態是指電流方向為從該積分電路流出；當該積分電流呈現該第二狀態時，遞減該三角波輸出 信號的電壓電平，其中，該第二狀態是指電流方向為流入該積分電路。
16. 如權利要求14所述的三角波輸出信號的調整方法，其中，該時鐘是 一夕卜部時4中。
17. 如權利要求16所述的三角波輸出信號的調整方法，其中，該邊緣脈 沖信號依據該外部時鐘的一邊緣而產生。
18. 如權利要求17所述的三角波輸出信號的調整方法，其中，該積分電 路更接收該第二參考電平，且上述依據該邊緣脈沖信號將該三角波輸出信號 的電壓電平拉至該第二參考電平的步驟包括依據該邊緣脈沖信號作切換以選擇耦合或不耦合該積分電路的輸出端與 輸入端。
19. 如權利要求18所述的三角波輸出信號的調整方法，其中，該邊緣脈 沖信號依據該外部時鐘信號的上升緣而產生。
20. 如權利要求18所述的三角波輸出信號的調整方法，其更包括 判斷該三角波輸出信號的電平是否達到該第二參考電平；以及 當該三角波輸出信號的電平達到該第二參考電平時，產生一第二檢測信—，
21. 如權利要求20所述的三'角波輸出信號的調整方法，其中，產生該積 分電流的步驟包括依據該第一、第二檢測信號與該邊緣脈沖信號產生一 閂鎖信號； 依據該邊緣脈沖信號及該閂鎖信號產生一第一控制信號及一第二控制信 號；以及依據該第一控制信號及該第二控制信號產生該積分電流。
22. 如權利要求21所述的三角波輸出信號的調整方法，其中，該第一控 制信號的產生方式包括利用一或門接收該邊緣脈沖信號及該閂鎖信號，據以 產生該第一控制信號；利用一第一反相器接收該邊緣脈沖信號，并利用一與 門接收該閂鎖信號及該第一反相器的輸出，據以產生該第二控制信號。
23. 如權利要求18所述的三角波輸出信號的調整方法，其中，該邊緣脈 沖信號依據該外部時鐘的下降緣而產生。
24. 如權利要求23所述的三角波輸出信號的調整方法，其中，產生該積 分電流的步驟包括依據該第 一檢測信號與該邊緣脈沖信號產生一 閂鎖信號；依據該邊緣脈沖信號及該閂鎖信號產生 一 第 一控制信號及一 第二控制信號；以及依據該第一控制信號及該第二控制信號產生該積分電流。
全文摘要
本發明提供一種三角波產生電路及其方法。此三角波產生電路包括積分電路、電平檢測電路及信號調整電路。積分電路依據積分電流的狀態產生三角波輸出信號。電平檢測電路接收三角波輸出信號，且當三角波輸出信號的電平達到第一參考電平時，輸出檢測信號。信號調整電路依據檢測信號使積分電流呈現第一狀態，以改變三角波輸出信號的電壓電平，以及依據一時鐘產生邊緣脈沖信號，且依據邊緣脈沖信號將三角波輸出信號的電壓電平拉至第二參考電平，以及依據邊緣脈沖信號使積分電流呈現第二狀態，以改變三角波輸出信號的電壓電平。
文檔編號H03K4/06GK101355349SQ20071013690
公開日2009年1月28日 申請日期2007年7月23日 優先權日2007年7月23日
發明者李元璞, 陳錦揚 申請人:晶豪科技股份有限公司