專利名稱：一種模擬數字轉換器的制作方法
技術領域：
本發明涉及一種模擬數字轉換器。
背景技術：
本發明涉及的模擬數字轉換器是逐次逼近型模擬數字轉換器，該模擬數 字轉換器的基本工作原理是將參考電壓與采樣保持后的模擬電壓逐步進行 比較，比較結果以相應的二進制代碼表示。
所述逐次逼近型模擬數字轉換器包括采樣保持電路，用于采樣并保持 輸入的模擬電壓；數字模擬轉換電路，用于將數字信號轉化為模擬電壓；比 較器，用于比較采樣保持電路中被保持的輸入的模擬電壓和由數字模擬轉換 器輸出的模擬電壓；逐次逼近寄存器，用于逐次接收并存儲比較器的輸出結 果，并將輸出結果發送到數字模擬轉換電路。
圖1為傳統的逐次逼近型模擬數字轉換器的結構電路圖。如圖1所示， 模擬二選一開關組6的輸出端與電容陣列7的各個電容的下極板相連，電容 陣列7的上極板與反相器8的輸入端相連，反相器8、三態反相器9以及緩 沖反相器10依次連接，第一開關11的兩端分別連接在反相器8的輸入端和 輸出端。第二開關12的一端連接在三態反相器9和緩沖反相器10之間，另 一端接低電平。緩沖反相器10的輸出端與逐次逼近寄存器4的輸入端相連。 模擬二選一開關組6和電容陣列7便構成了上述的采樣保持電路；模擬二選 一開關組6構成了上述的數字模擬轉換電路；反相器8、三態反相器9和緩 沖反相器10、第一開關11以及第二開關12便構成了上述的比較器。
下面介紹整個模擬電路的工作原理
轉換啟動信號ADSST為高電平時當模擬數字轉換器處于采樣保持階
段時，逐次逼近寄存器4輸出的全是低電平，模擬二選一開關組6選擇模擬 輸入電壓Vi對電容陣列7下極板充電，同時第一開關ll導通，反相器8的 輸入端和輸出端短接，三態門開關13截止而使三態反相器9處于高阻態， 第二開關12導通，電容上極板上的電壓為Vi—Vth，其中，Vth為反相器8 的閾值電壓。在采樣保持階段后，模擬數字轉換器進入逐次比較階段，逐次 逼近寄存器4的最高有效位MSB置高電平，模擬二選一開關組6選擇參考 電壓VREF，數字模擬轉換電路的輸出電壓Vd為1/2VREF，此時第一開關 11和第二開關12截止，三態門開關13導通，反相器8、三態反相器9和緩 沖反相器10均導通，反相器8的輸入端電壓為Vd— (Vi-Vth)，此時反相器 8作為正常的反相器使用，其閾值電壓為Vth，當Vd— (Vi-Vth)小于Vth 時，反相器8輸出高電平；當Vd— (Vi-Vth)大于Vth，反相器8輸出低電 平。實際上Vd— (Vi-Vth)與Vth的比較也就是Vi和Vd之間的比較，即 當Vd小于Vi，反相器8輸出高電平；當Vd大于Vi，反相器8輸出低電平。 反相器8輸出的高低電平經過三態反相器9和緩沖反相器10放大后被輸入 到逐次逼近寄存器4中。逐次逼近寄存器4根據比較器3的輸出確定模擬二 選一開關組6中各個開關的導通和截止，即決定輸入到比較器3中的電壓 Vd，然后比較器3進行下一輪的比較，直到Vd逼近模擬輸入電壓Vi為止。 在采樣保持階段，通過將三態反相器9置為高阻態和將第二開關12導 通以使三態反相器9和緩沖反相器10的功耗為零，實現了電路的低功耗。 但在轉換啟動信號為低電平時，模擬數字轉換器處于逐次比較階段與下一次 采樣保持階段之間的等待階段，由于上一次轉換結束的時候反相器8的輸入 端電壓會逼近其閾值電壓，這樣會導致反相器8的電流消耗一直維持在很高 的水平，直到轉換啟動信號為高電平。在微控制器和電源管理等系統中，模 擬數字轉換器的中斷響應級別很低，等待中斷響應的時間可能會很長，這樣 轉換啟動信號ADSST可能會長時間為低電平，反相器8的電流消耗會長時
間處于很高的水平，這樣使模擬數字轉換器的功耗大大增加。
傳統的降低模擬數字轉換器功耗基本上是通過改變比較器的內部結構 而實現，這種通過改變比較器的內部結構以降低功耗增加了設計的復雜度。
發明內容
本發明的目的是為了解決現有的通過改變比較器的結構以降低模擬數 字轉換器功耗的方法比較復雜的不足，提供了一種結構簡單的低功耗的模擬 數字轉換器。
本發明提供的模擬數字轉換器包括采樣保持電路，用于采樣并保持輸
入的模擬電壓；數字模擬轉換電路，用于將數字信號轉化為模擬電壓；比較 器，用于比較采樣保持電路中保持的輸入的模擬電壓和由數字模擬轉換器輸 出的模擬電壓；逐次逼近寄存器，用于逐次接收并存儲比較器的輸出結果， 并將輸出結果發送到數字模擬轉換電路；其中，所述模擬數字轉換器還包括 開關，其一端連接在比較器的輸入端，用于使比較器在等待階段的輸入為低 電平。
本發明提供的模擬數字轉換器在工作狀態即轉換啟動信號為高電平時， 開關斷開，比較器正常工作；而當模擬數字轉換器處于等待階段，即轉換啟 動信號為低電平時，開關導通，比較器的輸入為低電平，這使得比較器在等 待階段的電流消耗幾乎為零，從而降低了模擬數字轉換器的功耗。
圖1為現有技術中的模擬數字轉換器的結構電路圖2為本發明提供的模擬數字轉換器的結構圖3為本發明提供的模擬數字轉換器的結構電路具體實施例方式
下面參考附圖詳細描述本發明。
圖2為本發明提供的模擬數字轉換器的結構圖。如圖2所示，本發明提 供的模擬數字轉換器包括采樣保持電路1，用于采樣并保持輸入的模擬電 壓；數字模擬轉換電路2，用于將數字信號轉化為模擬電壓；比較器3，用 于比較采樣保持電路中保持的輸入的模擬電壓和由數字模擬轉換器輸出的 模擬電壓；逐次逼近寄存器4，用于逐次接收并存儲比較器3的輸出結果， 并將輸出結果發送到數字模擬轉換電路2;其中，所述模擬數字轉換器還包 括開關5，其一端連接在比較器3的輸入端，用于使比較器3在等待階段的 輸入為低電平。
所述開關5可以是本領域所公知的各種開關，如單刀單擲開關、按鈕開 關等，其一端連接在比較器3的輸入端，另一端接低電平，可以人為地控制 開關的通斷，使比較器3在等待階段的輸入為低電平。
優選情況下，如圖3所示，所述開關5為PMOS晶體管，所述PMOS 晶體管的柵極與逐次逼近寄存器4的轉換啟動信號輸出端相連，源極接地， 漏極連接在比較器3的輸入端；或者是所述PMOS晶體管的柵極與逐次逼近 寄存器4的轉換啟動信號輸出端相連，漏極接地，源極連接在比較器3的輸 入端。這樣當轉換啟動信號ADSST為高電平時，即模擬數字轉換器處于采 樣保持階段或者逐次比較階段，開關5斷開；當轉換啟動信號ADSST為低 電平時，即模擬數字轉換器處于等待階段，開關5導通。這樣可以通過轉換 啟動信號ADSST精確地控制開關5的開啟和關斷，從而更大限度地節約功 耗。
圖3為本發明的模擬數字轉換器的結構電路圖，如圖3所示，所述采樣 保持電路1包括模擬二選一開關組6和電容陣列7，所述模擬二選一開關組 6與電容陣列7的各個電容的下極板相連。在采樣保持階段，模擬輸入電壓Vi通過模擬二選一開關組6給電容陣列7充電。
如圖3所示，所述比較器3包括反相器8、三態反相器9、緩沖反相器 10第一開關11以及第二開關12，所述反相器8、三態反相器9以及緩沖反 相器10依次連接，第一開關11的兩端分別連接在反相器8的輸入端和輸出 端，第二開關12的一端連接在三態反相器9和緩沖反相器10之間，另一端 接低電平；所述反相器8的輸入端與所述電容陣列7的上極板相連，緩沖反 相器10的輸出端與逐次逼近寄存器4的輸入端相連。所述比較器3通過將 輸入電壓與其中反相器8的閾值電壓Vth比較，比較結果通過三態反相器9 以及緩沖反相器10放大后輸出到逐次逼近寄存器4中。
如圖3所示，所述數字模擬轉換電路2為模擬二選一開關組6，所述模 擬二選一開關組6和逐次逼近寄存器4的輸出端相連。在逐次比較階段，所 述模擬二選一開關組6選擇參考電壓VERF，并根據逐次逼近寄存器4的輸 出決定各個開關導通或截止，即決定輸入到電容陣列7的電壓Vd。
上述采樣保持電路l、數字模擬轉換電路2、反相器8、三態反相器9、 緩沖反相器10以及逐次逼近寄存器4的連接和構造為本領域技術人員所公 知。
下面描述該模擬數字轉換器的具體工作過程。
轉換啟動信號ADSST為高電平時逐次逼近寄存器4輸出的全是低電 平，模擬二選一開關組6選擇模擬輸入電壓Vi對電容陣列7下極板充電， 同時開關5截止，第一開關11導通，反相器8的輸入端和輸出端短接，三 態門開關13截止而使三態反相器9處于高阻態，第二開關12導通，電容上 極板上的電壓為Vi—Vth，其中，Vth為反相器8的閾值電壓。在采樣保持 階段后，模擬數字轉換器進入逐次比較階段，逐次逼近寄存器4的最高有效 位MSB置高電平，模擬二選一開關組6選擇參考電壓VREF，即數字模擬 轉換電路2的輸出電壓Vd為1/2VREF。此時開關5、第一開關11和第二開
關12截止，三態反相器13導通，反相器8的輸入端電壓為Vd— (Vi-Vth)， 此時反相器8作為正常的反相器使用，其閾值電壓為Vth，當Vd— (Vi-Vth) 小于Vth時，反相器8輸出高電平；當Vd— (Vi-Vth)大于Vth，反相器8 輸出低電平。實際上Vd— (Vi-Vth)與Vth的比較也就是Vi和Vd之間的 比較，即當Vd小于Vi，反相器8輸出高電平；當Vd大于Vi，反相器8輸 出低電平。反相器8輸出的高低電平經過三態反相器9和緩沖反相器10放 大后被輸入到逐次逼近寄存器4中。逐次逼近寄存器4根據比較器3的輸出 確定模擬二選一開關組6中的各個開關的導通和截止，即決定輸入到比較器 3中的電壓Vd，然后比較器3進行下一輪的比較，直到Vd逼近模擬輸入電 壓Vi為止。
轉換啟動信號ADSST為低電平時開關5導通，比較器的輸入端被強 制拉到低電平，比較器的電流消耗為零。
權利要求
1、一種模擬數字轉換器，所述轉換器包括采樣保持電路(1)，用于采樣并保持輸入的模擬電壓；數字模擬轉換電路(2)，用于將數字信號轉化為模擬電壓；比較器(3)，用于比較采樣保持電路(1)中保持的輸入的模擬電壓和由數字模擬轉換器(2)輸出的模擬電壓；逐次逼近寄存器(4)，用于逐次接收并存儲比較器(3)的輸出結果，并將輸出結果發送到數字模擬轉換電路(2)；其特征在于，所述模擬數字轉換器還包括開關(5)，其一端連接在比較器(3)的輸入端，用于使比較器(3)在等待階段的輸入為低電平。
2、 根據權利要求1所述的轉換器，其中，所述開關(5)為PMOS晶體 管，所述PMOS晶體管的柵極與逐次逼近寄存器(4)的轉換啟動信號輸出 端相連，源極接地，漏極連接在比較器(3)的輸入端；或者是所述PMOS 晶體管的柵極與逐次逼近寄存器(4)的轉換啟動信號輸出端相連，漏極接 地，源極連接在比較器(3)的輸入端。
3、 根據權利要求1所述的轉換器，其中，所述采樣保持電路(1)包括 模擬二選一開關組(6)和電容陣列(7)，所述模擬二選一開關組(6)的輸 出端與電容陣列(7)的各個電容的下極板相連。
4、 根據權利要求1所述的轉換器，其中，所述比較器(3)包括反相器 (8)、三態反相器(9)、緩沖反相器(10)、第一開關(11)以及第二開關 (12)，所述反相器(8)、三態反相器(9)以及緩沖反相器(10)依次連接，第一開關(11)的兩端分別連接在反相器(8)的輸入端和輸出端，第二開 關(12)的一端連接在三態反相器(9)和緩沖反相器(10)之間，另一端 接低電平；所述反相器(8)的輸入端與所述電容陣列(7)的上極板相連， 緩沖反相器(10)的輸出端與逐次逼近寄存器(4)的輸入端相連。
5、根據權利要求1所述的轉換器，其中，所述數字模擬轉換電路(2) 為模擬二選一開關組(6)，所述模擬二選一開關組(6)的輸入端和逐次逼 近寄存器(4)的輸出端相連。
全文摘要
本發明提供的一種模擬數字轉換器包括采樣保持電路(1)，用于采樣并保持輸入的模擬電壓；數字模擬轉換電路(2)，用于將數字信號轉化為模擬電壓；比較器(3)，用于比較采樣保持電路(1)中保持的輸入的模擬電壓和由數字模擬轉換器(2)輸出的模擬電壓；逐次逼近寄存器(4)，用于逐次接收并存儲比較器(3)的輸出結果，并將輸出結果發送到數字模擬轉換電路(2)；其中，所述模擬數字轉換器還包括開關(5)，其一端連接在比較器(3)的輸入端，用于使比較器(3)在等待階段的輸入為低電平。所述模擬數字轉換器通過連接在比較器(3)的輸入端的開關(5)實現了在等待階段使比較器(3)幾乎沒有電流消耗，降低了模擬數字轉換器的功耗。
文檔編號H03M1/38GK101350621SQ200710130129
公開日2009年1月21日 申請日期2007年7月20日 優先權日2007年7月20日
發明者衛 馮, 周興健, 韓貞友 申請人:比亞迪股份有限公司